JPS62279441A - Memory system for microcomputer - Google Patents

Memory system for microcomputer

Info

Publication number
JPS62279441A
JPS62279441A JP12256686A JP12256686A JPS62279441A JP S62279441 A JPS62279441 A JP S62279441A JP 12256686 A JP12256686 A JP 12256686A JP 12256686 A JP12256686 A JP 12256686A JP S62279441 A JPS62279441 A JP S62279441A
Authority
JP
Japan
Prior art keywords
data
program
area
areas
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12256686A
Other languages
Japanese (ja)
Inventor
Hiroyuki Takeya
竹谷 博行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12256686A priority Critical patent/JPS62279441A/en
Publication of JPS62279441A publication Critical patent/JPS62279441A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the degree of freedom of program constitution and to process and control at high grade function by providing areas for program and areas for data in a common address area of each memory, and at the same time, providing plural area selecting and setting means. CONSTITUTION:Plural areas for program P0-P3 and plural areas for data D0-D3 are set in each common address area of a main memory M' and an extended memories X1'-X3'. A column register for program CR and a column register for data DR latch selection data outputted independently from a microprocessor MPU by I/O instruction. Accordingly, areas P0-P3 and D0-D3 become accessible in an alternative way, and data storage areas directly accessible from each column are sufficiently ensured without reducing address space of each column. Thus, the degree of freedom in constituting a program can be heightened, and highly functional processing and controlling can be made.

Description

【発明の詳細な説明】 3、発明の詳細な説明 [発明の目的1 (産業上の利用分野) 本発明は、マイクロコンピュータのメモリシステムの改
良に関する。
Detailed Description of the Invention 3. Detailed Description of the Invention [Object of the Invention 1 (Field of Industrial Application) The present invention relates to improvement of a memory system of a microcomputer.

(従来の技術) 近年、マイクロコンピュータは電子構内交換機やファク
シミリ装置等の先端機器から家庭用電気製品に至るまで
幅広く使用されるようになっている。一般にマイクロコ
ンピュータは、主制御部としてのマイクロプロセッサ(
MPLI)にメモリやI10ボートなどを接続したもの
で、このうちメモリは直接アクセスできる最大容量がマ
イクロプロセッサのアドレスビット数により規定される
(Prior Art) In recent years, microcomputers have come to be widely used in everything from cutting-edge equipment such as electronic private branch exchanges and facsimile machines to household electrical appliances. Generally, a microcomputer has a microprocessor (
MPLI) with memory, I10 board, etc. connected to it, and the maximum capacity of memory that can be directly accessed is defined by the number of address bits of the microprocessor.

しかし、例えば電子構内交換機のような蓄積プログラム
方式の装置では、設置後の機能の追加要求等に応じてプ
ログラムをその都度拡張する必要を生じる場合があり、
このような場合上記のように最大容量がマイクロプロセ
ッサのアドレスにより規定されたメモリシステムではプ
ログラムの記憶容量が不足することがある。
However, with stored program type devices such as electronic private branch exchanges, it may be necessary to expand the program each time in response to requests for additional functions after installation.
In such a case, in a memory system where the maximum capacity is defined by the address of the microprocessor as described above, the program storage capacity may be insufficient.

そこで、従来では例えば第3図に示す如くマイクロプロ
セッサが直接アクセス可能な主メモリM(アドレスが0
000H−、−FFFFHで表わされる64にバイト)
の他に、この主メモリMの全記憶エリアのうち所定のエ
リアXO(8000H〜FFFFH)とアドレスが共通
な少なくとも1個(図では4個)の拡張メモリX1.X
2.X3を設け、かつこれらの拡張メモリ×1〜×3お
よび主メモリMのアドレス共有エリアXOを択一的にア
クセス可能に設定するカラムレジスタORを設けること
によりメモリ空間の拡張を行なっている。
Therefore, in the past, for example, as shown in FIG. 3, a main memory M (address 0
64 bytes represented by 000H-, -FFFFH)
In addition, at least one (four in the figure) extended memory X1. X
2. The memory space is expanded by providing a column register OR for selectively setting these expansion memories x1 to x3 and the address shared area XO of the main memory M to be accessible.

このように構成すれば、カラムレジスタCRに対し図示
しないマイクロプロセッサ(MPU)から110命令に
より選択データをセットし、これにより主メモリMのア
ドレス共有エリアおよび各拡張メモリ(以侵カラムXO
〜×3と呼称する)を択一的に選択するだけで、各カラ
ムXO〜×3に記憶した全てのプログラムやデータをそ
れぞれアクセスすることが可能となり、これにより使用
できるメモリ空間を64にバイトから160にバイトに
大幅に拡張してメモリ容lの不足を解消することができ
る。
With this configuration, selection data is set in the column register CR by a 110 instruction from a microprocessor (MPU) not shown, and this sets the selection data in the address shared area of the main memory M and each expansion memory (initiated column XO
By selectively selecting ``XO~x3'', it becomes possible to access all the programs and data stored in each column XO~x3, thereby increasing the usable memory space to 64 bytes. It is possible to significantly expand the memory capacity from 160 to 160 bytes to eliminate the shortage of memory capacity.

しかしながら、このようなメモリシステムは各カラムX
○〜×3を択一的にアクセスするものであるため、例え
ば第4図(a)に示す如くカラムレジスタCRによりカ
ラム×1が選択されてこのカラムに記憶されているプロ
グラムAを実行しているときには、同じカラム×1内に
記憶されているデータか主メモリMの独立エリアWOに
記憶されているデータまたはプログラムについてはアク
セスすることができるが、他のカラムXO,X1゜×3
に記憶されているデータC等はアクセスすることができ
ない。このため、各カラムX0−X3からそれぞれアク
セスする必要があるデータについては、例えば第4図(
b)のデータDに示す如く全て主メモリMの独立エリア
WOに記憶しておかなければならない。ところがこのよ
うにすると、主メモリMの独立エリアWOにはマイクロ
プロセッサの初期化や割込み処理等を行なうシステムプ
ログラムが記憶されてあり、残りのエリアしかデータの
記憶用として使用することができないため、データの記
憶fI4mが著しく不足する問題があった。
However, such a memory system requires that each column
Since ○ to ×3 are accessed selectively, for example, as shown in FIG. 4(a), column x1 is selected by column register CR and program A stored in this column is executed. When the data is stored in the same column x 1 or the data or program stored in the independent area WO of the main memory M can be accessed, but other columns XO, X1° x 3 can be accessed.
The data C etc. stored in the ``data'' cannot be accessed. For this reason, the data that needs to be accessed from each column X0-X3, for example, is
As shown in data D in b), all data must be stored in the independent area WO of the main memory M. However, if this is done, the system program for initializing the microprocessor, interrupt processing, etc. is stored in the independent area WO of the main memory M, and only the remaining area can be used for data storage. There was a problem that the data storage fI4m was significantly insufficient.

一方これを解決するために、例えば第5図に示すφ 如く主メモリMの独立エリアWO′を増加させることが
考えられるが、このようにすると各カラムX○〜×3の
容量が減少し、この結果各カラムに記憶するプログラム
のサイズが大きく制限される問題があった。
On the other hand, in order to solve this problem, it is conceivable to increase the independent area WO' of the main memory M, for example, as shown in FIG. As a result, there is a problem in that the size of the program stored in each column is greatly limited.

(発明が解決しようとする問題点) 以上のように従来のメモリシステムは、データの記憶領
域および各カラムの記憶領域をそれぞれ十分に確保する
ことができないという問題点を有するもので、本発明は
この点に看目し、各カラムのアドレス空間を減らすこと
なく各カラムから直接アクセスできるデータ記憶エリア
を十分に確保できるようにし、これによりプログラムを
構成する上での自在性を高めて高観能を処理および制御
を可能にし得るマイクロコンピュータのメモリシステム
を提供しようとするものである。
(Problems to be Solved by the Invention) As described above, the conventional memory system has the problem that it is not possible to secure sufficient data storage area and storage area for each column. With this in mind, we have made it possible to secure a sufficient data storage area that can be directly accessed from each column without reducing the address space of each column, thereby increasing flexibility in configuring programs and achieving high performance. It is an object of the present invention to provide a microcomputer memory system capable of processing and controlling.

[発明の構成コ (問題点を解決するための手段) 本発明は、主メモリおよび拡張メモリの各共通アドレス
領域にそれぞれ複数のプログラム用エリアおよび複数の
データ用エリアを設定するとともに、これらのプログラ
ム用エリアおよび各データ用エリア毎にそれぞれ第1お
よび第2のエリア選択設定手段を設け、これら第1およ
び第2のエリア選択設定手段にマイクロプロセッサから
所定の命令により各別に選択データをセットして、これ
により上記各プログラム用エリアおよび各データ用エリ
アを各々相互に独立して択一的にアクセス可能に設定す
るようにしたものである。
[Configuration of the Invention (Means for Solving Problems) The present invention provides a plurality of program areas and a plurality of data areas respectively set in each common address area of the main memory and extended memory, and First and second area selection setting means are provided for each of the storage area and each data area, respectively, and selection data is individually set in the first and second area selection setting means by a predetermined command from the microprocessor. As a result, each program area and each data area can be set to be accessible alternatively and independently of each other.

(作用) この結果、主メモリおよび拡張メモリに設定された各デ
ータ用エリアは、マイクロプロセッサの所定の命令によ
り主メモリおよび拡張メモリのいずれのプログラム用エ
リアからも直接アクセスすることができ、これにより各
カラムから直接アクセス可能なデータ記憶領域の容量を
十分に確保することができる。またデータ用エリアは主
メモリおよび拡張メモリの各プログラム用エリアに付加
される状態で設けられるので、各プログラム用エリアの
容量は減らさずに十分に確保することができ、これによ
りプログラムのサイズを制限する必要がなくなり、上記
データ記憶容量の増加と相まって、プログラム作成上の
自由度を大幅に高めることができる。
(Function) As a result, each data area set in the main memory and extended memory can be directly accessed from the program area in either the main memory or extended memory by a predetermined command of the microprocessor, and as a result, each It is possible to secure a sufficient capacity of data storage area that can be accessed directly from the column. In addition, since the data area is added to each program area in the main memory and extended memory, the capacity of each program area can be secured without reducing the capacity, which limits the size of the program. This eliminates the need to do so, and in conjunction with the increase in data storage capacity, the degree of freedom in creating programs can be greatly increased.

(実施例) 第1図は本発明の一実施例におけるメモリシステムの概
略構成図で、このシステムは主メモリM′と3個の拡張
メモリX1’〜X3’ とを備えている。先ず主メモリ
M′は、16ビツトのアドレス(OOOOH−FFFF
H)によりアクセス可能な最大容量(64にバイト)の
記憶領域を有するもので、この記憶領域は初期化や割込
み処理等のためのシステムプログラムが主として記憶さ
れる独立エリア(OOOOH〜3FFFH)WO’ と
、データ用エリア(4000H〜7FFFH)D。
(Embodiment) FIG. 1 is a schematic diagram of a memory system according to an embodiment of the present invention, and this system includes a main memory M' and three expansion memories X1' to X3'. First, the main memory M' has a 16-bit address (OOOOH-FFFF
H) has a storage area of maximum capacity (64 bytes) that can be accessed by WO'. and data area (4000H to 7FFFH)D.

と、プログラム用エリア(8000H〜FFFFH)P
Oとに分割される。一方各拡張メモリX1’〜X3’ 
は、上記主メモリM′のデータ用エリアDOおよびプロ
グラム用エリアPOとアドレスが共通に設定された同容
量の記憶領域を有するもので、それぞれデータ用エリア
D1〜D3とプログラム用エリアP1〜P3とに分割さ
れる。
and program area (8000H to FFFFH) P
It is divided into O. On the other hand, each expansion memory X1' to X3'
has a storage area of the same capacity and address set in common with the data area DO and program area PO of the main memory M', and has data areas D1 to D3 and program areas P1 to P3, respectively. divided into

また、本実施例のシステムはプログラム用カラムレジス
タORと、データ用カラムレジスタDRとを備えている
。これらのカラムレジスタCR。
The system of this embodiment also includes a program column register OR and a data column register DR. These column registers CR.

DRは、共に図示しないマイクロプロセッサ(MPIJ
)からI10命令により互いに独立して出力された選択
データをラッチするもので、これらの選択データに従っ
てそれぞれ上記各プログラム用エリアPO〜P3および
各データ用エリアDo−D3を択一的にアクセス可能と
する。尚、上記各データ用エリアDo〜D3およびプロ
グラム用エリアPO〜P3の選択は、例えばメモリに設
けられているチップセレクト端子に所定の信号を供給す
ることにより行なう。
DR is a microprocessor (MPIJ), both not shown.
) is used to latch the selection data outputted independently from each other by the I10 instruction, and each of the program areas PO to P3 and each data area Do to D3 can be accessed alternatively according to these selection data. do. The data areas Do to D3 and the program areas PO to P3 are selected by, for example, supplying a predetermined signal to a chip select terminal provided in the memory.

この様な構成であるから、いま仮に第2図(a>に示す
如くプログラム用カラムレジスタCRによりプログラム
用エリアP1が選択されており、かつデータ用′カラム
レジスタDRによりプログラム用エリアP2が選択され
ているものとすると、このときマイクロプロセッサは上
記プログラム用エリアP1に記憶されているプログラム
Aを実行しながら、同じエリアP1内の記憶領域および
主メモリM′の独立エリアWO内の記憶領域はもちろん
のこと、データ用エリアD2を直接アクセスしてこれに
よりこのエリアD2内に記憶されているデータを処理す
ることができる。
Because of this configuration, suppose now that the program area P1 is selected by the program column register CR and the program area P2 is selected by the data column register DR, as shown in FIG. 2 (a). At this time, while executing the program A stored in the program area P1, the microprocessor also uses the storage area in the same area P1 and the storage area in the independent area WO of the main memory M'. The data area D2 can be accessed directly, thereby processing the data stored in this area D2.

また、プログラムAを実行しながら他のデータ用エリア
、例えばデータ用エリアD3に記憶されているデータを
アクセスする必要がある場合には、このデータのアクセ
スに先立ちプログラムAでI10命令を実行してデータ
用カラムレジスタDRにデータ用エリアD3を選択させ
るための選択データを出力する。そうすると、データ用
カラムレジスタDRによりそれまで選択されていたデー
タ用エリアD2に代って第2図(b)に示す如くデータ
用エリアD3が選択されてアクセス可能となり、この状
態でプログラムAで例えばデータ転送命令を実行してア
ドレス4000H〜7FFFH内のいずれかの領域をア
クセスすれば、この領域に記憶されているデータを転送
することができる。
Additionally, if it is necessary to access data stored in another data area, for example data area D3, while executing program A, execute the I10 instruction in program A before accessing this data. Selection data for causing the data column register DR to select the data area D3 is output. Then, the data area D3 is selected and becomes accessible as shown in FIG. 2(b) in place of the data area D2 that had been selected by the data column register DR. By executing a data transfer command and accessing any area within addresses 4000H to 7FFFH, the data stored in this area can be transferred.

したがって本実施例であれば、マイクロプロセッサはI
10命令によりデータ用カラムレジスタDRで所望のデ
ータ用エリアを選択させることにより、どのプログラム
用エリアPO〜P3のプログラム実行中でも上記全ての
データ用エリアD。
Therefore, in this embodiment, the microprocessor is
By causing the data column register DR to select a desired data area using the 10 instruction, all of the above data areas D can be selected even when the program in any of the program areas PO to P3 is being executed.

〜D3を自在に直接アクセスすることができ、この結果
プログラム用エリアを減らすことなくデータ用エリアの
容量を十分に確保することができる。
~D3 can be freely and directly accessed, and as a result, a sufficient capacity of the data area can be secured without reducing the program area.

このため、礪能の追加要求等に応じてサイズを気にする
ことなく自在にプログラムを作成することができる。
Therefore, it is possible to freely create a program in response to additional requests for performance, etc., without worrying about the size.

尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例では主メモリM′に独立エリアを設定
した場合について説明したが、独立エリアが不要な場合
にはこの独立エリアもデータ用エリアとして設定するよ
うにしてもよい。このようにすると、拡張メモリのデー
タ用エリアを増加させることができるので、全体として
データ用エリアの容量を増強することができる。またエ
リア選択設定手段としては、レジスタ以外にデコーダ等
を使用してもよく、その信士メモリの容量や拡張メモリ
の数、プログラム用エリアおよびデータ用エリアの割合
等についても、本発明の要旨を逸脱しない範囲で種々変
形して実施できる。
Note that the present invention is not limited to the above embodiments. For example, in the above embodiment, a case has been described in which an independent area is set in the main memory M', but if an independent area is not required, this independent area may also be set as a data area. In this way, the data area of the extended memory can be increased, so the overall capacity of the data area can be increased. In addition, as the area selection setting means, a decoder or the like may be used in addition to the register, and the capacity of the Shinji memory, the number of expansion memories, the ratio of the program area and the data area, etc. also deviate from the gist of the present invention. It can be implemented with various modifications within the scope.

[発明の効果] 以上詳述したように本発明によれば、主メモリおよび拡
張メモリの各共通アドレス領域にそれぞれ複数のプログ
ラム用エリアおよび複数のデータ用エリアを設定すると
ともに、これらのプログラム用エリアおよび各データ用
エリア毎にそれぞれ第1および第2のエリア選択設定手
段を設け、これら第1および第2のエリア選択設定手段
にマイクロプロセッサから所定の命令により各別に選択
データをセットして、これにより上記各プログラム用エ
リアおよび各データ用エリアを各々相互に独立して択一
的にアクセス可能に設定するようにしたことによって、
各カラムのアドレス空間を減らすことなく各カラムから
直接アクセスできるデータ記憶エリアを十分に確保する
ことができ、これによりプログラムを構成する上での自
在性を高めて高機能を処理および制御を可能にし得るマ
イクロコンピュータのメモリシステムを提供することが
できる。
[Effects of the Invention] As detailed above, according to the present invention, a plurality of program areas and a plurality of data areas are set in each common address area of the main memory and extended memory, and these program areas First and second area selection and setting means are provided for each data area, and selection data is set separately in the first and second area selection and setting means by a predetermined command from the microprocessor. By setting each program area and each data area to be mutually independent and selectively accessible,
Enough data storage area can be secured that can be directly accessed from each column without reducing the address space of each column, which increases flexibility in configuring programs and enables high-performance processing and control. A memory system for a microcomputer can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるメモリシステムの概
略構成図、第2図(a)、(b)はそれぞれ同システム
の動作説明に使用する模式図、第3図は従来のメモリシ
ステムの概略構成図、第4図(a)、(b)はそれぞれ
同システムの動作説明に用いる模式図、第5図は従来の
他のメモリシステムの概略構成図である。 M′・・・主メモリ、X1’〜X3’・・・拡張メモリ
、Wo・・・主メモリの独立エリア、Do〜D3・・・
データ用エリア、PO−P3・・・プログラム用エリア
、プログラム用カラムレジスタCR,OR・・・データ
用カラムレジスタ。 出願人代理人 弁理士 鈴江武彦 「−一一一丁一     =”−”1 第46図(a) 第4図(b) MPtJか5 第5図
FIG. 1 is a schematic configuration diagram of a memory system according to an embodiment of the present invention, FIGS. 2(a) and (b) are schematic diagrams used to explain the operation of the same system, and FIG. 3 is a diagram of a conventional memory system. FIGS. 4(a) and 4(b) are schematic diagrams used to explain the operation of the system, and FIG. 5 is a schematic diagram of another conventional memory system. M'...Main memory, X1' to X3'...Extended memory, Wo...Independent area of main memory, Do to D3...
Data area, PO-P3...program area, program column register CR, OR...data column register. Applicant's agent Patent attorney Takehiko Suzue "-111cho1="-"1 Figure 46 (a) Figure 4 (b) MPtJ?5 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 最大容量がマイクロプロセッサのアドレスにより規定さ
れる主メモリと、この主メモリの全部または一部とアド
レスが共通な少なくとも1個の拡張メモリとを備えたマ
イクロコンピュータのメモリシステムにおいて、前記主
メモリおよび拡張メモリの各共通アドレス領域にそれぞ
れ設定される複数のプログラム用エリアおよび複数のデ
ータ用エリアと、マイクロプロセッサの所定の命令によ
り前記各プログラム用エリアおよび各データ用エリアを
各々相互に独立して択一的にアクセス可能に設定する第
1および第2の設定手段とを具備したことを特徴とする
マイクロコンピュータのメモリシステム。
A memory system for a microcomputer comprising a main memory whose maximum capacity is defined by an address of a microprocessor, and at least one extended memory having a common address with all or part of this main memory, wherein the main memory and the extended memory have a common address. A plurality of program areas and a plurality of data areas are respectively set in each common address area of the memory, and each of the program areas and each data area is selected independently from each other by a predetermined instruction of a microprocessor. 1. A memory system for a microcomputer, comprising first and second setting means for setting the memory to be accessible.
JP12256686A 1986-05-28 1986-05-28 Memory system for microcomputer Pending JPS62279441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12256686A JPS62279441A (en) 1986-05-28 1986-05-28 Memory system for microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12256686A JPS62279441A (en) 1986-05-28 1986-05-28 Memory system for microcomputer

Publications (1)

Publication Number Publication Date
JPS62279441A true JPS62279441A (en) 1987-12-04

Family

ID=14839066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12256686A Pending JPS62279441A (en) 1986-05-28 1986-05-28 Memory system for microcomputer

Country Status (1)

Country Link
JP (1) JPS62279441A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329631A (en) * 1989-03-16 1994-07-12 Fujitsu Limited Microprocessor system for effectively using a part of an address space

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329631A (en) * 1989-03-16 1994-07-12 Fujitsu Limited Microprocessor system for effectively using a part of an address space

Similar Documents

Publication Publication Date Title
JPS62279441A (en) Memory system for microcomputer
JPH0326864B2 (en)
JPH10326224A (en) Digital signal processor
JPS58178465A (en) Address conversion system of multiprocessor system
JPS59116866A (en) Storage device of computer system
JPS59231625A (en) Address setting system
JPH07334420A (en) Extended memory control circuit
JPS6345669A (en) Multi-processor system
JPH01205339A (en) Microcomputer system
JPS5697124A (en) Connection disconnection system for terminal device
JPH01142846A (en) Cache memory control system for information processor
JPH0261749A (en) Data transfer device
JPH07191906A (en) Memory controller
JPS60245060A (en) Microcomputer device
JPH01134546A (en) Arithmetic processor
JPS62151968A (en) Microcomputer
JPS62221062A (en) Single chip microcomputer
JPS6348688A (en) Memory device
JPS5827254A (en) Data processing device
JPS602708B2 (en) Single-chip computer addressing scheme
JPS62100858A (en) Control system for shared memory
JPH01226052A (en) Memory controller
JPS63163565A (en) Multimicroprocessor system
JPH01209535A (en) Microcomputer/emulator
JPH0736102B2 (en) Computer system