JPS5821307B2 - アドレス変換機能を持つたデ−タ処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は主記憶装置をアクセスするためのアドレス変換
機能をもったデータ処理装置の改良に関するものである
。

データ処理装置において、演算制御装置が論理的にアク
セスしうる主記憶空間の大きさは、■ワードを構成する
ビット数によって定まる。

中小形のデータ処理装置においては、■ワードが１６ビ
ツトで構成されることが多いから、その場合、論理的に
アクセスしうる主記憶空間（以下論理アト。

レス空間という）の大きさは最大６４ｋＷであり、オペ
レーティング・システムによっては３２ｋＷにとどめる
ようにしたものもある。

従来は実装された主記憶装置の容量（以下物理アドレス
空間という）は論理アドレス空間に等しく定められてい
シたが、中小形のデータ処理装置の用途が拡大するにつ
れて、主記憶装置の大容量化が必要になった。

そこでデータ処理装置内にアドレス変換機能が設けられ
、論理アドレス空間をそのままにして物理アドレス空間
を拡大するようにしている。

“「論理アドレス空間を変えずに物理アドレス
空間を拡張する従来の一般的手法として、変換マツプ方
式がある。

この方式では、論理アドレス空間と物理アドレス空間を
、いずれも一定容量（例えば１ｋＷ）の領域（ページ）
に等分割し、論理アドレス変換の各ページと物理アドレ
ス空間の各ベートとの対応関係を変換表の形で変換マツ
プに記憶させ、論理アドレスが論理アドレス空間のある
ページを参照すると、変換マツプによって対応する物理
アドレス空間のページが選ばれ（写像）、４そこにアク
セスが行なわれるようになっている。

変換マツプの内容はオペレーティング・システムによっ
て管理されるので、論理アドレス空間の１つのページは
タスクの種類などに応じて、物理アドレス空間の別々な
ページに写像でき、このため物理アドレス空間を論理ア
ドレス空間よりも大きくさることができる。

このような従来の方式においては、ページ利用の融通性
をよくするためには空間分割を細くすればよいが、空間
分割を細くするページ数が増えるので、変換マツプにお
ける情報量が増し、オペレーティング・システムによる
管理の手数が増える。

オペレーティング・システムの手数が省けるようンにす
るためには、空間分割を粗くしてページ数をへらせばよ
いが、ページの容量が大きな値に固定されるのでページ
利用の融通性が悪くなる。

」「本発明の目的は、論理アドレス空間をそれよりも大
きな物理アドレス空間に写像するとき、変；換情報が少
なくてオペレーティング・システムの手数がかからず、
しかもアドレス空間利用の融通性がよいアドレス変換手
段を備えたデータ処理装置であって、アドレス変換のパ
ラメータの設定の如何にかかわらず、論理アドレス空間
の特定領域）は物理アドレス空間の特定領域に固定的に
写像できるようにしたデータ処理装置を提供することに
ある。

」以下図面により本発明を説明する。

第２図は本発明実施例の概念的構成図である。

第２図において、１は演算制御装置、２はチャネル制御
装置、３はアドレス変換装置、４１〜４ｎは主記憶ユニ
ットである。

演算制御装置１とチャネル制御装置２は論理メモリバス
５によってアドレス変換装置３に接続され、主記憶ユニ
ット４１〜４ｎは物理メモリバス６によってアドレス変
換装置３に接続される。

チャネル制御装置２にはチャネル７を通じて補助記憶装
置（回路）が接続される。

主記憶ユニット４１〜４ｎは全体で１つの大きな主記憶
装置を構成する。

主記憶装置が与える物理アドレス空間は前記第１図のよ
うに演算制御装置１およびチャネル制御装置２に対して
規定された論理アドレス空間よりもはるかに太きい。

アドレス変換装置３は演算制御装置１およびチャネル制
御装置２から与えられる論理アドレスを物理アドレスに
変換して、主記憶ユニット４１〜４ｎに与える。

「アドレス変換はたとえば次のように行なわれる。

論理アドレス空間と物理アドレス空間が第１図のように
与えられるとき、論理アドレス空間を論理境界アドレス
ＬＢ、〜ＬＢ３によって４分割し、このときできた各領
域をそれぞれ図示のように物理アドレス空間に写像する
。

このとき論理アドレスＬＡは次式の演算によって物理ア
ドレスＬＡは次式の演算によって物理アドレスＰＡに変
換される。

ＰＡ＝ＬＡ−ＬＢ ｉ ＋Ｐ Ｂ ｉ （
１）（ＬＢｉ≦ＬＡ＜Ｌ Ｂ ｉ ＋ １ ）Ｐ Ａ
＝ Ｌ Ａ （２）（
ＬＡ＜ＬＢＩ） ただし、ｌ：１〜３．ＰＢｉ：物理境界アドレス 上式において、物理境界アドレスＰＢｉは論理境界アド
レスＬＢｉと対をなすもので、所望の写像先に応じて定
められる。

以下論理境界アドレスＬＢｉをポインタ、物理境界アド
レスＰＢｉをベースと呼ぶ。

ポインタＬＢｉもベースＰＢｉも任意に定めることがで
きる。

したがって論理アドレス空間の分割は複数通り行なうこ
とができ、各とおりの分割に対して写像先を与えること
ができる。

」アドレス変換装置３の構成例を第３図に示す。

第３図において、３１は境界レジスタ群で、ポインタＬ
ＢｉとベースＰＢｉの対を記憶するものである。

境界レジスタ群３１の各レジスタは３っで１組をなし、
各組にはポインタＬＢ１〜ＬＢ３とベースＰＢ１〜ＰＢ
３の対がそれぞれ記憶される。

各レジスタの内容はプログラムによって書き替えること
ができる。

３２はセレクタで、チャネル機番、割込レベル、レジス
タ書込アドレス等に応じて境界レジスタ群３１の中から
所定のレジスタを選択するものである。

３３１〜３３３および３４１〜３４３は加算器、３５は
領域判定回路、３６はオアゲート、３７０〜３７３はア
ンドゲート、３８はインバータである。

加算器３３１にはセレクタ３２によって選ばれた１組の
境界レジスタからポインタＬＢｉとベースＰ Ｂ ｉの
対が与えられ、ベースＰＢｉとポインタＬＢｉの差が求
められる。

加算器３４ｉにおいてこれらの差ＰＢｉ−ＬＢｉが論理
メモリバス上の論理アドレスＬＡと加算され、その結果
ＬＡ−ＬＢｉ＋ＰＢｉがアンドゲート３７１に与えられ
る。

アンドゲート３７０には論理アドレスＬＡが与えられる
。

領域判定回路３５は４つの比較器３５１〜３５４によっ
て、論理アドレスＬＡを境界レジスタから与えられたポ
インタＬＢ１〜ＬＢ３および固定定数ＬＢ’と比較し、
論理アドレスＬＡが属する論理アドレス空間上の領域を
判定する。

領域判定回路３５は論理アドレス空間の４つの領域に対
応する４つの出力線と、比較器３５４から導かれる第５
の出力線を有る。

論理アドレス空間の４つの領域に対応する４つの出力線
はそれぞれオアゲ゛−ト３６、およびアンドゲート３７
１〜３７３に接続される。

これら出力線の信号は向って左からＬＡ＜ＬＢｌ、ＬＢ
１≦ＬＡ＜ＬＢ２．ＬＢ２＜ＬＡ＜ＬＢ３．ＬＢ３＜Ｉ
ＬＡを表わす。

比較器３５４から導かれる出力線の信号はＬＡ＜ＬＢ’
を表わす。

この信号はオアゲート３６に与えられるとともに、イン
バータ３８を介してアンドゲート３７１〜３７３に与え
られる。

オアゲ゛−ト３６の出力はアンドゲート３７０に与えら
れる。

アントゲ゛−）３７０−３７３の出力はワイヤード・オ
ア回路を経て物理メモリバスに供給される。

このようなアドレス変換装置によれば、ポインタＬＢ、
の設定がＬＢ’＜ＬＢ、である間は、加算器３３１〜３
３３および３４１〜３４３の働きによって、前記（１）
式の演算が、１組の境界レジスタから続み出されたすべ
てのポインタＬＢ１〜ＬＢ３およびベースＰＢ１〜ＰＢ
３について並列に行なわれ、領域判定回路３５により、
それら演算結果のいずれか１つ、または演算の施されな
い論理アドレスＬＡそのものが物理アドレスＰＡとして
出力される。

すなわち前記（１） 、 （２）式に従ったアドレス変
換が行なわれる。

「このように構成された装置においては、論理境界アド
レスＬＢｉと対をなす物理境界アドレスＰＢｉはチャネ
ル機番や割り込みレベルに応じて互いに異なる値が規定
され、それらはそれぞれ態別な境界レジスタに記憶され
ており、プログラムの実行時にはセレクタ３２により該
当するものが選択されるので、論理アドレス空間の同一
領域を共用する、チャネル機番や割り込みレベルの異な
るプログラムは、物理アドレス空間においては、それぞ
れ固有の領域を使用する。

境界レジスタ群３１の内容は演算制御装置１によって書
替えることができるので、論理境界アドレスＬＢｉと物
理境界アドレスＰＢｉの対をプログラムごとに定めてお
き、プログラムの実行に先立って、定められた境界アド
レス対を境界レジスタに書込むようにすれば、物理アド
レス空間においてプログラムごとに異なる領域を使用す
ることができる。

このようにして論理アドレス空間の同一の領域を共有す
るプログラムは、チャネル機番、割り込みレベルまたは
種類が異なれば、物理アドレス空間においてはそれぞれ
固有の領域を使用するので、待避、復元を要せず多重プ
ログラミングが行なえる。

論理境界アドレスＬＢｉおよび物理境界アドレスＰＢｉ
は、データ処理装置の用途に合わせて任意に定めること
ができるので、論理アドレス空間の分割数を少なくしな
がらアドレス空間利用の融通性を増すことができる。

論理アドレス空間の分割数を少なくすることによって、
オペレーティングシステムによる管理の手数が省かれる
。

境界レジスタはチャネル機番および割り込みレベルごと
に設けられ、切り換えて使用されるので、チャネルから
のアクセスまたは入出力装置からの割り込みがあっても
、境界レジスタの内容は待避、復元の必要がない。

なお、論理アドレス空間の分割数が少ないから、境界レ
ジスタをチャネル機番や割り込みレベルとに設けても、
オペレーティング・システムにとってたいして処理情報
の増加とはならない。

論理アドレス空間の最初の領域において、論理アドレス
ＬＢ’まではモニタ・プログラムの走行上必要な領域で
あって、少なくともこの領域は物理アドレス空間の先頭
から物理アドレスＰＢ’までの領域にどんな場合にも固
定的に写像されている必要がある。

しかるにポインタＬＢｉは任意に定めうる値であるから
誤ってＬＢｌ＜ＬＢ’と設定すると、論理アドレス空間
のモニタ領域のＬＢ１以降は、物理アドレス空間上モニ
タ領域とはべつな場所に写像されるので、モニタにアク
セスできなくなり、きわめて不都合である。

」「このようら問題を解決するために、」 比較器３５４は論理アドレスＬＡを固定定数ＬＢ’と比
較し、ＬＡ＜ＬＢ’のときアンドゲート３７０を開き、
アンドゲート３７１〜３７３を閉じる。

ポインタＬＢ１の設定がＬＢ１≧ＬＢ’である間は、論
理アドレスＬＡが固定定数ＬＢ’より小さいと、それは
必ずポインタＬＢ、よりも小さいから、比較器３５１〜
３５３によってもアンドゲート群は３７０が開、３７１
〜３７３が閉となる。

したがって比較器３５４はアドレス変換動作に影響を与
えない。

これに対してポインタＬＢ１の設定がＬＢｌ＜ＬＢ’と
なると、論理アドレスＬＡはＬＢ’よりも小さくても、
ＬＢｌより大きいことがあり得る。

このとき比較器３５１〜３５３の領域判定に従えば、ア
ンドゲート３７１が開いて加算器３４１の演算結果すな
わち変換されたアドレスが出力されることになるが、そ
のような場合は比較器３５４の出力により、アンドゲー
ト３７０が開かれアンドゲート３７１〜３７３が閉じら
れるので、加算器３４１ （３４２，３４３）の出力が
阻止され、かわりに論理アドレスＬＡが出力される。

これによって固定定数ＬＢ’より小さい論理アドレスＬ
Ａは、アドレス変換なしにそのまま物理アドレスＰＡと
して物理メモリバスに出力される。

したがって論理アドレス空間の０〜ＬＢ’までの領域は
、第１図のように物理アドレス空間の０〜ＰＢ’に常に
固定的に写像される。

このためこの領域に置かれたモニタ・プログラム等は、
アドレス変換パラメータの設定に影響されずにいつでも
正しく走行することが保証される。

【図面の簡単な説明】

第１図は論理アドレス空間と物理アドレス空間の概念図
、第２図は本発明実施例の概念的構成図、第３図はアド
レス変換装置の構成図である。 １・・・・・・演算制御装置、２・・・・・・チャネル
制御装置、３・・・・・・アドレス変換装置、４１〜４
ｎ・・・・・・主記憶ユニット、５・・・・・・論理メ
モリバス、６・・・・・・物理メモリバス、７・・・・
・・チャネル装置、３１境界レジスタ群、３２・・・・
・・セレクタ、３３１〜３３３，３４１−３４３・・・
・・・加算器、３５・・・・・・領域判定器、３６・・
・・・・オアゲート、３７０〜３７３・・・・・・アン
ドゲート。

Claims (1)

1. 【特許請求の範囲】 １ 演算制御装置と、チャネル制御装置と、論理メモリ
   ・バスによって演算制御装置およびチャネル制御装置に
   接続されたアドレス変換装置と、論理アドレス空間より
   も大きい物理アドレス空間をもち物理メモリ・バスによ
   ってアドレス変換装置に接続された主記憶装置とを有し
   、演算制装置吉チャネル制御装置から出力される主記憶
   装置アクセス用の論理アドレスをアドレス変換装置によ
   って物理アドレスに変換して主記憶装置に与えるように
   したデータ処理装置において、 アドレス変換装置は、 主記憶装置の論理アドレス空間をそれぞれ任意の大きさ
   の複数の領域に分割するように設定された複数の論理境
   界アドレスＬ Ｂ ＋ （ｔ ＝ １ ＋ ２ ｔ３、
   ・・・）に関する情報と、これら複数の論理境界アドレ
   スのおのおのに対応して主記憶装置の物理アドレス空間
   に複数連りに規定された複数の物理境界アドレスＰＢｉ
   に関する情報とを、各とおりの組み合わせごとにそれぞ
   れ保持し、この保持内容が演算制御装置によって書替え
   可能な複数の境界レジスタ、 チャネル機番信号と、割り込みレベル信号と、レジスタ
   書き込みアドレス信号とが入力信号として与えられ、サ
   イクル・スチール信号と、レジスタ書き込み指令とが制
   御信号として与えられ、これらの信号に基づいて複数の
   境界レジスタのうちの１つを選択するセレクタであって
   、サイクル・スチール信号のみがアクティブのときは、
   チャネル機番信号に対応する境界レジスタを選択し、サ
   イクル・スチール信号とレジスタ書き込み指令がどちら
   もアクティブでないときは、割り込みレベル信号に対応
   する境界レジスタを選択し、レジスタ書き込み指令のみ
   がアクティブのときは、レジスタ書き込みアドレス信号
   に対応する境界レジスタを選択するセレクタ、 このセレクタによって選択された境界レジスタから出力
   される複数の論理境界アドレスＬＢｉに関する情報と固
   定の論理境界アドレスＬＢｉと論理メモリ・バス上の論
   理アドレスＬＡとが与えられ、論理アドレスＬＡが属す
   る論理アドレス空間上の領域を判定する領域判定器、 セレクタによって選択された境界レジスタから出力され
   る複数の論理境界アドレスＬＢｉに関する情報と複数の
   物理境界アドレスＰＢｉに関する情報とのうち、領域判
   定器が判定した領域に属する論理境界アドレスに関する
   情報と、それと対をなす物理境界アドレスに関する情報
   と、論理アドレスＬＡとにより、物理アドレスＰＡを Ｐ Ａ＝Ｐ Ｂ ｉ −Ｌ Ｂ ｉ ＋ＬＡによって定
   める手段 および 領域判定器の出力信号が、論理アドレスＬＡが固定の論
   理境界アドレスＬＢ’より下の領域に属することを示し
   ているときは、上記物理アドレス決定手段の出力を無効
   化して、論理メモリ・バス上の論理アドレスＬＡを物理
   メモリ・バスに供給する手段 を具備したことを特徴とする データ処理装置。