JPS5821018Y2 - 点滅器コ−ド発生装置 - Google Patents
点滅器コ−ド発生装置Info
- Publication number
- JPS5821018Y2 JPS5821018Y2 JP1976128680U JP12868076U JPS5821018Y2 JP S5821018 Y2 JPS5821018 Y2 JP S5821018Y2 JP 1976128680 U JP1976128680 U JP 1976128680U JP 12868076 U JP12868076 U JP 12868076U JP S5821018 Y2 JPS5821018 Y2 JP S5821018Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- flip
- counter
- diode matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Audible And Visible Signals (AREA)
Description
【考案の詳細な説明】
本考案は、主として各種航路標識等の点滅光の電気的な
コードの発生装置に関する。
コードの発生装置に関する。
従来、これらの標識灯に使用する発生装置としては、小
形モータを動力とするカム接点によるものが主として用
いられていたが、その装置は、接点の溶着、焼損等のた
め寿命が短く、また保守調整に習熟する必要があった。
形モータを動力とするカム接点によるものが主として用
いられていたが、その装置は、接点の溶着、焼損等のた
め寿命が短く、また保守調整に習熟する必要があった。
また近年トランジスタ、サイリスク等の半導体を使用し
た無接点化された装置も使用されたが、これらの装置は
、いづれも周期、点灯、消灯等の時間的制御手段として
抵抗、コンデンサの時定数回路を使用しているため、極
めて正確な時限は確保し難く、また消費電力についても
、これを極めて僅少にすることは難い。
た無接点化された装置も使用されたが、これらの装置は
、いづれも周期、点灯、消灯等の時間的制御手段として
抵抗、コンデンサの時定数回路を使用しているため、極
めて正確な時限は確保し難く、また消費電力についても
、これを極めて僅少にすることは難い。
さらにまたモールス符号のような比較的複雑な点消信号
を安定に発生することは以上の関連もあって極めて困難
であった。
を安定に発生することは以上の関連もあって極めて困難
であった。
本考案は、これらの実情に鑑みて開発されたもので、動
作精度のよい、かつ信頼性の高いものを得ることを目的
としている。
作精度のよい、かつ信頼性の高いものを得ることを目的
としている。
さて第1図は、本考案の一実施例のブロック図であり、
以下これに従って本考案を具体的に説明する。
以下これに従って本考案を具体的に説明する。
図中の符号の名称、その機能は次のようである。
1は基準クロック信号の発生器で、通常水晶発振器とし
て構成する。
て構成する。
2はその水晶発振器出力を入力とする分周器である。
3は分周器2の出力をクロック信号として作動する下位
の10進のカウンタであり、4はその上位の10進のカ
ウンタである。
の10進のカウンタであり、4はその上位の10進のカ
ウンタである。
5a、5bはそれぞれ10進のカウンタ出力を横軸Xと
し、同数の縦軸Yを有するダイオードマトリックス回路
である。
し、同数の縦軸Yを有するダイオードマトリックス回路
である。
5a 、 5b・・・5jは、それぞれダイオードマト
リックス回路6a、6bの縦軸Y1.Y2・・・YIO
にペアに接続されるナントゲートである。
リックス回路6a、6bの縦軸Y1.Y2・・・YIO
にペアに接続されるナントゲートである。
7は上記ナンドゲ゛−ト群の出力を入力とするノアゲ゛
−トである。
−トである。
8はノアゲ゛−ドアの出力で作動するフリップフロップ
回路である。
回路である。
9は増幅回路であり、13はその出力で出力スイッチン
グ手段としての半導体スイッチング素子(トランジスタ
)で、12はスイッチ機能の制御下におかれている電球
である。
グ手段としての半導体スイッチング素子(トランジスタ
)で、12はスイッチ機能の制御下におかれている電球
である。
10は所望の周期を得るべく、−の入力をダイオードマ
トリックス回路6aの横軸X。
トリックス回路6aの横軸X。
、Xl・・・X9のいずれかに、また他の一つの入力を
ダイオードマトリックス回路6bの縦軸X。
ダイオードマトリックス回路6bの縦軸X。
、Xl・・・X9のいずれかに、それぞれ任意に接続さ
れるナントゲートである。
れるナントゲートである。
11はナンドゲ゛−110の出力を反転し、その反転出
力でカウンタ3,4及びフリップフロップ回路8をリセ
ットするインバータである。
力でカウンタ3,4及びフリップフロップ回路8をリセ
ットするインバータである。
今第1図のように、一方のダイオードマトリックス回路
6aのダイオード6a7,6a2がそれぞれ横軸X1縦
軸Y2、横軸X6縦軸¥1に接続され、他方のダイオー
ドマトリックス回路6bのダイオード6bl+6b2が
横軸X1縦軸Yい横軸X3縦軸¥2にそれぞれ接続され
、さらにナントゲート10への入力点を、ダイオードマ
トリックス回路6aの横軸X5とダイオードマトリック
ス回路6bの横軸X4に接続されていると想定した場合
の動作は、つぎのようになる。
6aのダイオード6a7,6a2がそれぞれ横軸X1縦
軸Y2、横軸X6縦軸¥1に接続され、他方のダイオー
ドマトリックス回路6bのダイオード6bl+6b2が
横軸X1縦軸Yい横軸X3縦軸¥2にそれぞれ接続され
、さらにナントゲート10への入力点を、ダイオードマ
トリックス回路6aの横軸X5とダイオードマトリック
ス回路6bの横軸X4に接続されていると想定した場合
の動作は、つぎのようになる。
基準クロック信号の発生器1より発生されたパルス信号
は、分周器2により所定の周期および幅のパルス列に分
周される。
は、分周器2により所定の周期および幅のパルス列に分
周される。
この実施例の場合は、第3図Aに示すように周期0.1
秒、パルス幅0.05秒の繰返しパルスを充当する。
秒、パルス幅0.05秒の繰返しパルスを充当する。
成る時点におけるリセットパルス(第3図B参照)のを
基準時点とすると、カウンタ3へは順次0.1秒ごとに
パルスが印加され、これを受けてその都度出力側すなわ
ちダイオードマトリックス回路6aの横軸X。
基準時点とすると、カウンタ3へは順次0.1秒ごとに
パルスが印加され、これを受けてその都度出力側すなわ
ちダイオードマトリックス回路6aの横軸X。
IX。・・・X9軸に順次パルスが発生する。
従って同ダイオードマトリックス回路6aの縦軸Y1に
は基準時点より(0,6+n)秒(n=o、1.2・・
・〕毎に、同じくY2には基準時点より(0,1+ n
)秒(n ”’ 0 + + ・・・〕毎に0.1
秒長のパルスが発生する 2図参照)。
は基準時点より(0,6+n)秒(n=o、1.2・・
・〕毎に、同じくY2には基準時点より(0,1+ n
)秒(n ”’ 0 + + ・・・〕毎に0.1
秒長のパルスが発生する 2図参照)。
またダイオードマトリックス回 bの縦軸¥1には基
準時点より(1+1On)fi4[:n=0.1.2=
)毎に、同じく縦軸Y2?ζは基準時点より(3+1O
n)秒(n = 0 + 1 +□2・・・〕毎に1.
0秒長のパルスが発生する(第2図参照)。
準時点より(1+1On)fi4[:n=0.1.2=
)毎に、同じく縦軸Y2?ζは基準時点より(3+1O
n)秒(n = 0 + 1 +□2・・・〕毎に1.
0秒長のパルスが発生する(第2図参照)。
このためナンドゲー)5a 、sb・・・5J群のうち
、ナントゲート5aにはダイオードマトリックス回路6
aの縦軸Y1の出力及びダイオードマトリックス回路6
bの縦軸Y1の出力が入力となり、ナントゲート5aに
はダイオードマトリックス回路6aの縦軸Y2出力及び
ダイオードマトリックス回路6bの縦軸¥2が入力とな
る。
、ナントゲート5aにはダイオードマトリックス回路6
aの縦軸Y1の出力及びダイオードマトリックス回路6
bの縦軸Y1の出力が入力となり、ナントゲート5aに
はダイオードマトリックス回路6aの縦軸Y2出力及び
ダイオードマトリックス回路6bの縦軸¥2が入力とな
る。
従ってこの場合、ノアゲート7の人力には基準時点より
(1,6+1on)秒(n=o、1,2・・・〕、およ
び(3,1+10n)秒〔n−0,1,2・・・〕ごと
に00.1秒の負極性のパルスが印加される。
(1,6+1on)秒(n=o、1,2・・・〕、およ
び(3,1+10n)秒〔n−0,1,2・・・〕ごと
に00.1秒の負極性のパルスが印加される。
このため、そのノアゲ゛−ドアの出力即ちフリップフロ
ップ回路8の入力として第3図Cに示すように0.1秒
長のパルスが印加される。
ップ回路8の入力として第3図Cに示すように0.1秒
長のパルスが印加される。
これによりフリップフロップ回路8の出力は、第3図り
に示すような形状の出力波形となる。
に示すような形状の出力波形となる。
この出力は必要に応じ、パルスの増幅回路9により増幅
され、電球12を制御する半導体スイッチング素子13
としての出力トランジスタのペースに印加されるので、
電球12の端子電圧は、フリップフロップ出力と同一の
形状で印加される。
され、電球12を制御する半導体スイッチング素子13
としての出力トランジスタのペースに印加されるので、
電球12の端子電圧は、フリップフロップ出力と同一の
形状で印加される。
一方、前記のダイオードマl−IJラック回路6aの横
軸X5、ダイオードマトリックス回路6bの横軸X4に
は、基準時点よりそれぞれ(0,5+10 n )秒〔
n−0,1,2・・・〕、(4+1On)秒Cr+=0
.1.2”・・〕ごとに00.1秒び1秒のパルスが発
生する(第2図参照)。
軸X5、ダイオードマトリックス回路6bの横軸X4に
は、基準時点よりそれぞれ(0,5+10 n )秒〔
n−0,1,2・・・〕、(4+1On)秒Cr+=0
.1.2”・・〕ごとに00.1秒び1秒のパルスが発
生する(第2図参照)。
従ってナントゲート10の入力には上記の両信号が入力
とされるので、ナントゲート10の出力は、基準点より
4.5秒ごとに負極性のパルスが発生する。
とされるので、ナントゲート10の出力は、基準点より
4.5秒ごとに負極性のパルスが発生する。
このパルスは、インバータ11により極性転換されて、
カウンタ3,4及びフリップフロップ回路8をリセット
する(第3図B参照)。
カウンタ3,4及びフリップフロップ回路8をリセット
する(第3図B参照)。
このリセット操作によりカウンタ操作等は、総て最初の
基準時点まで戻される。
基準時点まで戻される。
以上の綜合操作のため本例の場合、電球12は4.5秒
を周期として暗時間3秒、点灯時間1.5秒を繰り返す
こととなる。
を周期として暗時間3秒、点灯時間1.5秒を繰り返す
こととなる。
この繰返し周期並びに電球12の点灯時間および回数は
、ダイオードマトリックス回路6a 、6bにおけるダ
イオードの接続位置、およびリセット用ナントゲートへ
の入力点の接続位置により任意に選定でき、したがって
前記のような符号点滅は、自由に広範囲に設定できる。
、ダイオードマトリックス回路6a 、6bにおけるダ
イオードの接続位置、およびリセット用ナントゲートへ
の入力点の接続位置により任意に選定でき、したがって
前記のような符号点滅は、自由に広範囲に設定できる。
また本例の場合の最大可能設定周期は、10秒であり、
その分解精度は0.1秒であるが、これもクロックタイ
ムの周期の変更およびマトリックス回路の段数の増加に
より容易に変更可能である。
その分解精度は0.1秒であるが、これもクロックタイ
ムの周期の変更およびマトリックス回路の段数の増加に
より容易に変更可能である。
本考案はいかなる内容の繰返し点滅信号でも容易に発生
可能であり、また周期および点滅の各期間とも、極めて
正確なものとなし得、また消費電力も極めて僅少で、さ
らに平常の保守等はとくに必要としなく無人航路標識、
とくに長期間にわたり、点検整備等が省略できることが
望ましい灯浮標、灯標等に対して益するところが犬であ
る。
可能であり、また周期および点滅の各期間とも、極めて
正確なものとなし得、また消費電力も極めて僅少で、さ
らに平常の保守等はとくに必要としなく無人航路標識、
とくに長期間にわたり、点検整備等が省略できることが
望ましい灯浮標、灯標等に対して益するところが犬であ
る。
さらに、ナントゲートへの入力を変えることなくダイオ
ードマトリックス回路のダイオードの接続を変えるだけ
で、両カウンタからの任意のパルス出力を得ることがで
き、例えば実施例のように10進カウンタを用いる場合
であればナントゲートの数は10個ですむことになる。
ードマトリックス回路のダイオードの接続を変えるだけ
で、両カウンタからの任意のパルス出力を得ることがで
き、例えば実施例のように10進カウンタを用いる場合
であればナントゲートの数は10個ですむことになる。
また、フリップフロップ回路を用いているため、両カウ
ンタからの出力パルスのうち、点滅コードの最初と最後
の時間位置パルスのみを選択すれば所望の点滅コードを
得ることができ、その時間位置の間にあるパルスは必要
としないため、時間位置の間にあるパルスもすべて必要
とする装置に比ベパルスの選択のための回路であるナン
トゲートの数を少数例えば本実施例であれば10個を使
用するのみでより多様な点滅コードを発生することがで
き、経済性を向上できる。
ンタからの出力パルスのうち、点滅コードの最初と最後
の時間位置パルスのみを選択すれば所望の点滅コードを
得ることができ、その時間位置の間にあるパルスは必要
としないため、時間位置の間にあるパルスもすべて必要
とする装置に比ベパルスの選択のための回路であるナン
トゲートの数を少数例えば本実施例であれば10個を使
用するのみでより多様な点滅コードを発生することがで
き、経済性を向上できる。
第1図は本考案によるコード発生装置の1例を示すブロ
ック結線図を示す。 第2図はダイオードマl−IJラックス路の所定の軸上
における経過時間とパルス発生状況の関連を示す波形図
、第3図は各要所における電圧の相関を示す波形図であ
る。 1・・・・・・基準クロック信号の発生器、2・・・・
・・分周器、3,4・・・・・・カウンタ、5a、5b
・・・5j・・・・・・ナントゲート、6a16b・・
・・・・ダイオードマトリックス回路、7・・・・・・
ノアゲート、8・・・・・・フリップフロップ回路、9
・・・・・・増幅回路、10・・・・・・ナントゲート
、11・・・・・・インバータ、12・・・・・・電球
、13・・・・・・出力スイッチング手段としてのトラ
ンジスタ。
ック結線図を示す。 第2図はダイオードマl−IJラックス路の所定の軸上
における経過時間とパルス発生状況の関連を示す波形図
、第3図は各要所における電圧の相関を示す波形図であ
る。 1・・・・・・基準クロック信号の発生器、2・・・・
・・分周器、3,4・・・・・・カウンタ、5a、5b
・・・5j・・・・・・ナントゲート、6a16b・・
・・・・ダイオードマトリックス回路、7・・・・・・
ノアゲート、8・・・・・・フリップフロップ回路、9
・・・・・・増幅回路、10・・・・・・ナントゲート
、11・・・・・・インバータ、12・・・・・・電球
、13・・・・・・出力スイッチング手段としてのトラ
ンジスタ。
Claims (1)
- 基準クロック信号の発生器と、このクロック信号の出力
を入力とする分周器と、この分周出力を入力とするカウ
ンタおよびこれの上位のカウンタと、これらのカウンタ
の各出力を横軸ととしこの横軸群に対して選択的に結合
して縦軸となる一対のダイオードマトリックス回路と、
上記一対の縦軸に接続されるナントゲート群と、このナ
ントゲート群の各出力を一括入力としたノアゲートと、
このノアゲートの出力により制御されるフリップフロッ
プ回路と、このフリップフロップ回路により制御される
出力スイッチング手段と、上記カウンタ出力をそれぞれ
l対の入力とし前記カウンタならびにフリップフロップ
回路をリセットする手段とを具備したことを特徴とした
点滅器コード発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1976128680U JPS5821018Y2 (ja) | 1976-09-24 | 1976-09-24 | 点滅器コ−ド発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1976128680U JPS5821018Y2 (ja) | 1976-09-24 | 1976-09-24 | 点滅器コ−ド発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5345891U JPS5345891U (ja) | 1978-04-19 |
JPS5821018Y2 true JPS5821018Y2 (ja) | 1983-05-02 |
Family
ID=28737924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1976128680U Expired JPS5821018Y2 (ja) | 1976-09-24 | 1976-09-24 | 点滅器コ−ド発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5821018Y2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5747901Y2 (ja) * | 1976-03-03 | 1982-10-20 |
-
1976
- 1976-09-24 JP JP1976128680U patent/JPS5821018Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5345891U (ja) | 1978-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5821018Y2 (ja) | 点滅器コ−ド発生装置 | |
JPS62261215A (ja) | パルス発生回路 | |
JPS6470808A (en) | Driving circuit for semiconductor device | |
US4266150A (en) | Circuit arrangement for operating electromechanical switching devices | |
SU930594A1 (ru) | Генератор пр моугольных импульсов | |
JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
JPH01128621A (ja) | チャージポンプ回路 | |
US3452219A (en) | Voltage controlled digital circuits | |
JPH057778Y2 (ja) | ||
KR930006134Y1 (ko) | 엘리베이터 제어부 시험용 펄스 발생회로 | |
SU537442A1 (ru) | Генератор пр моугольных импульсов | |
JPS6342747Y2 (ja) | ||
KR930000912Y1 (ko) | 시그날 온 딜레이 타이머 회로 | |
KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
SU1725369A1 (ru) | Циклическое реле времени | |
SU577645A1 (ru) | Импульсный генератор | |
JPH0218710Y2 (ja) | ||
SU1205270A1 (ru) | Формирователь бипол рных пр моугольных импульсов большой длительности | |
SU905992A1 (ru) | Генератор пилообразного напр жени | |
SU661723A1 (ru) | Генератор импульсов | |
JPS635298Y2 (ja) | ||
SU974553A1 (ru) | Генератор | |
JPS5832347Y2 (ja) | 複合積分回路 | |
JPS6243367B2 (ja) | ||
SU452065A1 (ru) | Генератор импульсов |