JPS58209153A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS58209153A JPS58209153A JP57092744A JP9274482A JPS58209153A JP S58209153 A JPS58209153 A JP S58209153A JP 57092744 A JP57092744 A JP 57092744A JP 9274482 A JP9274482 A JP 9274482A JP S58209153 A JPS58209153 A JP S58209153A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- resistor
- capacitor
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路装置に係り、特に相補型絶縁ゲ
ート電界効果トランジスタ（以下、ＭＯＳ）回路で構成
した１、外付抵抗と外付コンデンサを必要とする発振器
（以降ＣＲ発振器と称す）を含み、その出力から帰還用
としてオープンドレインのＰｃｈＭＯ８）ランジスタ及
びＮｃｈＭＯ８トランジスタを設けることにより、その
外部接続を替えるだけで各稀の発振モード及び使用が可
能になる発振回路付の半導体集積回路装置に関する。
ート電界効果トランジスタ（以下、ＭＯＳ）回路で構成
した１、外付抵抗と外付コンデンサを必要とする発振器
（以降ＣＲ発振器と称す）を含み、その出力から帰還用
としてオープンドレインのＰｃｈＭＯ８）ランジスタ及
びＮｃｈＭＯ８トランジスタを設けることにより、その
外部接続を替えるだけで各稀の発振モード及び使用が可
能になる発振回路付の半導体集積回路装置に関する。
第１図に従来から一般的に構成される発振回路を示す。
第１図の回路の動作について簡単に欽明する。端子６に
抵抗８及びコンデンサ９をそれぞれＶＤＤ及びＧＮＤの
間にＩｆｔすることによシ発振動作を行うものである。
抵抗８及びコンデンサ９をそれぞれＶＤＤ及びＧＮＤの
間にＩｆｔすることによシ発振動作を行うものである。
先ず初期状態として端子６が０■であるとすれは、出力
端子７はロウレベル（以降１ＬＩと記す）でありＮｃｈ
）ランジスタ５はＯＦＦ状態にある。端子６・の電位
は抵抗８によ。
端子７はロウレベル（以降１ＬＩと記す）でありＮｃｈ
）ランジスタ５はＯＦＦ状態にある。端子６・の電位
は抵抗８によ。
リコンデンサ９に充電されて上昇していく。端子６の電
位がインバーター１のスレッショルド電圧に遅すると出
力端子７はノ・イレペル（以降％ＨＩと記す）に変化す
る。端子７が ゝＨ“になればＮｄトランジスタ５がＯ
ＮＬ端子６の電位を下けていく。端子６の電位がゲート
３のスレッショルド電圧に達すると出力端子７は再び隼
Ｌ〃になｆｉＮｃｈトランジスタ５は０ＦＦＬ初期状態
にある。（ここでインバーター１のスレッショルド電圧
ＶＴＲ１とゲート３のスレッショルド電圧ＶＴＨ３はＶ
ＴＨ１＞ＶＴＨ３でなければならないことは公知である
為説明を省略する。）以上を繰り返して発振動作になる
。抵抗８又はコンデンサ９を可変することによシ周波数
可変の発振器となる。しかしながら、このような従来の
例においては、周波数一定のままでデユーティサイクル
を可変とすることは困難であった。
位がインバーター１のスレッショルド電圧に遅すると出
力端子７はノ・イレペル（以降％ＨＩと記す）に変化す
る。端子７が ゝＨ“になればＮｄトランジスタ５がＯ
ＮＬ端子６の電位を下けていく。端子６の電位がゲート
３のスレッショルド電圧に達すると出力端子７は再び隼
Ｌ〃になｆｉＮｃｈトランジスタ５は０ＦＦＬ初期状態
にある。（ここでインバーター１のスレッショルド電圧
ＶＴＲ１とゲート３のスレッショルド電圧ＶＴＨ３はＶ
ＴＨ１＞ＶＴＨ３でなければならないことは公知である
為説明を省略する。）以上を繰り返して発振動作になる
。抵抗８又はコンデンサ９を可変することによシ周波数
可変の発振器となる。しかしながら、このような従来の
例においては、周波数一定のままでデユーティサイクル
を可変とすることは困難であった。
本発明の目的は周波数可変動作に加え、周波針一定のま
までデユーティサイクル可変動作の可能なＣＲ発振回路
を提供するものである。
までデユーティサイクル可変動作の可能なＣＲ発振回路
を提供するものである。
本発明の特徴は相補型トランジスタを含んで構成され外
付抵抗と外付コンデンサを必要とする発振回路が内蔵さ
れた半導体集積回路装置に於いて、この発振回路の帰還
用としてオープンドレインのＰチャンネルトランジスタ
とＮチャンネルトランジスタとを設けた半導体集積回路
装置におる。
付抵抗と外付コンデンサを必要とする発振回路が内蔵さ
れた半導体集積回路装置に於いて、この発振回路の帰還
用としてオープンドレインのＰチャンネルトランジスタ
とＮチャンネルトランジスタとを設けた半導体集積回路
装置におる。
第２図に本発明による回路を示す。図に示すように出力
端子７からオープンドレインのＰｃｈ ）ランジスタ
とＮｃｈトランジスタを有し、それぞれ端子１３と端子
１５を端子１４と別々に設けている。
端子７からオープンドレインのＰｃｈ ）ランジスタ
とＮｃｈトランジスタを有し、それぞれ端子１３と端子
１５を端子１４と別々に設けている。
第３図に本発明による回路を使用して、周波数が一定で
デー−ティサイクルのみ可変の１・作を行うための接続
例を示す。以下動作について説明する。図に示すように
スライド抵抗器１６の一端をＮｃｈトランジスタのドレ
イン端子１３に接続し、他端をＮｃｈ）ランジスタのド
レイン端子１５に接続し、スライド端子を端子１４に接
続し、端子１４はコンデンサ９を介してＧＮＬ）に接続
されている。
デー−ティサイクルのみ可変の１・作を行うための接続
例を示す。以下動作について説明する。図に示すように
スライド抵抗器１６の一端をＮｃｈトランジスタのドレ
イン端子１３に接続し、他端をＮｃｈ）ランジスタのド
レイン端子１５に接続し、スライド端子を端子１４に接
続し、端子１４はコンデンサ９を介してＧＮＬ）に接続
されている。
先ず初期状態として端子１４がＱｖであるとすると、出
力端子７は％ＬＩであシＰｃｈトランジスタｘｘがＣＩ
ＮＬ、Ｎｃｈ）ランジスタ１２がＯＦ Ｆ している。
力端子７は％ＬＩであシＰｃｈトランジスタｘｘがＣＩ
ＮＬ、Ｎｃｈ）ランジスタ１２がＯＦ Ｆ している。
次の瞬間からＰｃｈトランジスタ１１全通し、端子１３
からスライド抵抗１６の中点までの抵抗を通してコンデ
ンサ９に充電を始める。端子１４ （７）ｉｔ位カイン
バーター１のスレッショルド電圧（以降ＶＴＨＩと記す
）に達すると出力端子７は％Ｈ’に変化し、Ｐｄ１トラ
ンジスタ１１は（Ｊ Ｆ Ｆ、Ｎｃｈ）ランジスタ１２
はＯＮになり、この瞬間からＮｃｈ）ランジスタ１２を
通し、端子１５からスライド抵抗１６の中点までの抵抗
を通してコンデンサ９の放雷を開始する。端子１４の電
位がゲート３のスレッショルド電圧まで下がると出力乾
：子７は％Ｌ〃に変化し、Ｐｃｈ）ランジスタ１１かＯ
Ｎ、Ｎｄ１トランジスタ１２がＯＦＦになり充電を開始
する。スライド抵抗器１６の抵抗値を端子１３と端子１
５の間でＬｌ、端子１４と端子１５の間でＲｉ 、コン
デンサ９の容菫をＣＯとし、Ｐｃｈトランジスタ１１及
びＮｃｈ）ランジスタ１２のＯへ抵抗はＲｏに比較して
無視できる値であるとき、出力端子７が−ＬＩから囁Ｈ
１に変化するまでの時間Ｔ１はＲＩＸＣＯの関Ｖになシ
、 亀トム〃から亀Ｌ〃に変化するまでの時間Ｔ２はＲ
２×Ｃｏの関１になる。Ｒ１＞Ｒ２のときはＴ１が長く
なり、Ｔ１が短かくなる。逆にＲ１＜Ｒ２のときはＴ１
が短かくなり、Ｔ２が長くなる。Ｒｔ −１−Ｒ２＝
Ｒｏは一定であるからＴ１＋Ｔ２は一定である。以上の
動作により周波数一定でＤｕｔｙ Ｃｙｃｌｅのみ可変
の発振器となる。
からスライド抵抗１６の中点までの抵抗を通してコンデ
ンサ９に充電を始める。端子１４ （７）ｉｔ位カイン
バーター１のスレッショルド電圧（以降ＶＴＨＩと記す
）に達すると出力端子７は％Ｈ’に変化し、Ｐｄ１トラ
ンジスタ１１は（Ｊ Ｆ Ｆ、Ｎｃｈ）ランジスタ１２
はＯＮになり、この瞬間からＮｃｈ）ランジスタ１２を
通し、端子１５からスライド抵抗１６の中点までの抵抗
を通してコンデンサ９の放雷を開始する。端子１４の電
位がゲート３のスレッショルド電圧まで下がると出力乾
：子７は％Ｌ〃に変化し、Ｐｃｈ）ランジスタ１１かＯ
Ｎ、Ｎｄ１トランジスタ１２がＯＦＦになり充電を開始
する。スライド抵抗器１６の抵抗値を端子１３と端子１
５の間でＬｌ、端子１４と端子１５の間でＲｉ 、コン
デンサ９の容菫をＣＯとし、Ｐｃｈトランジスタ１１及
びＮｃｈ）ランジスタ１２のＯへ抵抗はＲｏに比較して
無視できる値であるとき、出力端子７が−ＬＩから囁Ｈ
１に変化するまでの時間Ｔ１はＲＩＸＣＯの関Ｖになシ
、 亀トム〃から亀Ｌ〃に変化するまでの時間Ｔ２はＲ
２×Ｃｏの関１になる。Ｒ１＞Ｒ２のときはＴ１が長く
なり、Ｔ１が短かくなる。逆にＲ１＜Ｒ２のときはＴ１
が短かくなり、Ｔ２が長くなる。Ｒｔ −１−Ｒ２＝
Ｒｏは一定であるからＴ１＋Ｔ２は一定である。以上の
動作により周波数一定でＤｕｔｙ Ｃｙｃｌｅのみ可変
の発振器となる。
第４図に本発明による正パルスの発嘔器を示す。
第５図に本発明による賀パＡスの発振器を示す。
第４図及び第５図の肛細な１明は前記第１図及び第３図
の説明と１検するため簡単な説明に留める。
の説明と１検するため簡単な説明に留める。
第４図は端子１３をオープンにしておき、端子１４と端
子１５をショートして抵抗８及びコンデンサ９をそれぞ
れＶＩＪＤ及びＧＮＤとの間に接続したものであり動作
は第１図と全く同じである。第５図は端子１５をオーブ
ンにしておき、端子１３と端子１４をショートして抵抗
８及びコンデンサ９をそれぞれＧＮＤ及びＶＤＤとの間
に接続したものである。第４図の回路は、Ｎｃｈトラン
ジスタ１２のＯＮ抵抗が抵抗８に比べて小さいとすれば
、充電時間に比べて放電時間が短かい為正パルスの発振
器になる。第５図の回路も第４図と同じく、Ｐｃｈトラ
ンジスタ１１のＯＮｇ抗が抵抗８に比べて小さいとすれ
ば、第４図の回路と極性は逆になるが充電時間に比べて
放電時間が短かい為角パルスの発振器になる。
子１５をショートして抵抗８及びコンデンサ９をそれぞ
れＶＩＪＤ及びＧＮＤとの間に接続したものであり動作
は第１図と全く同じである。第５図は端子１５をオーブ
ンにしておき、端子１３と端子１４をショートして抵抗
８及びコンデンサ９をそれぞれＧＮＤ及びＶＤＤとの間
に接続したものである。第４図の回路は、Ｎｃｈトラン
ジスタ１２のＯＮ抵抗が抵抗８に比べて小さいとすれば
、充電時間に比べて放電時間が短かい為正パルスの発振
器になる。第５図の回路も第４図と同じく、Ｐｃｈトラ
ンジスタ１１のＯＮｇ抗が抵抗８に比べて小さいとすれ
ば、第４図の回路と極性は逆になるが充電時間に比べて
放電時間が短かい為角パルスの発振器になる。
以上曲明したように本発明の回路は周波数一定でデユー
ティサイクルのみ可変の発振器を提供するだけでなく、
正パルスの周波数変換の発振器及び負パルスの周波数可
変の発振器にもなる多用途の発振器を提供するものであ
る。
ティサイクルのみ可変の発振器を提供するだけでなく、
正パルスの周波数変換の発振器及び負パルスの周波数可
変の発振器にもなる多用途の発振器を提供するものであ
る。
第１図は従来のＣ）を発振回路を示す回路図、第２図は
本発明実施例の発振回路を示す回路図、第３図は本発明
による周波数一定でチューディサイクル可変の発振器の
回路図、第４図は本発明による正パルス出力の庵波数町
変発振器の回路図、第５図は本発明による負パルス出力
の周波数ＯＪ’ １発振器の回路図である。 なお図において、１，４・・・・・・インバーター、２
゜３・・・・・・ゲート回路、５．１２・・・・・・Ｎ
ｃｈ）ランジスタ、１１−−−−・・Ｐｃｈ ｌ−ラン
ジスタ、６，７，１３，１４．１５・・・・・・端子、
８・・・・・・抵抗、９・・・・・・コンデンサ、１６
・・・・・・スライド抵抗である。 ＤＤ 第２図 ＤＤ 第４図
本発明実施例の発振回路を示す回路図、第３図は本発明
による周波数一定でチューディサイクル可変の発振器の
回路図、第４図は本発明による正パルス出力の庵波数町
変発振器の回路図、第５図は本発明による負パルス出力
の周波数ＯＪ’ １発振器の回路図である。 なお図において、１，４・・・・・・インバーター、２
゜３・・・・・・ゲート回路、５．１２・・・・・・Ｎ
ｃｈ）ランジスタ、１１−−−−・・Ｐｃｈ ｌ−ラン
ジスタ、６，７，１３，１４．１５・・・・・・端子、
８・・・・・・抵抗、９・・・・・・コンデンサ、１６
・・・・・・スライド抵抗である。 ＤＤ 第２図 ＤＤ 第４図
Claims (1)
- 相補型トランジスタを含んで構成され外付抵抗と外付コ
ンデンサを必要とす′る発振回路が内蔵された半導体集
積回路に於いて、該発振回路の帰還用としてオーブンド
レインのＰチャンネルトランジスタとＮチャンネルトラ
ンジスタとを設けたことを特徴とする半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092744A JPS58209153A (ja) | 1982-05-31 | 1982-05-31 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57092744A JPS58209153A (ja) | 1982-05-31 | 1982-05-31 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58209153A true JPS58209153A (ja) | 1983-12-06 |
Family
ID=14062919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57092744A Pending JPS58209153A (ja) | 1982-05-31 | 1982-05-31 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015525059A (ja) * | 2012-08-13 | 2015-08-27 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 電力供給システムおよび方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5294055A (en) * | 1976-02-03 | 1977-08-08 | Mitsubishi Electric Corp | Oscillator circuit for rectangular wave |
| JPS56111315A (en) * | 1980-02-06 | 1981-09-03 | Nippon Telegr & Teleph Corp <Ntt> | Oscillating circuit |
| JPS5739616A (en) * | 1980-08-21 | 1982-03-04 | Toshiba Corp | Tristate gate type oscillation circuit |
-
1982
- 1982-05-31 JP JP57092744A patent/JPS58209153A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5294055A (en) * | 1976-02-03 | 1977-08-08 | Mitsubishi Electric Corp | Oscillator circuit for rectangular wave |
| JPS56111315A (en) * | 1980-02-06 | 1981-09-03 | Nippon Telegr & Teleph Corp <Ntt> | Oscillating circuit |
| JPS5739616A (en) * | 1980-08-21 | 1982-03-04 | Toshiba Corp | Tristate gate type oscillation circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015525059A (ja) * | 2012-08-13 | 2015-08-27 | ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ | 電力供給システムおよび方法 |
| US9413220B2 (en) | 2012-08-13 | 2016-08-09 | Northrop Grumman Systems Corporation | Power supply systems and methods |
| US9653982B2 (en) | 2012-08-13 | 2017-05-16 | Northrop Grumman Systems Corporation | Power supply systems and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890005227B1 (ko) | 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로 | |
| JPH07154962A (ja) | 定電圧発生回路 | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| JPH0158896B2 (ja) | ||
| CN113054950B (zh) | 一种张弛振荡器和存储芯片 | |
| CN112994422A (zh) | 半导体集成电路及半导体集成电路的控制方法 | |
| US20070052452A1 (en) | Sample/hold circuit module | |
| US7280000B2 (en) | Apparatus and method for reducing power consumption within an oscillator | |
| US20070268081A1 (en) | Oscillator circuit | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| US10879858B2 (en) | Oscillator circuit using comparator | |
| US4283690A (en) | Low power CMOS oscillator | |
| US7236038B2 (en) | Pulse generator and method for pulse generation thereof | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPS583325A (ja) | インバ−タ回路 | |
| JPS58209153A (ja) | 半導体集積回路装置 | |
| JP2585147B2 (ja) | 発振制御回路 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JPS6080316A (ja) | 電圧制御形発振装置 | |
| US6690245B2 (en) | Oscillation control circuit | |
| JP4483101B2 (ja) | 比較駆動回路およびそれを用いた三角波電圧発生回路 | |
| KR100231139B1 (ko) | 리세트 신호 발생 회로 | |
| JP3622102B2 (ja) | Ｃｒ発振回路 | |
| CN114448386B (zh) | 延时装置 |