JPS58207748A - データ転送路接続制御方式 - Google Patents

データ転送路接続制御方式

Info

Publication number
JPS58207748A
JPS58207748A JP9182682A JP9182682A JPS58207748A JP S58207748 A JPS58207748 A JP S58207748A JP 9182682 A JP9182682 A JP 9182682A JP 9182682 A JP9182682 A JP 9182682A JP S58207748 A JPS58207748 A JP S58207748A
Authority
JP
Japan
Prior art keywords
data
communication network
memories
packet
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9182682A
Other languages
English (en)
Other versions
JPH0158542B2 (ja
Inventor
Masato Amamiya
雨宮 真人
Osamu Nakamura
修 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP9182682A priority Critical patent/JPS58207748A/ja
Publication of JPS58207748A publication Critical patent/JPS58207748A/ja
Publication of JPH0158542B2 publication Critical patent/JPH0158542B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/50Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
    • H04L12/52Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は複数のデータ送信装置それぞれから複数のデ
ータ受信装置のうちの任意のデータ受信装置へデータを
転送するための通信網方式に関する。
〈従来技術〉 電子計算機の性能を飛躍的に向上させる並列処理方式が
一般的になシ、様々な方法で実現されている。それらの
方法の1つとして、互いに独立非同期に動作可能なプロ
セッサを複数台設け、またプロセッサの処理に必要とな
るデータを格納するメモリも、独立非同期にアクセス可
能な複数のメモリモジュールに分割し、これらのプロセ
ッサとメモリモジュールとを通信網で接続する並列処理
計算機は、ハードウェアの低価格化を背景として有効な
方式と考えられている。第1図はこの並列処理計算機の
構成例を示している。即ちプロセッサP1〜PNは通信
網CI、C怠、CIの何れとも結合され、メモリモジュ
ールMl〜MNは通信網Cs、(::tと結合されてい
る。従来のこの種の並列処理計算機においては、各構成
要素間で転送されるデータは全て、通信網に転送される
前に、予め行先が定められておシ、通信網では受動的に
定められたとお・すの経路指定を行っていた。また、各
メモリモジュールの記憶空間の管理は、制御の容易性と
いう観点から、各メモリモジュール自身で行い、プロセ
ッサからの記憶領域の狭求に対してメモリモジュールが
空き記憶領域アドレスを返すという方法で行われてきた
。しかし、この方法では各メモリモジュールの負荷が一
様になるようにメモリモジュールを選択する機能がプロ
セッサ側に要求され、仁の機能を実現するためには、全
メモリモジュールの負荷を集中的に監視する機能が必要
となシ、並列処理の効果を低下させるという欠点があっ
た。
〈発明の概要〉 この発明の目的は各受信装置の負荷分散を集中的に監視
する@舵を、各送信装置に設けることなく、負荷分散を
比較的簡単に行い、しかも並列処理効果を最大限に発揮
できる通信網方式を提供することにある。
この発明においては入力されたデータを受信すべきデー
タ受信装置が、そのデータ内の一部の情報に指定されて
いる場合はその情報によシ通信網の経路指定を行うが、
受信すべきデータ受信装置が指定されていない場合には
、通信網内部に経路指定の履歴情報を保持し、この履歴
情報を用いて逐次入力されるデータを、データ受信装置
に順次割尚て、全てのデータ受信装置を巡回するように
経路指定を行う。
〈実施例〉 第2図り、2人力2出力の転送路を有し、経路指定の履
歴情報の保持に7リツプフロツプを用いた場合のこの発
明の一実施例を示す。なお、この実施例では各転送路に
対して入力用ならびに出力用として1段ずつのバッファ
メモリを設け、更に各部の動作は外部から与えられるク
ロックに同期して行なわれ、データはパケット巣位て転
送されるものとする。入力用バッファメモリ1,2、出
力用バッファメモリ3,4が設けられ、データセレクタ
5,6はそれぞれ内部パケット転送路15.16の倒れ
かを選択して出力用バッファメモリ3.4に接続する。
制御回路7,8.9を備え、制御回路8によシ制御され
て経路指定の履歴情報がフリップフロップl0IC保持
され、その出力Qが制御回路8に入力され、制御回路s
hバッファメモリ3,4のいずれかを指定する。入力バ
ケツ) INA、INBはそれぞれ転送路11.12よ
シバラフアメモリ1,2に与えられ、この通信網からの
出力バケツ)OUTA、0Ujaはバッフアメ七り3.
4から転送路13.14へ送出される。バケツ)INA
、INB内に書込まれたパケットの行先情報または行先
が未定であることを示す情報は転送路15.16より転
送路19 * 20にて分岐されて制御回路8へ入力さ
れる。
通信網内部の状態をクリアする信号CLEARは信号?
fM21を通じて与えられ、クロック信号CLOCRは
信号線22を通じて与えられる。この通信網へのパケッ
ト入力を要求する信号線23.24、パケットの入力が
終了したことを通知する信号#25.26力5制御回路
7に接続され、制御回路7はパケットINA、INiを
バッファメモリ^、2への書込みを信号$27.28を
通じて行い、バケツ)INA、INBがバッファメモリ
1,2へ智込まれたことを信号絢29,30を通じて制
御回路8へ通知し、またバッファメモリ1,2のパケッ
トINA、 IN!1をバッファメモリ3.4へ転送し
たことを信号線31.32を通じて制御回路8へ通知す
る。制御回路8はバッファメモリ1.2のバケツ)IN
AIINeをバッファメモリ3.4へ書込むため信号を
信号@35,36に出力し、バッファメモリ3゜4が空
き状態であることを信号線37.38を通じて制御回路
9から通知される。データセレクタ5.6のセレクト信
号を信号線39を通じて制御回路8から出力する。バッ
クアメモリ3,4ヘパケツトが書込まれたこと、すなわ
ち本通信網からのパケット出力賛求を行うための信号&
 40 、41、またパケットの出力が終了したことを
通知するための信号1に42.43が制御回路9に接続
されている。
以下に、第2−を用いて動作を説明する。この逆信網の
動作は入力用バッファメモリ1,2へのパケットの入力
、入力用バッファメモリ1,2から出力用バッファメモ
リ3,4へのパケットの転送、出力用バッファメモリか
らのパケットの出力の3つの動作に大別できる。々お、
上記動作を開始するに当っては予め、信号#21のCL
E AR信号によって制御回路7,8.9とフリップフ
ロップ10を初期状態にしておくこととする。
まず、バックアメモリ1,2へのパケットの入力動作で
は信号線23.24によシパケットの入力要求を制御回
路7が識別し、かつ、バッファメモリ1.2が空き状態
であることを確認した後に信号脚27.28によりパケ
ットをバッファメモリ1,2へ書込む。この後、信号線
25.26によってパケットの入力が終了したことを通
知するが、バッファメモリ1,2のいずれかが空き状態
ではなく、畳込みを行わなかった場合には、信号h25
,26のうち、書込みが終了した側に対応する信号線の
みに終了信号を送出する。すなわち書込みを実行できな
かったバケツ)Kついては、1クロツク後に再度上記の
入力動作を繰シ返す。
また、信号縁23.24のいずれか一方だけにパケット
の入力要求が伝えられた場合には、入力要求が伝えられ
た側だけが上記の入力動作を行う。
次にバッファメモリ1,2からバックアメモリ3.4へ
のパケット転送の動作ではデータセレクタ5.6の切替
え、すなわち信号線39によってバッファメモリ1から
バッファメモリ5、かつバッファメモリ2からバッファ
メモリ6への経路指定と、バッファメモリ1からバッフ
ァメモリ6、かつバッファメモリ2からバッファメモリ
5への経路指定とのいずれかを、パケット内の指定情報
またはフリップフロップ10の履歴情報に基いて定め、
バックアメモリ5,6へのパケットの誉込みを行う。具
体的にはまず制御回路8が信号線29.30によって、
バッファメモリ1,2のうちのパケットが入力されたバ
ックアメモリを識別し、同時に転送路19.20によっ
てそのパケットの   1行先が定まっているか否かを
判定する。行先が定まっているパケットがバックアメモ
リ1.20両方に書込まれている場合には、制御回路8
は転送路19.20で伝えられる情報から、データセレ
クタ5.6に与える選択信号を生成し、信号線39に送
出する。こ\でバックアメモリ1.2に畳込まれたパケ
ットが上記の経路指定によって同じバックアメモリ3ま
たは4へ転送することになった場合、すなわち、パケッ
トの衝突が発生した場合には、いずれか一方のパケット
を選択し、他方のパケットを1クロツクの時間だゆ待合
せ状態とする。衝突時におけるこのようなパケットの選
択法には、種々の方法が考えられているが、ζ\ては制
御回路8によって交互に選択するものとし、騨細は省略
する。バッファメモリ1,2のいずれか一方のみに、行
先の定まっていないバケツ、トが書込まれている場合に
は、バックアメモリ3,4のウチ、フリップフロップ1
0の出力信号&I34によって指定されているバッファ
メモリへ、そのパケットを転送するように、データセレ
クタ5,6への選択信号を生成する。なお、この場合、
上記のパケットの他に行先の定まっているパケットが他
方のバッファメモリ(1または2)に書込まれている鳩
舎にも、衝突が発生する可能性があるがその際にも前述
の待合せ動作を行う。行先が定まっていないパケットが
バッファメモリ1,2の両方に書込まれている場合には
、予め定めた経路指定、例えばバッファメモリ1のパケ
ットハバッファメモリ3へ、バッファメモリ2のパケッ
トはバッファメモリ4へ転送するような経路指定を行う
以上の経路指定によって転送路17.18上のパケット
が確定した後に、バッファメモリ3.4への曹込みを実
行する。すなわち、信号! 37 、38によってパケ
ットを書込むべきバッファメモリ3.4が突き状態であ
ることを確認した後に、信号線35.36によってその
バッファメモリへの書込みを指示する。こ\で経路指定
によってパケットを書込むことが定められたバックアメ
モリ3゜4が空き状態ではない場合には、そのバックア
メモリに書込むべきパケットを1クロツクの時間だけ待
合せ状態とし、バック7メモリ3.4のうちの空き状態
にあるバックアメモリについてのみ書込み動作を行う。
たソし、バッファメモリ1.2の円方に行先の定まって
いないパケットが書込マれていて、かつバッファメモリ
3,4のいずれか一方でも空き状態ではない場合には、
バックアメモリ3.4の両方が空き状態となるまで、両
パケットを待合せ状態とする。これは、バッファメモリ
3,4の状態によってパケットの送出が偏らないように
するためのものである。フリップ70ツブ10の保持状
態の吏新、すなわち、信号線33によってフリップフロ
ップ10の保持状態を反転させる動作はバッファメモリ
3.4のいずれか一方のみに、行先の定まっていないパ
ケットを畳込んだときだけ冥行する。上記の動作によシ
、行先の定まっていないパケットはバッファメモリ3お
よび4へ同時に、または交互に書込まれることになり、
結果的に偏シなく各出力用転送路13.14へ送出する
ことかできる。
次にバッファメモリ3,4からのパケットの出力動作に
ついて以下に説明する。制御回路9は信号IJj3s、
asによってバッファメモリ3.4へパケットが書込ま
れたことを知ると、信号940.41によって通信網の
出力側に接続された夕’r ’ci+s装置に対してパ
ケットの送出要求を行う。パケットの送出が終了した際
は、信号線42.43によって制御回路9がこれを確認
し、バッファメモリ3.4が空き状態になったことを信
号11Fi!37.38によって制御回路8へ伝える。
第3図は、第2図で示した2人力2出力の通信網を4個
接続し、4人力4出力の通信網を構成する一実施例であ
る。即ち、第2図で示しだ通信網44〜47が設けられ
、転送路ならびに信号@21.22.48〜83は第2
図で示した転送路ならびに信号−に対応しておシ、これ
らの機能゛も同様であるので詳細々説明を省略する。こ
の実施例における動作も第2図で示した通信網の動作と
同様であり、INIからIN4までの各転送路48〜5
1に入力される。行先が定まっていないパケットが0U
TsからOUT古での各転送路56〜59へ一様に転送
される。更によシ多くの入出力転送路を有する通信網は
、2人力2出力の通信網を増設することで構成すること
ができる。
第4図は第3図に示した通信網に全て行先の定まってい
ないパケット[有]から0か入力された場合の動作の流
れを示す図でおり、谷遡信網44〜47は初期状態にお
いてそれぞれ図の上方の出力用転送路(第2図における
バックアメモリ3)を選択するように設定されるものと
している。例えば転送路48のパケット[F]、■、(
,1)、(Dは転送路52.53に対して交互に出力さ
れる。このようにして鴇4図の動作例から、偏勺をもっ
て通信網に入力されたパケット■〜[F]は通信網から
出力される時点では各転送路へ一様に出力されることが
解る。
第2図においては2人力2出力としたが例えば4人力4
出力とするようにその入力数、出力数は任意に選ぶこと
ができ、履歴情報はフリップフロップではなく、例えば
リングカウンタに保持させればよい。
く効 果〉 以上説明したように、経路指定の履歴情報を用いて、転
送先の定まっていないデータについて、これらを転送す
るデータ受信装置の割当てが、全てのデータ受信装置を
巡回するように経路指定を行う機能を、通信網自身に持
たせることにより、並列処理計算機における複数のメモ
リモジュール等の装置の負荷分散を、集中的に監視する
装置を設けることなく実現することができるので、並列
処理の効果を最大限に発揮できるという利点がある。ま
た、上記の機能は上記通信網を任意の数だけ接続した構
成においても実現することができるので、任意の数のデ
ータ送信装置と、任意の数のデータ受信装置に適用する
ことができるという利点かめる
【図面の簡単な説明】
第1図は通信網を用いる従来の並列処理計算機の構成を
示すブロック図、第2図はこの発明の一実施例を示すブ
ロック図、第3図は第2図に示した通信網を複数個接続
する場合の一実施例を示すブロック図、第4図燻第3図
に示した通信網の一動作例を示す図である。 1〜4:バックアメモリ、596:≠−タセレフタ、7
〜9:制御回路、10:履歴情報保持用フリップフロッ
プ、11〜18:データ転送路、44〜47:2人力2
出力の通信網、48〜59:データ転送路。 特許出願人  日本を信電話−公社 代理人 単針 卓 1 オ 1 図

Claims (1)

    【特許請求の範囲】
  1. (1)  複数のデータ送信装置と、被数のデータ受信
    装置との間に介在し、各データ送信装置から任意のデー
    タ受信装筐ヘデータを転送する通信網において、通信網
    に入力されたデータを受信すべきデータ受信装置が、デ
    ータ内の一部の情報によって指定されている場合には、
    その情報を用いて通信網の経路指定を行う械能と、デー
    タを受信すべきデータ受信装置が指定されていない場合
    には、通信網内部に経路指定の履歴情報を保持し、その
    履歴情報を用いて、逐次入力される複数の上記データの
    だめのデータ受信装置への割尚てが、順次全てのデータ
    受信装置を巡回するように経路指定を行って、上記デー
    タを全てのデータ受信装置へ均尋に転送する機能とを有
    することを特徴とする通信網方式。
JP9182682A 1982-05-28 1982-05-28 データ転送路接続制御方式 Granted JPS58207748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9182682A JPS58207748A (ja) 1982-05-28 1982-05-28 データ転送路接続制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9182682A JPS58207748A (ja) 1982-05-28 1982-05-28 データ転送路接続制御方式

Publications (2)

Publication Number Publication Date
JPS58207748A true JPS58207748A (ja) 1983-12-03
JPH0158542B2 JPH0158542B2 (ja) 1989-12-12

Family

ID=14037412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9182682A Granted JPS58207748A (ja) 1982-05-28 1982-05-28 データ転送路接続制御方式

Country Status (1)

Country Link
JP (1) JPS58207748A (ja)

Also Published As

Publication number Publication date
JPH0158542B2 (ja) 1989-12-12

Similar Documents

Publication Publication Date Title
US3916380A (en) Multi-computer multiple data path hardware exchange system
US6651131B1 (en) High bandwidth network and storage card
CN101841471B (zh) 具有连接成多维矩阵的节点的系统及其控制方法以及设备
JPH0581216A (ja) 並列プロセツサ
RU2283507C2 (ru) Способ и устройство для реконфигурируемого процессора
US7035956B2 (en) Transmission control circuit, reception control circuit, communications control circuit, and communications control unit
EP0304285A2 (en) Network control system
JPS58207748A (ja) データ転送路接続制御方式
US7519848B2 (en) Data transfer apparatus
JPS63136395A (ja) 半導体記憶装置
JPH064401A (ja) メモリアクセス回路
KR930005844B1 (ko) 회선방식 다단 상호 접속망용 스위칭 소자.
JP3260515B2 (ja) 複数ポート記憶装置のインタフェース回路
JP3821377B2 (ja) 双方向リングネットワーク、ノード装置、および双方向リングネットワークのルーティング情報構成方法
JPS6149538A (ja) ル−プ式デ−タ伝送装置
JPH056333A (ja) マルチプロセサシステム
JPS5911427A (ja) 伝送装置
JPH07110798A (ja) 並列処理システム
JPH05173991A (ja) 並列処理システムとデータ転送方法
JP3233470B2 (ja) コンピュータシステム
Lee AN INTERFACE PROCESSOR FOR A HIGH SPEED RECIRCULATING DATA NETWORK.
JP2966051B2 (ja) プロセッサ装置
JPH0414339A (ja) 端末装置
JP2002359630A (ja) スイッチ装置およびデータ転送システム
JPH0376449A (ja) ループ型lanにおける回線交換方法