JPH0158542B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は複数のプロセツサ装置それぞれから
複数のメモリ装置のうちの任意のメモリ装置へデ
ータを転送するためのデータ転送路接続制御方式
に関する。

＜従来技術＞ 電子計算機の性能を飛躍的に向上させる並列処
理方式が一般的になり、様々な方法で実現されて
いる。それらの方法の１つとして、互いに独立非
同期に動作可能なプロセツサを複数台設け、また
プロセツサの処理に必要となるデータを格納する
メモリも、独立非同期にアクセス可能な複数のメ
モリモジユールに分割し、これらのプロセツサと
メモリモジユールとを通信網で接続する並列処理
計算機は、ハードウエアの低価格化を背景として
有効な方式と考えられている。第１図はこの並列
処理計算機の構成例を示している。即ちプロセツ
サP₁〜P_Nは通信網C₁，C₂，C₃の何れとも結合さ
れ、メモリモジユールM₁〜M_Nは通信網C₁，C₂と
結合されている。従来のこの種の並列処理計算機
においては、各構成要素間で転送されるデータと
して、メモリモジユール内に新たに記憶領域の確
保の要求を行うデータと、すでに確保されたメモ
リモジユール内の記憶領域に格納されるデータと
がある。ここですでに確保されたメモリモジユー
ル内の記憶領域に格納されるデータは、予め行先
が定められれているデータである。また新たに記
憶領域の要求を行う場合は、要求が発生した時点
ではどのメモリモジユールを選択してもよい。従
来技術ではすべてのデータを行先が指定されたデ
ータとして取り扱うため、プロセツサ側で新たに
記憶領域の要求が発生した時点で、領域を確保す
るメモリモジユールを予め選択している。このた
めに、各メモリモジユールの記憶空間の管理は、
制御の容易性という観点から、各メモリモジユー
ル自身で行い、プロセツサからの記憶領域の要求
に対してメモリモジユールが空き記憶領域アドレ
スを返すという方法で行われてきた。しかし、こ
の方法では各メモリモジユールの負荷が一様にな
るようにメモリモジユールを選択する機能がプロ
セツサ側に要求され、この機能を実現するために
は、全メモリモジユールの負荷を集中的に監視す
る機能が必要となり、並列処理の効果を低下させ
るという欠点があつた。

＜発明の概要＞ この発明の目的は各メモリ装置の負荷分散を集
中的に監視する機能を、各プロセツサ装置に設け
ることなく、負荷分散を比較的簡単に行い、しか
も並列処理効果を最大限に発揮できるデータ転送
路接続制御方式を提供することにある。

本発明では、受信すべきメモリ装置が指定され
たデータと指定されていないデータが混在する通
信網を対象としている。

具体的な用途としては、ゲツトセル命令によ
り、メモリモジユールに領域を確保し、以後、確
保した領域の単位であるフリーセルにデータを格
納するリスト処理が想定される。

この発明においては入力されたデータを受信す
べきメモリ装置が、そのデータ内の一部の情報に
指定されている場合はその情報により通信網の経
路指定を行うが、受信すべきデータのメモリ装置
が指定されていない場合には、通信網内部に経路
指定の履歴情報を保持し、この履歴情報を用いて
逐次入力されるデータを、メモリ装置に順次割当
て、全てのデータのメモリ装置を巡回するように
経路指定を行う。

＜実施例＞ 第２図は、２入力２出力の転送路を有し、経路
指定の履歴情報の保持にフリツプフロツプを用い
た場合のこの発明の一実施例を示す。なお、この
実施例は各転送路に対して入力用ならびに出力用
として１段ずつのバツフアメモリを設け、更に各
部の動作は外部から与えられるクロツクに同期し
て行なわれ、データはパケツト単位で転送される
ものとする。入力用バツフアメモリ１，２、出力
用バツフアメモリ３，４が設けられ、データセレ
クタ５，６はそれぞれ内部パケツト転送路１５，
１６の何れかを選択して出力用バツフアメモリ
３，４に接続する。制御回路７，８，９を備え、
制御回路８により制御されて経路指定の履歴情報
がフリツプフロツプ１０に保持され、その出力Ｑ
が制御回路８に入力され、制御回路８はバツフア
メモリ３，４のいずれかを指定する。入力パケツ
トIN_A，IN_Bはそれぞれ転送路１１，１２よりバ
ツフアメモリ１，２に与えられ、この通信網から
の出力パケツトOUT_A，OUT_Bはバツフアメモリ
３，４から転送路１３，１４へ送出される。パケ
ツトIN_A，IN_B内に書込まれたパケツトの行先情
報または行先が未定であることを示す情報は転送
路１５，１６より転送路１９，２０にて分岐され
て制御回路８へ入力される。

通信網内部の状態をクリアする信号CLEARは
信号線２１を通じて与えられ、クロツク信号
CLOCKは信号線２２を通じて与えられる。この
通信網へのパケツト入力を要求する信号線２３，
２４、パケツトの入力が終了したことを通知する
信号線２５，２６が制御回路７に接続され、制御
回路７はパケツトIN_A，IN_Bをバツフアメモリ１，
２への書込みを信号線２７，２８を通じて行い、
パケツトIN_A，IN_Bがバツフアメモリ１，２へ書
込まれたことを信号線２９，３０を通じて制御回
路８へ通知し、またバツフアメモリ１，２のパケ
ツトIN_A，IN_Bをバツフアメモリ３，４へ転送し
たことを信号線３１，３２を通じて制御回路８へ
通知する。制御回路８はバツフアメモリ１，２の
パケツトIN_A，IN_Bをバツフアメモリ３，４へ書
込むため信号を信号線３５，３６に出力し、バツ
フアメモリ３，４が空き状態であることを信号線
３７，３８を通じて制御回路９から通知されれ
る。データセレクタ５，６のセレクト信号を信号
線３９を通じて制御回路８から出力する。バツフ
アメモリ３，４へパケツトが書込まれたこと、す
なわち本通信網からのパケツト出力要求を行うた
めの信号線４０，４１、またパケツトの出力が終
了したことを通知するための信号線４２，４３が
制御回路９に接続されている。

以下に、第２図を用いて動作を説明する。この
通信網の動作は入力用バツフアメモリ１，２への
パケツトの入力、入力用バツフアメモリ１，２か
ら出力用バツフアメモリ３，４へのパケツトの転
送、出力用バツフアメモリのパケツトの出力の３
つの動作に大別できる。なお、上記動作を開始す
るに当つては予め、信号線２１のCLEAR信号に
よつて制御回路７，８，９とフリツプフロツプ１
０を初期状態にしておくこととする。

まず、バツフアメモリ１，２へのパケツトの入
力動作では信号線２３，２４によりパケツトの入
力要求を制御回路７が識別し、かつ、バツフアメ
モリ１，２が空き状態であることを確認した後に
信号線２７，２８によりパケツトをバツフアメモ
リ１，２へ書込む。この後、信号線２５，２６に
よつてパケツトの入力が終了したことを通知する
が、バツフアメモリ１，２のいずれかが空き状態
ではなく、書込みを行わなかつた場合には、信号
線２５，２６のうち、書込みが終了した側に対応
する信号線のみに終了信号を送出する。すなわち
書込みを実行できなかつたパケツトについては、
１クロツク後に再度上記の入力動作を繰り返す。
また、信号線２３，２４のいずれか一方だけにパ
ケツトの入力要求が伝えられた場合には、入力要
求が伝えられた側だけが上記の入力動作を行う。

次にバツフアメモリ１，２からバツフアメモリ
３，４へのパケツト転送の動作ではデータセレク
タ５，６の切替え、すなわち信号線３９によつて
バツフアメモリ１からバツフアメモリ３、かつバ
ツフアメモリ２からバツフアメモリ４への経路指
定と、バツフアメモリ１からバツフアメモリ４、
かつバツフアメモリ２からバツフアメモリ３への
経路指定とのいずれかを、パケツト内の指定情報
またはフリツプフロツプ１０の履歴情報に基いて
定め、バツフアメモリ３，４へのパケツトの書込
みを行う。具体的にはまず制御回路８が信号線２
９，３０によつて、バツフアメモリ１，２のうち
のパケツトが入力されたバツフアメモリを識別
し、同時に転送路１９，２０によつてそのパケツ
トの行先が定まつているか否かを判定する。行先
が定まつているパケツトがバツフアメモリ１，２
の両方に書込まれている場合には、制御回路８は
転送路１９，２０で伝えられる情報から、データ
セレクタ５，６に与える選択信号を生成し、信号
線３９に送出する。こゝでバツフアメモリ１，２
に書込まれたパケツトが上記の経路指定によつて
同じバツフアメモリ３または４へ転送することに
なつた場合、すなわち、パケツトの衝突が発生し
た場合には、いずれか一方のパケツトを選択し、
他方のパケツトを１クロツクの時間だけ待合せ状
態とする。衝突時におけるこのようなパケツトの
選択法には、種々の方法が考えられているが、
こゝでは制御回路８によつて交互に選択するもの
とし、詳細は省略する。バツフアメモリ１，２の
いずれか一方のみに、行先の定まつていないパケ
ツトが書込まれている場合には、バツフアメモリ
３，４のうち、フリツプフロツプ１０の出力信号
線３４によつて指定されているバツフアメモリ
へ、そのパケツトを転送するように、データセレ
クタ５，６への選択信号を生成する。なお、この
場合、上記のパケツトの他に行先の定まつている
パケツトが他方のバツフアメモリ（１または２）
に書込まれている場合にも、衝突が発生する可能
性があるがその際にも前述の待合せ動作を行う。
行先が定まつていないパケツトがバツフアメモリ
１，２の両方に書込まれている場合には、予め定
めた経路指定、例えばバツフアメモリ１のパケツ
トはバツフアメモリ３へ、バツフアメモリ２のパ
ケツトはバツフアメモリ４へ転送するような経路
指定を行う。以上の経路指定によつて転送路１
７，１８上のパケツトが確認した後に、バツフア
メモリ３，４への書込みを実行する。すなわち、
信号線３７，３８によつてパケツトを書込むべき
バツフアメモリ３，４が空き状態であることを確
認した後に、信号線３５，３６によつてそのバツ
フアメモリへの書込みを指示する。こゝで経路指
定によつてパケツトを書込むことが定められたバ
ツフアメモリ３，４が空き状態ではない場合に
は、そのバツフアメモリに書込むべきパケツトを
１クロツクの時間だけ待合せ状態とし、バツフア
メモリ３，４のうちの空き状態にあるバツフアメ
モリについてのみ書込み動作を行う。たゞし、バ
ツフアメモリ１，２の両方に行先の定まつていな
いパケツトが書込まれていて、かつバツフアメモ
リ３，４のいずれか一方でも空き状態ではない場
合には、バツフアメモリ３，４の両方が空き状態
となるまで、両パケツトを待合せ状態とする。こ
れは、バツフアメモリ３，４の状態によつてパケ
ツトの送出が偏らないようにするためのものであ
る。フリツプフロツプ１０の保持状態の更新、す
なわち、信号線３３によつてフリツプフロツプ１
０の保持状態を反転させる動作はバツフアメモリ
３，４のいずれか一方のみに、行先の定まつてい
ないパケツトを書込んだときだけ実行する。上記
の動作により、行先の定まつていないパケツトは
バツフアメモリ３および４へ同時に、または交互
に書込まれることになり、結果的に偏りなく各出
力用転送路１３，１４へ送出することができる。

次にバツフアメモリ３，４からのパケツトの出
力動作について以下に説明する。制御回路９は信
号線３５，３６によつてバツフアメモリ３，４へ
パケツトが書込まれたことを知ると、信号線４
０，４１によつて通信網の出力側に接続された外
部装置に対してパケツトの送出要求を行う。パケ
ツトの送出が終了した際は、信号線４２，４３に
よつて制御回路９がこれを確認し、バツフアメモ
リ３，４が空き状態になつたことを信号線３７，
３８によつて制御回路８へ伝える。

第３図は、第２図で示した２入力２出力の通信
網を４個接続し、４入力４出力の通信網を構成す
る一実施例である。即ち、第２図で示した通信網
４４〜４７が設けられ、転送路ならびに信号線２
１，２２，４８〜８３は第２図で示した転送路な
らびに信号線に対応しており、これらの機能も同
様であるので詳細な説明を省略する。この実施例
における動作も第２図で示した通信網の動作と同
様であり、IN₁からIN₄までの各転送路４８〜５
１に入力される。行先が定まつていないパケツト
がOUT₁からOUT₄までの各転送路５６〜５９へ
一様に転送される。更により多くの入出力転送路
を有する通信網は、２入力２出力の通信網を増設
することで構成することができる。

第４図は第３図に示した通信網に全て行先の定
まつていないパケツトからが入力された場合
の動作の流れを示す図であり、各通信網４４〜４
７は初期状態においてそれぞれ図の上方の出力用
転送路（第２図におけるバツフアメモリ３）を選
択するように設定されるものとしている。例えば
転送路４８のパケツト、、、は転送路５
２，５３に対して交互に出力される。このように
して第４図の動作例から、偏りをもつて通信網に
入力されたパケツト〜は通信網から出力され
る時点では各転送路へ一様に出力されることが解
る。

第２図においては２入力２出力としたが例えば
４入力４出力とするようにその入力数、出力数は
任意に選ぶことができ、履歴情報はフリツプフロ
ツプではなく、例えばリングカウンタに保持させ
ればよい。

＜効果＞ 以上説明したように、経路指定の履歴情報を用
いて、転送先の定まつていないデータについて、
これらを転送するメモリ装置の割当てが、全ての
メモリ装置を巡回するように経路指定を行う機能
を、通信網自身に持たせることにより、並列処理
計算機における複数のメモリモジユール等の装置
の負荷分散を、集中的に監視する装置を設けるこ
となく実現することができるので、並列処理の効
果を最大限に発揮できるという利点がある。ま
た、上記の機能は上記通信網を任意の数だけ接続
した構成においても実現することができるので、
任意の数のプロセツサ装置と、任意の数のメモリ
装置に適用することができるという利点がある。

【図面の簡単な説明】

第１図は通信網を用いる従来の並列処理計算機
の構成を示すブロツク図、第２図はこの発明の一
実施例を示すブロツク図、第３図は第２図に示し
た通信網を複数個接続する場合の一実施例を示す
ブロツク図、第４図は第３図に示した通信網の一
動作例を示す図である。 １〜４：バツフアメモリ、５，６：データセレ
クタ、７〜９：制御回路、１０：履歴情報保持用
フリツプフロツプ、１１〜１８：データ転送路、
４４〜４７：２入力２出力の通信網、４８〜５
９：データ転送路。

Claims (1)

【特許請求の範囲】
1. １ 複数のプロセツサ装置と、複数のメモリ装置
   との間に介在し、各プロセツサ装置から任意のメ
   モリ装置へデータを転送する通信網において、新
   たにメモリ装置内にデータ領域を確保する命令が
   プロセツサから通信網に入力された場合には、通
   信網内部に保持している経路指定の履歴情報を用
   いて、データ領域の確保が、順次全てのメモリ装
   置を巡回するように経路指定を行つて、全てのメ
   モリ装置間におけるデータ領域確保が均等に行わ
   れるように通信網内部のデータ転送路接続を制御
   する機能と、上記によつて確保されたデータ領域
   へのデータ書込み命令および該データ領域からの
   データ読出し命令のように、命令内の一部の情報
   によつて該命令を転送すべきメモリ装置が指定さ
   れている場合には、該指定情報を用いて通信網内
   部のデータ転送路接続制御を行う機能とを有する
   ことを特徴とするデータ転送路接続制御方式。