JPH07110798A - 並列処理システム - Google Patents
並列処理システムInfo
- Publication number
- JPH07110798A JPH07110798A JP18268394A JP18268394A JPH07110798A JP H07110798 A JPH07110798 A JP H07110798A JP 18268394 A JP18268394 A JP 18268394A JP 18268394 A JP18268394 A JP 18268394A JP H07110798 A JPH07110798 A JP H07110798A
- Authority
- JP
- Japan
- Prior art keywords
- data
- network
- control information
- stage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】並列処理システムにおいてメモリアクセスをす
る際、アクセスしたデータを返送するためのネットワー
ク制御情報をネットワーク内で生成することにより、ネ
ットワーク間のインタフェースを簡略化する。 【構成】リクエストを転送する各ネットワーク内に、入
力ポート番号を識別するためのフリップフロップを備え
て、その入力ポート番号をリクエスト内に埋め込んで転
送し、データ返送の際にこの情報をネットワーク切換え
制御情報として使用する。
る際、アクセスしたデータを返送するためのネットワー
ク制御情報をネットワーク内で生成することにより、ネ
ットワーク間のインタフェースを簡略化する。 【構成】リクエストを転送する各ネットワーク内に、入
力ポート番号を識別するためのフリップフロップを備え
て、その入力ポート番号をリクエスト内に埋め込んで転
送し、データ返送の際にこの情報をネットワーク切換え
制御情報として使用する。
Description
【０００１】
【産業上の利用分野】本発明は、複数の演算処理装置を
有する並列処理システムに関し、特に各演算処理装置が
ネットワークによって記憶装置と接続される並列処理シ
ステムに関する。
有する並列処理システムに関し、特に各演算処理装置が
ネットワークによって記憶装置と接続される並列処理シ
ステムに関する。
【０００２】
【従来の技術】この種の技術として、例えば、特公表４
−５０６１２７号公報には、目的アドレスに従って、入
力を出力にスイッチするクロスバスイッチを使用した並
列処理システムが記載されている。このような従来の並
列処理システムでは、パケットのルーティング制御の
際、全ての行先アドレスを予め生成している。
−５０６１２７号公報には、目的アドレスに従って、入
力を出力にスイッチするクロスバスイッチを使用した並
列処理システムが記載されている。このような従来の並
列処理システムでは、パケットのルーティング制御の
際、全ての行先アドレスを予め生成している。
【０００３】本発明が適用される並列処理システムは図
１に示すように、複数の演算処理装置１１００〜１４０
０と複数の記憶装置４１００〜４４００とがネットワー
ク２１００〜２４００および３１００〜３４００または
５１００〜５４００および６１００〜６４００によって
接続されて構成される。ここで、各演算処理装置はそれ
ぞれ複数のベクトル演算処理装置を有しているものとす
る。また、各記憶装置はそれぞれ複数のメモリモジュー
ルを有しているものとする。
１に示すように、複数の演算処理装置１１００〜１４０
０と複数の記憶装置４１００〜４４００とがネットワー
ク２１００〜２４００および３１００〜３４００または
５１００〜５４００および６１００〜６４００によって
接続されて構成される。ここで、各演算処理装置はそれ
ぞれ複数のベクトル演算処理装置を有しているものとす
る。また、各記憶装置はそれぞれ複数のメモリモジュー
ルを有しているものとする。
【０００４】演算処理装置内のベクトル演算処理装置か
ら発行されたメモリアクセス要求は、第１段ネットワー
クおよび第２段ネットワークによって、指定された記憶
装置内のメモリモジュールに転送される。そして、当該
アクセスがメモリ読出しであれば、読出しデータは第３
段ネットワークおよび第４段ネットワークによってデー
タ要求元のベクトル演算処理装置に転送される。
ら発行されたメモリアクセス要求は、第１段ネットワー
クおよび第２段ネットワークによって、指定された記憶
装置内のメモリモジュールに転送される。そして、当該
アクセスがメモリ読出しであれば、読出しデータは第３
段ネットワークおよび第４段ネットワークによってデー
タ要求元のベクトル演算処理装置に転送される。
【０００５】図８を参照すると、従来技術では、演算処
理装置１１００〜１４００から第１段ネットワークへ送
られるパケット１９０１のフォーマットは、メモリ読出
し等のメモリアクセス要求である旨を示すフィールド
と、各段のネットワークで使用される制御情報とを含ん
でいる。すなわち、従来技術におけるパケット１９０１
は、ネットワーク用の制御情報として、第１段ネットワ
ーク２１００〜２４００、第２段ネットワーク３１００
〜３４００、第３段ネットワーク５１００〜５４００お
よび第４段ネットワーク６１００〜６４００のそれぞれ
に対する制御情報を含んでいる。なお、書込みデータフ
ィールドやメモリモジュール内アドレス等の他のフィー
ルドについては表示の便宜上省略している。
理装置１１００〜１４００から第１段ネットワークへ送
られるパケット１９０１のフォーマットは、メモリ読出
し等のメモリアクセス要求である旨を示すフィールド
と、各段のネットワークで使用される制御情報とを含ん
でいる。すなわち、従来技術におけるパケット１９０１
は、ネットワーク用の制御情報として、第１段ネットワ
ーク２１００〜２４００、第２段ネットワーク３１００
〜３４００、第３段ネットワーク５１００〜５４００お
よび第４段ネットワーク６１００〜６４００のそれぞれ
に対する制御情報を含んでいる。なお、書込みデータフ
ィールドやメモリモジュール内アドレス等の他のフィー
ルドについては表示の便宜上省略している。
【０００６】また、第１段ネットワーク２１００〜２４
００から第２段ネットワーク３１００〜３４００へ送ら
れるパケット２９０１のフォーマットは、ネットワーク
用の制御情報として、第１段ネットワーク２１００〜２
４００用制御情報を含まないことを除いてパケット１９
０１のフォーマットと同様のフィールドを有する。
００から第２段ネットワーク３１００〜３４００へ送ら
れるパケット２９０１のフォーマットは、ネットワーク
用の制御情報として、第１段ネットワーク２１００〜２
４００用制御情報を含まないことを除いてパケット１９
０１のフォーマットと同様のフィールドを有する。
【０００７】また、第２段ネットワーク３１００〜３４
００から記憶装置４１００〜４４００へ送られるパケッ
ト３９００のフォーマットは、ネットワーク用の制御情
報として、パケット２９０１からさらに第２段ネットワ
ーク３１００〜３４００を除いたフォーマットを有して
いる。
００から記憶装置４１００〜４４００へ送られるパケッ
ト３９００のフォーマットは、ネットワーク用の制御情
報として、パケット２９０１からさらに第２段ネットワ
ーク３１００〜３４００を除いたフォーマットを有して
いる。
【０００８】メモリアクセス要求を受け取った記憶装置
４１００〜４４００は、当該アクセスがメモリ書込みで
あれば書込みデータフィールド内のデータをメモリモジ
ュール内の所定のアドレスに書き込む。また、当該アク
セスがメモリ読出しであれば読み出されたデータを応答
データとして演算処理装置に対して返送する。この読出
しデータの返送のための第３段ネットワーク５１００〜
５４００へのパケット４９００は、ネットワーク用の制
御情報として、第３段ネットワーク５１００〜５４００
および第４段ネットワーク６１００〜６４００のそれぞ
れに対する制御情報を含んでいる。また、第３段ネット
ワーク５１００〜５４００から第４段ネットワーク６１
００〜６４００へ送られるパケット５９００はネットワ
ーク用の制御情報として、第４段ネットワーク６１００
〜６４００に対する制御情報を含んでいる。
４１００〜４４００は、当該アクセスがメモリ書込みで
あれば書込みデータフィールド内のデータをメモリモジ
ュール内の所定のアドレスに書き込む。また、当該アク
セスがメモリ読出しであれば読み出されたデータを応答
データとして演算処理装置に対して返送する。この読出
しデータの返送のための第３段ネットワーク５１００〜
５４００へのパケット４９００は、ネットワーク用の制
御情報として、第３段ネットワーク５１００〜５４００
および第４段ネットワーク６１００〜６４００のそれぞ
れに対する制御情報を含んでいる。また、第３段ネット
ワーク５１００〜５４００から第４段ネットワーク６１
００〜６４００へ送られるパケット５９００はネットワ
ーク用の制御情報として、第４段ネットワーク６１００
〜６４００に対する制御情報を含んでいる。
【０００９】そして第４段ネットワークにより、メモリ
読出し要求を発行したベクトル演算処理装置に応答デー
タが返送される。
読出し要求を発行したベクトル演算処理装置に応答デー
タが返送される。
【００１０】
【発明が解決しようとする課題】上述のように従来の並
列処理装置では、ベクトル演算処理装置すなわちリクエ
スト出力側において、記憶装置すなわちデータ返送側か
らの、応答データ戻り時のネットワーク制御情報をすべ
て生成していた。そして、従来の並列処理装置では、ネ
ットワーク制御情報をパケットに付加して送出していた
ため、ネットワーク間のインタフェースが広がり、ま
た、制御情報を保持するフリップフロップが増大してし
まい、ネットワークの制御が複雑になるという問題があ
った。
列処理装置では、ベクトル演算処理装置すなわちリクエ
スト出力側において、記憶装置すなわちデータ返送側か
らの、応答データ戻り時のネットワーク制御情報をすべ
て生成していた。そして、従来の並列処理装置では、ネ
ットワーク制御情報をパケットに付加して送出していた
ため、ネットワーク間のインタフェースが広がり、ま
た、制御情報を保持するフリップフロップが増大してし
まい、ネットワークの制御が複雑になるという問題があ
った。
【００１１】本発明の目的は、上述した問題点を解決
し、ネットワーク間のインタフェースを簡単化すること
にある。
し、ネットワーク間のインタフェースを簡単化すること
にある。
【００１２】本発明の他の目的は、リクエスト出力側で
の余分なネットワーク制御情報の生成を不要として、リ
クエスト出力側の負担を軽減することにある。
の余分なネットワーク制御情報の生成を不要として、リ
クエスト出力側の負担を軽減することにある。
【００１３】
【課題を解決するための手段】上述した問題点を解決す
るため本発明の並列処理システムは、複数のメモリモジ
ュールを有する記憶装置と、この記憶装置に読み出し要
求を発行する複数の演算処理装置と、これら複数の演算
処理装置からの読み出し要求を並行して前記記憶装置の
任意の前記メモリモジュールに出力する第１のデータ切
換え装置と、前記記憶装置から読み出されたデータを並
行して任意の前記演算処理装置に出力する第２のデータ
切換え装置とを含み、前記第１のデータ切換え装置は前
記第２のデータ切換え装置における出力経路を前記読み
出し要求に付加する。
るため本発明の並列処理システムは、複数のメモリモジ
ュールを有する記憶装置と、この記憶装置に読み出し要
求を発行する複数の演算処理装置と、これら複数の演算
処理装置からの読み出し要求を並行して前記記憶装置の
任意の前記メモリモジュールに出力する第１のデータ切
換え装置と、前記記憶装置から読み出されたデータを並
行して任意の前記演算処理装置に出力する第２のデータ
切換え装置とを含み、前記第１のデータ切換え装置は前
記第２のデータ切換え装置における出力経路を前記読み
出し要求に付加する。
【００１４】また、本発明の並列処理システムにおける
データ切り換え回路は、複数の入力ポートと、複数の出
力ポートを備え、複数の入力データを並行して任意の前
記出力ポートに出力するデータ切換え回路であって、前
記入力ポートのそれぞれのポート識別子を前記データに
付加する。
データ切り換え回路は、複数の入力ポートと、複数の出
力ポートを備え、複数の入力データを並行して任意の前
記出力ポートに出力するデータ切換え回路であって、前
記入力ポートのそれぞれのポート識別子を前記データに
付加する。
【００１５】また、本発明の並列処理システムにおける
データ切り換え回路は、複数の入力ポートと、複数の出
力ポートを備え、複数の入力データを並行して任意の前
記出力ポートに出力するデータ切換え回路であって、前
記入力ポートのそれぞれのポート識別子を保持するポー
ト識別子保持手段を含み、このポート識別子保持手段が
保持するポート識別子を前記データに付加する。
データ切り換え回路は、複数の入力ポートと、複数の出
力ポートを備え、複数の入力データを並行して任意の前
記出力ポートに出力するデータ切換え回路であって、前
記入力ポートのそれぞれのポート識別子を保持するポー
ト識別子保持手段を含み、このポート識別子保持手段が
保持するポート識別子を前記データに付加する。
【００１６】また、本発明の並列処理システムにおける
データ切り換え回路は、複数の入力ポートと、複数の出
力ポートを備え、複数の入力データを並行して任意の前
記出力ポートに出力するデータ切換え回路であって、前
記入力ポートのそれぞれのポート識別子を生成する調停
手段を含み、この調停手段が生成するポート識別子を前
記データに付加する。
データ切り換え回路は、複数の入力ポートと、複数の出
力ポートを備え、複数の入力データを並行して任意の前
記出力ポートに出力するデータ切換え回路であって、前
記入力ポートのそれぞれのポート識別子を生成する調停
手段を含み、この調停手段が生成するポート識別子を前
記データに付加する。
【００１７】また、本発明の並列処理システムは、複数
のメモリモジュールを有する記憶装置と、この記憶装置
に読み出し要求を発行する複数の演算処理装置と、これ
ら複数の演算処理装置からの読み出し要求を並行して前
記記憶装置の任意の前記メモリモジュールに出力する第
１のデータ切換え装置と、前記記憶装置から読み出され
たデータを並行して任意の前記演算処理装置に出力する
第２のデータ切換え装置とを含み、前記第１のデータ切
換え装置はさらに複数のデータ切換え回路を含み、この
データ切換え回路は、複数の入力ポートと、複数の出力
ポートを備え、複数の入力データを並行して任意の前記
出力ポートに出力するデータ切換え回路であって、各入
力ポートの識別子を前記データに付加する。
のメモリモジュールを有する記憶装置と、この記憶装置
に読み出し要求を発行する複数の演算処理装置と、これ
ら複数の演算処理装置からの読み出し要求を並行して前
記記憶装置の任意の前記メモリモジュールに出力する第
１のデータ切換え装置と、前記記憶装置から読み出され
たデータを並行して任意の前記演算処理装置に出力する
第２のデータ切換え装置とを含み、前記第１のデータ切
換え装置はさらに複数のデータ切換え回路を含み、この
データ切換え回路は、複数の入力ポートと、複数の出力
ポートを備え、複数の入力データを並行して任意の前記
出力ポートに出力するデータ切換え回路であって、各入
力ポートの識別子を前記データに付加する。
【００１８】また、本発明の並列処理システムは、複数
のメモリモジュールを有する記憶装置と、この記憶装置
に読み出し要求を発行する複数の演算処理装置と、これ
ら複数の演算処理装置からの読み出し要求を前記記憶装
置に転送する複数の第１のデータ切換え回路と、前記記
憶装置から読み出されたデータを前記複数のプロセッサ
に転送する、複数の入力ポートと複数の出力ポートを備
えて複数の入力データを並行して任意の出力ポートに出
力する複数の第２のデータ切換え回路とを含み、前記第
１のデータ切換え回路は、複数の入力ポートと、複数の
出力ポートを備え、複数の入力データを並行して任意の
前記出力ポートに出力するデータ切換え回路であって、
前記入力ポートのそれぞれのポート識別子を前記データ
に付加する。
のメモリモジュールを有する記憶装置と、この記憶装置
に読み出し要求を発行する複数の演算処理装置と、これ
ら複数の演算処理装置からの読み出し要求を前記記憶装
置に転送する複数の第１のデータ切換え回路と、前記記
憶装置から読み出されたデータを前記複数のプロセッサ
に転送する、複数の入力ポートと複数の出力ポートを備
えて複数の入力データを並行して任意の出力ポートに出
力する複数の第２のデータ切換え回路とを含み、前記第
１のデータ切換え回路は、複数の入力ポートと、複数の
出力ポートを備え、複数の入力データを並行して任意の
前記出力ポートに出力するデータ切換え回路であって、
前記入力ポートのそれぞれのポート識別子を前記データ
に付加する。
【００１９】
【実施例】次に本発明の並列処理装置の一実施例につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２０】図１を参照すると、本発明の第一の実施例
において、演算処理装置１１００〜１４００は演算処理
やメモリアクセスを行う部分で、ここではそれぞれ４個
のベクトル演算処理装置を有している。ベクトル演算処
理装置１１１０〜１４４０は、プログラムの内容に従っ
て処理を行う。記憶装置４１００〜４４００は、メモリ
モジュール４１１０〜４４４０の内それぞれ４個ずつを
有する。この記憶装置内のメモリモジュールは演算処理
装置からネットワークを介して読み書きされる。
において、演算処理装置１１００〜１４００は演算処理
やメモリアクセスを行う部分で、ここではそれぞれ４個
のベクトル演算処理装置を有している。ベクトル演算処
理装置１１１０〜１４４０は、プログラムの内容に従っ
て処理を行う。記憶装置４１００〜４４００は、メモリ
モジュール４１１０〜４４４０の内それぞれ４個ずつを
有する。この記憶装置内のメモリモジュールは演算処理
装置からネットワークを介して読み書きされる。
【００２１】第１段ネットワーク２１００〜２４００お
よび第２段ネットワーク３１００〜３４００は、演算処
理装置からの命令が行先とする記憶装置へアクセスを行
うための転送制御を行う。一方、第３段ネットワーク５
１００〜５４００および第４段ネットワーク６１００〜
６４００は、メモリアクセスがデータ読出しであった場
合に、読出しデータを要求元の演算処理装置へ返送する
ための転送制御を行う。
よび第２段ネットワーク３１００〜３４００は、演算処
理装置からの命令が行先とする記憶装置へアクセスを行
うための転送制御を行う。一方、第３段ネットワーク５
１００〜５４００および第４段ネットワーク６１００〜
６４００は、メモリアクセスがデータ読出しであった場
合に、読出しデータを要求元の演算処理装置へ返送する
ための転送制御を行う。
【００２２】なお、図１では４つの演算処理装置のそれ
ぞれが４つのベクトル演算処理装置を備えるとしている
が、これらは任意の構成をとることが可能である。この
ときは、各ネットワークの構成も変わるが、基本的な考
え方は変わらない。
ぞれが４つのベクトル演算処理装置を備えるとしている
が、これらは任意の構成をとることが可能である。この
ときは、各ネットワークの構成も変わるが、基本的な考
え方は変わらない。
【００２３】図２を参照すると、本発明の一実施例で
は、演算処理装置１１００〜１４００から第１段ネット
ワークへ送られるパケット１９００のフォーマットは、
メモリ読出し等のメモリアクセス要求である旨を示すフ
ィールドと、各段のネットワークで使用される制御情報
とを含んでいる。すなわち、本発明の一実施例における
パケット１９００は、ネットワーク用の制御情報とし
て、第１段ネットワーク２１００〜２４００および第２
段ネットワーク３１００〜３４００のそれぞれに対する
制御情報を含んでいる。なお、書込みデータフィールド
やメモリモジュール内アドレス等の他のフィールドにつ
いては表示の便宜上省略している。
は、演算処理装置１１００〜１４００から第１段ネット
ワークへ送られるパケット１９００のフォーマットは、
メモリ読出し等のメモリアクセス要求である旨を示すフ
ィールドと、各段のネットワークで使用される制御情報
とを含んでいる。すなわち、本発明の一実施例における
パケット１９００は、ネットワーク用の制御情報とし
て、第１段ネットワーク２１００〜２４００および第２
段ネットワーク３１００〜３４００のそれぞれに対する
制御情報を含んでいる。なお、書込みデータフィールド
やメモリモジュール内アドレス等の他のフィールドにつ
いては表示の便宜上省略している。
【００２４】また、第１段ネットワーク２１００〜２４
００から第２段ネットワーク３１００〜３４００へ送ら
れるパケット２９０１のフォーマットは、ネットワーク
用の制御情報として、第２段ネットワーク３１００〜３
４００および第４段ネットワーク６１００〜６４００の
それぞれに対する制御情報を含んでいる。ここで、第４
段ネットワーク６１００〜６４００に対する制御情報
は、パケット１９００には含まれてなく、第１段ネット
ワークにおいて付与されたものである。
００から第２段ネットワーク３１００〜３４００へ送ら
れるパケット２９０１のフォーマットは、ネットワーク
用の制御情報として、第２段ネットワーク３１００〜３
４００および第４段ネットワーク６１００〜６４００の
それぞれに対する制御情報を含んでいる。ここで、第４
段ネットワーク６１００〜６４００に対する制御情報
は、パケット１９００には含まれてなく、第１段ネット
ワークにおいて付与されたものである。
【００２５】また、第２段ネットワーク３１００〜３４
００から記憶装置４１００〜４４００へ送られるパケッ
ト３９００のフォーマットは、ネットワーク用の制御情
報として、第３段ネットワーク５１００〜５４００およ
び第４段ネットワーク６１００〜６４００のそれぞれに
対する制御情報を含んでいる。ここで、第３段ネットワ
ーク５１００〜５４００に対する制御情報は、パケット
２９００には含まれてなく、第２段ネットワークにおい
て付与されたものである。
００から記憶装置４１００〜４４００へ送られるパケッ
ト３９００のフォーマットは、ネットワーク用の制御情
報として、第３段ネットワーク５１００〜５４００およ
び第４段ネットワーク６１００〜６４００のそれぞれに
対する制御情報を含んでいる。ここで、第３段ネットワ
ーク５１００〜５４００に対する制御情報は、パケット
２９００には含まれてなく、第２段ネットワークにおい
て付与されたものである。
【００２６】メモリアクセス要求を受け取った記憶装置
４１００〜４４００は、当該アクセスがメモリ書込みで
あれば書込みデータフィールド内のデータをメモリモジ
ュール内の所定のアドレスに書き込む。また、当該アク
セスがメモリ読出しであれば読み出されたデータを応答
データとして演算処理装置に対して返送する。この読出
しデータの返送のための第３段ネットワーク５１００〜
５４００へのパケット４９００は、ネットワーク用の制
御情報として、第３段ネットワーク５１００〜５４００
および第４段ネットワーク６１００〜６４００のそれぞ
れに対する制御情報を含んでいる。また、第３段ネット
ワーク５１００〜５４００から第４段ネットワーク６１
００〜６４００へ送られるパケット５９００はネットワ
ーク用の制御情報として、第４段ネットワーク６１００
〜６４００に対する制御情報を含んでいる。
４１００〜４４００は、当該アクセスがメモリ書込みで
あれば書込みデータフィールド内のデータをメモリモジ
ュール内の所定のアドレスに書き込む。また、当該アク
セスがメモリ読出しであれば読み出されたデータを応答
データとして演算処理装置に対して返送する。この読出
しデータの返送のための第３段ネットワーク５１００〜
５４００へのパケット４９００は、ネットワーク用の制
御情報として、第３段ネットワーク５１００〜５４００
および第４段ネットワーク６１００〜６４００のそれぞ
れに対する制御情報を含んでいる。また、第３段ネット
ワーク５１００〜５４００から第４段ネットワーク６１
００〜６４００へ送られるパケット５９００はネットワ
ーク用の制御情報として、第４段ネットワーク６１００
〜６４００に対する制御情報を含んでいる。
【００２７】そして、第４段ネットワークにより、メモ
リ読出し要求を発行したベクトル演算処理装置に応答デ
ータが返送される。
リ読出し要求を発行したベクトル演算処理装置に応答デ
ータが返送される。
【００２８】図３を参照すると、本発明の第一の実施例
の第１段ネットワークまたは第２段ネットワークの各々
は、４組の入力ポートおよび４組の出力ポートを有し、
クロスバ５０によって４×４のネットワークを構成して
いる。入力ポート側には、メモリアクセス要求等を保持
する要求レジスタ１１，２１，３１および４１と、ネッ
トワーク用制御情報レジスタ１２，１３，２２，２３，
３２，３３，４２および４３と、ポート番号レジスタ１
４，２４，３４および４４とを備えている。また、出力
ポート側にはメモリアクセス要求等を保持する要求レジ
スタ１５，２５，３５および４５と、ネットワーク用制
御情報レジスタ１６，１７，２６，２７，３６，３７，
４６および４７とを備えている。
の第１段ネットワークまたは第２段ネットワークの各々
は、４組の入力ポートおよび４組の出力ポートを有し、
クロスバ５０によって４×４のネットワークを構成して
いる。入力ポート側には、メモリアクセス要求等を保持
する要求レジスタ１１，２１，３１および４１と、ネッ
トワーク用制御情報レジスタ１２，１３，２２，２３，
３２，３３，４２および４３と、ポート番号レジスタ１
４，２４，３４および４４とを備えている。また、出力
ポート側にはメモリアクセス要求等を保持する要求レジ
スタ１５，２５，３５および４５と、ネットワーク用制
御情報レジスタ１６，１７，２６，２７，３６，３７，
４６および４７とを備えている。
【００２９】クロスバ５０は、４組の入力ポートに与え
られた入力データをそれぞれ並行して切り換えて、４組
の出力ポートに出力する。この切換えは、入力ポート側
のネットワーク用制御情報レジスタ１２，２２，３２お
よび４２に保持されている情報に基づいて行われる。
られた入力データをそれぞれ並行して切り換えて、４組
の出力ポートに出力する。この切換えは、入力ポート側
のネットワーク用制御情報レジスタ１２，２２，３２お
よび４２に保持されている情報に基づいて行われる。
【００３０】ポート番号レジスタ１４，２４，３４およ
び４４の保持するポート番号は、それぞれ”１”，”
２”，”３”および”４”となる。これらポート番号
は、戻りデータの返送の際にネットワーク用制御情報と
して使用するために、クロスバ５０への入力データの一
部として入力される。
び４４の保持するポート番号は、それぞれ”１”，”
２”，”３”および”４”となる。これらポート番号
は、戻りデータの返送の際にネットワーク用制御情報と
して使用するために、クロスバ５０への入力データの一
部として入力される。
【００３１】なお、図３における参照番号は説明の便宜
上、下位２桁のみを表したものである。したがって、た
とえば第１段ネットワークのネットワーク２２００にお
いては、第１入力のポート番号レジスタは２２１４、ク
ロスバは２２５０のように表す。
上、下位２桁のみを表したものである。したがって、た
とえば第１段ネットワークのネットワーク２２００にお
いては、第１入力のポート番号レジスタは２２１４、ク
ロスバは２２５０のように表す。
【００３２】図３および図４を参照すると、たとえば、
第１段ネットワークのネットワーク２２００の第３入力
から入力されたパケット１９００は、メモリアクセス要
求が要求レジスタ２２３１に保持される。また、第１段
ネットワーク用制御情報がネットワーク用制御情報レジ
スタ２２３２に保持され、第２段ネットワーク用制御情
報がネットワーク用制御情報レジスタ２２３３に保持さ
れる。したがって、クロスバ２２５０へは、メモリアク
セス要求、第２段ネットワーク用制御情報およびポート
番号”３”が入力される。そして、第１段ネットワーク
用制御情報レジスタ２２３２の値が”４”を示していた
とすると、上記入力は第４出力に出力される。すなわ
ち、メモリアクセス要求が要求レジスタ２２４５に、第
２段ネットワーク用制御情報がネットワーク用制御情報
レジスタ２２４６に、ポート番号が第４段ネットワーク
用制御情報としてネットワーク用制御情報レジスタ２２
４７にそれぞれ保持される。
第１段ネットワークのネットワーク２２００の第３入力
から入力されたパケット１９００は、メモリアクセス要
求が要求レジスタ２２３１に保持される。また、第１段
ネットワーク用制御情報がネットワーク用制御情報レジ
スタ２２３２に保持され、第２段ネットワーク用制御情
報がネットワーク用制御情報レジスタ２２３３に保持さ
れる。したがって、クロスバ２２５０へは、メモリアク
セス要求、第２段ネットワーク用制御情報およびポート
番号”３”が入力される。そして、第１段ネットワーク
用制御情報レジスタ２２３２の値が”４”を示していた
とすると、上記入力は第４出力に出力される。すなわ
ち、メモリアクセス要求が要求レジスタ２２４５に、第
２段ネットワーク用制御情報がネットワーク用制御情報
レジスタ２２４６に、ポート番号が第４段ネットワーク
用制御情報としてネットワーク用制御情報レジスタ２２
４７にそれぞれ保持される。
【００３３】図４を参照すると、クロスバ５０は、ネッ
トワーク制御情報を解読するデコーダ６１〜６４と、各
出力に対する競合を調停するアービタ７１〜７４と、入
力の１つを選択して出力するセレクタ８１〜８４とを含
んでいる。デコーダ６１〜６４はネットワーク制御情報
レジスタ１２，２２，３２および４２に保持された情報
をそれぞれ入力する。そして、デコーダ６１〜６４の各
々は、上記入力信号に応じて４本の出力信号の内１本の
みをアクティブにして、そのアクティブ信号をいずれか
のアービタ７１〜７４に伝える。アービタ７１〜７４の
各々は、デコーダからの解読結果を受け取り、同時に複
数のデコーダからの信号がアクティブになった場合に
は、いずれか一つを選択する。この選択方法について
は、固定優先度方式やラウンドロビン方式等の種々の方
法が広く知られており、これらを任意に採用することが
できる。いずれかの入力を選択したアービタ７１〜７４
は、その結果を対応するセレクタ８１〜８４に伝える。
セレクタ８１〜８４はアービタ７１〜７４からの選択結
果に従って、指定された入力を選択して出力する。
トワーク制御情報を解読するデコーダ６１〜６４と、各
出力に対する競合を調停するアービタ７１〜７４と、入
力の１つを選択して出力するセレクタ８１〜８４とを含
んでいる。デコーダ６１〜６４はネットワーク制御情報
レジスタ１２，２２，３２および４２に保持された情報
をそれぞれ入力する。そして、デコーダ６１〜６４の各
々は、上記入力信号に応じて４本の出力信号の内１本の
みをアクティブにして、そのアクティブ信号をいずれか
のアービタ７１〜７４に伝える。アービタ７１〜７４の
各々は、デコーダからの解読結果を受け取り、同時に複
数のデコーダからの信号がアクティブになった場合に
は、いずれか一つを選択する。この選択方法について
は、固定優先度方式やラウンドロビン方式等の種々の方
法が広く知られており、これらを任意に採用することが
できる。いずれかの入力を選択したアービタ７１〜７４
は、その結果を対応するセレクタ８１〜８４に伝える。
セレクタ８１〜８４はアービタ７１〜７４からの選択結
果に従って、指定された入力を選択して出力する。
【００３４】上記では、第１段ネットワーク２１００〜
２４００および第２段ネットワーク３１００〜３４００
の構成について説明したが、第３段ネットワーク５１０
０〜５４００および第４段ネットワーク６１００〜６４
００についてもほぼ同様の構成を有している。但し、こ
れらネットワーク５１００〜５４００および６１００〜
６４００は、ポート番号レジスタ１４，２４，３４およ
び４４を含まない。ネットワーク制御情報を付加する必
要がないからである。
２４００および第２段ネットワーク３１００〜３４００
の構成について説明したが、第３段ネットワーク５１０
０〜５４００および第４段ネットワーク６１００〜６４
００についてもほぼ同様の構成を有している。但し、こ
れらネットワーク５１００〜５４００および６１００〜
６４００は、ポート番号レジスタ１４，２４，３４およ
び４４を含まない。ネットワーク制御情報を付加する必
要がないからである。
【００３５】次に本発明の並列処理システムの上記第一
の実施例における動作について説明する。
の実施例における動作について説明する。
【００３６】ここでは、演算処理装置１２００内のベク
トル演算処理装置１２３０が記憶装置４４００のメモリ
モジュール４４１０からデータ読出しを行う場合を想定
する。
トル演算処理装置１２３０が記憶装置４４００のメモリ
モジュール４４１０からデータ読出しを行う場合を想定
する。
【００３７】図１、図２および図５を参照すると、時刻
Ｔ＝１において、ベクトル演算装置１２３０は、メモリ
アクセス要求をパケット１９００により発行する。この
要求は、時刻Ｔ＝２に第１段ネットワーク２２００の第
３入力の入力レジスタ２２３１〜２２３３に到達する。
この第１段ネットワーク２２００ではポート番号レジス
タ２２３４の値”３”が第４段ネットワーク用制御情報
として付加される。そして、この要求は第１段ネットワ
ーク制御情報に基づいて、第１段ネットワーク内のクロ
スバ２２５０で切り換えられて、時刻Ｔ＝３に第４出力
の出力レジスタ２２４５〜２２４７に到達する。
Ｔ＝１において、ベクトル演算装置１２３０は、メモリ
アクセス要求をパケット１９００により発行する。この
要求は、時刻Ｔ＝２に第１段ネットワーク２２００の第
３入力の入力レジスタ２２３１〜２２３３に到達する。
この第１段ネットワーク２２００ではポート番号レジス
タ２２３４の値”３”が第４段ネットワーク用制御情報
として付加される。そして、この要求は第１段ネットワ
ーク制御情報に基づいて、第１段ネットワーク内のクロ
スバ２２５０で切り換えられて、時刻Ｔ＝３に第４出力
の出力レジスタ２２４５〜２２４７に到達する。
【００３８】この出力レジスタ２２４５〜２２４７のデ
ータは、パケット２９００として転送されて、時刻Ｔ＝
４に第２段ネットワーク３４００の第２入力の入力レジ
スタ３４２１〜３４２３に到達する。この第２段ネット
ワーク３４００ではポート番号レジスタ３４２４の値”
２”が第３段ネットワーク用制御情報として付加され
る。そして、この要求は第２段ネットワーク制御情報に
基づいて、第２段ネットワーク内のクロスバ３４５０で
切り換えられて、時刻Ｔ＝５に第１出力の出力レジスタ
３４１５〜３４１７に到達する。
ータは、パケット２９００として転送されて、時刻Ｔ＝
４に第２段ネットワーク３４００の第２入力の入力レジ
スタ３４２１〜３４２３に到達する。この第２段ネット
ワーク３４００ではポート番号レジスタ３４２４の値”
２”が第３段ネットワーク用制御情報として付加され
る。そして、この要求は第２段ネットワーク制御情報に
基づいて、第２段ネットワーク内のクロスバ３４５０で
切り換えられて、時刻Ｔ＝５に第１出力の出力レジスタ
３４１５〜３４１７に到達する。
【００３９】この出力レジスタ３４１５〜３４１７のデ
ータは、パケット３９００として転送されて、時刻Ｔ＝
６に記憶装置４４００のメモリモジュール４４１０に到
達する。これにより、メモリモジュール４４１０では指
定アドレスからデータが読み出される。この読み出され
たデータは応答データとしてパケット４９００により返
送される。
ータは、パケット３９００として転送されて、時刻Ｔ＝
６に記憶装置４４００のメモリモジュール４４１０に到
達する。これにより、メモリモジュール４４１０では指
定アドレスからデータが読み出される。この読み出され
たデータは応答データとしてパケット４９００により返
送される。
【００４０】この応答データは時刻Ｔ＝９に第３段ネッ
トワーク５４００の第１入力の入力レジスタ５４１１〜
５４１３に到達する。これら入力レジスタ５４１１〜５
４１３のデータは第３段ネットワーク制御情報に基づい
て、第３段ネットワーク内のクロスバ５４５０で切り換
えられて、時刻Ｔ＝１０に第２出力の出力レジスタ５４
２５〜５４２７に到達する。
トワーク５４００の第１入力の入力レジスタ５４１１〜
５４１３に到達する。これら入力レジスタ５４１１〜５
４１３のデータは第３段ネットワーク制御情報に基づい
て、第３段ネットワーク内のクロスバ５４５０で切り換
えられて、時刻Ｔ＝１０に第２出力の出力レジスタ５４
２５〜５４２７に到達する。
【００４１】この出力レジスタ５４２５〜５４２７のデ
ータは、パケット５９００として転送されて、時刻Ｔ＝
１１に第４段ネットワーク６２００の第４入力の入力レ
ジスタ６２４１〜６２４３に到達する。これら入力レジ
スタ６２４１〜６２４３のデータは第４段ネットワーク
制御情報に基づいて、第４段ネットワーク内のクロスバ
６２５０で切り換えられて、時刻Ｔ＝１２に第３出力の
出力レジスタ６２３５〜６２３７に到達する。
ータは、パケット５９００として転送されて、時刻Ｔ＝
１１に第４段ネットワーク６２００の第４入力の入力レ
ジスタ６２４１〜６２４３に到達する。これら入力レジ
スタ６２４１〜６２４３のデータは第４段ネットワーク
制御情報に基づいて、第４段ネットワーク内のクロスバ
６２５０で切り換えられて、時刻Ｔ＝１２に第３出力の
出力レジスタ６２３５〜６２３７に到達する。
【００４２】そして、時刻Ｔ＝１３において、この出力
レジスタ６２３５〜６２３７からの応答データがベクト
ル演算処理装置１２３０に到達して、メモリアクセスが
完了する。
レジスタ６２３５〜６２３７からの応答データがベクト
ル演算処理装置１２３０に到達して、メモリアクセスが
完了する。
【００４３】このように、本発明の第一の実施例である
並列処理システムでは、各ネットワーク内に、ポート番
号を保持するポート番号レジスタを備えて、そのポート
番号をネットワーク制御情報としてパケット内に埋め込
んで転送する。これにより、データ返送の際にこの情報
に基づいてネットワークの制御をすることができる。す
なわち、返送のためのネットワーク制御情報を、メモリ
へ到達するまでのネットワークにおいて生成することに
より、演算処理装置１１００〜１４００において余分な
ネットワーク制御情報の生成をしないで済み、処理の負
担を軽減することができる。また、ネットワーク間の各
インタフェースを簡単化することができる。
並列処理システムでは、各ネットワーク内に、ポート番
号を保持するポート番号レジスタを備えて、そのポート
番号をネットワーク制御情報としてパケット内に埋め込
んで転送する。これにより、データ返送の際にこの情報
に基づいてネットワークの制御をすることができる。す
なわち、返送のためのネットワーク制御情報を、メモリ
へ到達するまでのネットワークにおいて生成することに
より、演算処理装置１１００〜１４００において余分な
ネットワーク制御情報の生成をしないで済み、処理の負
担を軽減することができる。また、ネットワーク間の各
インタフェースを簡単化することができる。
【００４４】次に本発明の並列処理装置の第二の実施例
について図面を参照して詳細に説明する。
について図面を参照して詳細に説明する。
【００４５】図１および図２を参照すると、本発明の第
二の実施例の並列処理システムは、上記第一の実施例と
同様に構成されており、また、パケット構成も上記第一
の実施例と同様の形式を有している。
二の実施例の並列処理システムは、上記第一の実施例と
同様に構成されており、また、パケット構成も上記第一
の実施例と同様の形式を有している。
【００４６】図６を参照すると、本発明の第二の実施例
の第１段ネットワークまたは第２段ネットワークの各々
は、第一の実施例の場合と同様に４組の入力ポートおよ
び４組の出力ポートを有し、クロスバ５０’によって４
×４のネットワークを構成している。入力ポート側に、
メモリアクセス要求等を保持する要求レジスタ１１，２
１，３１および４１と、ネットワーク用制御情報レジス
タ１２，１３，２２，２３，３２，３３，４２および４
３とを備えている点は第一の実施例と同様であるが、第
一の実施例が備えていたポート番号レジスタ１４，２
４，３４および４４は第二の実施例にはない。ポート番
号レジスタが存在しない理由は、後述するように、クロ
スバ５０’においてポート番号を生成するからである。
の第１段ネットワークまたは第２段ネットワークの各々
は、第一の実施例の場合と同様に４組の入力ポートおよ
び４組の出力ポートを有し、クロスバ５０’によって４
×４のネットワークを構成している。入力ポート側に、
メモリアクセス要求等を保持する要求レジスタ１１，２
１，３１および４１と、ネットワーク用制御情報レジス
タ１２，１３，２２，２３，３２，３３，４２および４
３とを備えている点は第一の実施例と同様であるが、第
一の実施例が備えていたポート番号レジスタ１４，２
４，３４および４４は第二の実施例にはない。ポート番
号レジスタが存在しない理由は、後述するように、クロ
スバ５０’においてポート番号を生成するからである。
【００４７】また、出力ポート側に、メモリアクセス要
求等を保持する要求レジスタ１５，２５，３５および４
５と、ネットワーク用制御情報レジスタ１６，１７，２
６，２７，３６，３７，４６および４７とを備えている
点は第一の実施例と同様である。
求等を保持する要求レジスタ１５，２５，３５および４
５と、ネットワーク用制御情報レジスタ１６，１７，２
６，２７，３６，３７，４６および４７とを備えている
点は第一の実施例と同様である。
【００４８】なお、図６における参照番号は第一の実施
例の場合と同様、説明の便宜上、下位２桁のみを表した
ものである。
例の場合と同様、説明の便宜上、下位２桁のみを表した
ものである。
【００４９】図７を参照すると、クロスバ５０’は、基
本的に図４の第一の実施例のクロスバ５０と同様の構成
を有している。第一の実施例のものと異なるのは、アー
ビタ７１〜７４の各出力をセレクタ８１〜８４だけでな
く、そのままネットワーク用制御情報レジスタ１７，２
７，３７および４７に出力している点である。すなわ
ち、アービタ７１〜７４の出力はいずれの入力を出力レ
ジスタに出力するかを選択するための信号であり、これ
は正にポート番号を示すものである。したがって、クロ
スバに対してポート番号を与えなくてもアービタの出力
を利用することによりポート番号と同様の値を得ること
ができる。
本的に図４の第一の実施例のクロスバ５０と同様の構成
を有している。第一の実施例のものと異なるのは、アー
ビタ７１〜７４の各出力をセレクタ８１〜８４だけでな
く、そのままネットワーク用制御情報レジスタ１７，２
７，３７および４７に出力している点である。すなわ
ち、アービタ７１〜７４の出力はいずれの入力を出力レ
ジスタに出力するかを選択するための信号であり、これ
は正にポート番号を示すものである。したがって、クロ
スバに対してポート番号を与えなくてもアービタの出力
を利用することによりポート番号と同様の値を得ること
ができる。
【００５０】本発明の第二の実施例におけるネットワー
クは、上述のように第一の実施例のネットワークと内部
の構成が異なるものである。しかし、その差異は、ポー
ト番号をレジスタで保持しているのか、または、クロス
バ内で生成するのか、という点にあり、ネットワークの
機能としては同様である。したがって、並列処理システ
ムとしての動作は第一の実施例と第二の実施例とで異な
るものではない。
クは、上述のように第一の実施例のネットワークと内部
の構成が異なるものである。しかし、その差異は、ポー
ト番号をレジスタで保持しているのか、または、クロス
バ内で生成するのか、という点にあり、ネットワークの
機能としては同様である。したがって、並列処理システ
ムとしての動作は第一の実施例と第二の実施例とで異な
るものではない。
【００５１】このように、本発明の第二の実施例である
並列処理システムでは、各ネットワーク内のクロスバ５
０’において入力されたポート番号を生成し、そのポー
ト番号をネットワーク制御情報としてパケット内に埋め
込んで転送する。これにより、データ返送の際にこの情
報に基づいてネットワークの制御をすることができる。
すなわち、第一の実施例と同様に、返送のためのネット
ワーク制御情報を、メモリへ到達するまでのネットワー
クにおいて生成することにより、演算処理装置１１００
〜１４００において余分なネットワーク制御情報の生成
をしないで済み、処理の負担を軽減することができる。
また、ネットワーク間の各インタフェースを簡単化する
ことができる。さらに、クロスバ５０’においてポート
番号を生成するため、ポート番号レジスタが不要となる
と共にセレクタのビット幅を狭めることができる。
並列処理システムでは、各ネットワーク内のクロスバ５
０’において入力されたポート番号を生成し、そのポー
ト番号をネットワーク制御情報としてパケット内に埋め
込んで転送する。これにより、データ返送の際にこの情
報に基づいてネットワークの制御をすることができる。
すなわち、第一の実施例と同様に、返送のためのネット
ワーク制御情報を、メモリへ到達するまでのネットワー
クにおいて生成することにより、演算処理装置１１００
〜１４００において余分なネットワーク制御情報の生成
をしないで済み、処理の負担を軽減することができる。
また、ネットワーク間の各インタフェースを簡単化する
ことができる。さらに、クロスバ５０’においてポート
番号を生成するため、ポート番号レジスタが不要となる
と共にセレクタのビット幅を狭めることができる。
【００５２】
【発明の効果】以上説明したように本発明によれば、並
列処理システムにおいてメモリアクセスをする際、読み
出したデータを返送するためのネットワーク制御情報を
ネットワーク内で生成してリクエスト内に埋め込むこと
により、ネットワーク間のインタフェースを簡略化する
という効果がある。
列処理システムにおいてメモリアクセスをする際、読み
出したデータを返送するためのネットワーク制御情報を
ネットワーク内で生成してリクエスト内に埋め込むこと
により、ネットワーク間のインタフェースを簡略化する
という効果がある。
【図１】本発明の並列処理システムの構成図である。
【図２】本発明におけるパケット構成例を示す図であ
る。
る。
【図３】本発明の第一の実施例における第１段ネットワ
ークのブロック図である。
ークのブロック図である。
【図４】本発明の第一の実施例におけるクロスバのブロ
ック図である。
ック図である。
【図５】本発明によるタイミングチャートを示す図であ
る。
る。
【図６】本発明の第二の実施例における第１段ネットワ
ークのブロック図である。
ークのブロック図である。
【図７】本発明の第二の実施例におけるクロスバのブロ
ック図である。
ック図である。
【図８】従来の並列処理システムにおけるパケット構成
である。
である。
１１，２１，３１，４１ 要求レジスタ １２，１３，２２，２３，３２，３３，４２，４３ ネ
ットワーク用制御情報レジスタ １４，２４，３４，４４ ポート番号レジスタ １５，２５，３５，４５ 要求レジスタ １６，１７，２６，２７，３６，３７，４６，４７ ネ
ットワーク用制御情報レジスタ ５０，５０’ クロスバ ６１〜６４ デコーダ ７１〜７４ アービタ ８１〜８４ セレクタ １１００，１２００，１３００，１４００ 演算処理装
置 １１１０〜１１４０，１２１０〜１２４０，１３１０〜
１３４０，１４１０〜１４４０ ベクトル演算処理装置 ２１００〜２４００ 第１段ネットワーク ３１００〜３４００ 第２段ネットワーク ４１００，４２００，４３００，４４００ 記憶装置 ４１１０〜４１４０，４２１０〜４２４０，４３１０〜
４３４０，４４１０〜４４４０ メモリモジュール ５１００〜５４００ 第３段ネットワーク ６１００〜６４００ 第４段ネットワーク
ットワーク用制御情報レジスタ １４，２４，３４，４４ ポート番号レジスタ １５，２５，３５，４５ 要求レジスタ １６，１７，２６，２７，３６，３７，４６，４７ ネ
ットワーク用制御情報レジスタ ５０，５０’ クロスバ ６１〜６４ デコーダ ７１〜７４ アービタ ８１〜８４ セレクタ １１００，１２００，１３００，１４００ 演算処理装
置 １１１０〜１１４０，１２１０〜１２４０，１３１０〜
１３４０，１４１０〜１４４０ ベクトル演算処理装置 ２１００〜２４００ 第１段ネットワーク ３１００〜３４００ 第２段ネットワーク ４１００，４２００，４３００，４４００ 記憶装置 ４１１０〜４１４０，４２１０〜４２４０，４３１０〜
４３４０，４４１０〜４４４０ メモリモジュール ５１００〜５４００ 第３段ネットワーク ６１００〜６４００ 第４段ネットワーク
Claims (5)
- 【請求項１】 複数のメモリモジュールを有する記憶装
置と、 この記憶装置に読み出し要求を発行する複数の演算処理
装置と、 これら複数の演算処理装置からの読み出し要求を並行し
て前記記憶装置の任意の前記メモリモジュールに出力す
る第１のデータ切換え装置と、 前記記憶装置から読み出されたデータを並行して任意の
前記演算処理装置に出力する第２のデータ切換え装置と
を含み、 前記第１のデータ切換え装置は前記第２のデータ切換え
装置における出力経路を前記読み出し要求に付加するこ
とを特徴とする並列処理システム。 - 【請求項２】 複数の入力ポートと、複数の出力ポート
を備え、複数の入力データを並行して任意の前記出力ポ
ートに出力するデータ切換え回路において、 前記入力ポートのそれぞれのポート識別子を前記データ
に付加することを特徴とするデータ切換え回路。 - 【請求項３】 前記入力ポートのそれぞれのポート識別
子を保持するポート識別子保持手段を含み、 このポート識別子保持手段が保持するポート識別子を前
記データに付加することを特徴とする請求項２記載のデ
ータ切り換え回路。 - 【請求項４】 前記入力ポートのそれぞれのポート識別
子を生成する調停手段を含み、 この調停手段が生成するポート識別子を前記データに付
加することを特徴とする請求項２記載のデータ切り換え
回路。 - 【請求項５】 複数のメモリモジュールを有する記憶装
置と、 この記憶装置に読み出し要求を発行する複数の演算処理
装置と、 これら複数の演算処理装置からの読み出し要求を前記記
憶装置に転送する複数の請求項２記載のデータ切換え回
路と、 前記記憶装置から読み出されたデータを前記複数のプロ
セッサに転送する、複数の入力ポートと複数の出力ポー
トを備えて複数の入力データを並行して任意の前記出力
ポートに出力する複数の第２のデータ切換え回路とを含
むことを特徴とする並列処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18268394A JPH07110798A (ja) | 1993-08-19 | 1994-08-04 | 並列処理システム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-204812 | 1993-08-19 | ||
| JP20481293 | 1993-08-19 | ||
| JP18268394A JPH07110798A (ja) | 1993-08-19 | 1994-08-04 | 並列処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07110798A true JPH07110798A (ja) | 1995-04-25 |
Family
ID=26501399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18268394A Pending JPH07110798A (ja) | 1993-08-19 | 1994-08-04 | 並列処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07110798A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301620B1 (en) | 1997-03-11 | 2001-10-09 | Matsushita Electric Industrial Co., Ltd. | Method of sending data from server computer, storage medium, and server computer |
| JP2016076165A (ja) * | 2014-10-08 | 2016-05-12 | 富士通株式会社 | 演算回路及び演算回路の制御方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262957A (ja) * | 1985-05-17 | 1986-11-20 | Sharp Corp | デ−タ伝送装置 |
| JPH02272670A (ja) * | 1989-04-13 | 1990-11-07 | Toshiba Corp | 出力信号識別子付加装置 |
| JPH05197695A (ja) * | 1991-10-30 | 1993-08-06 | Fujitsu Ltd | マルチプロセッサシステムにおける基板制御方法及びローカル基板 |
-
1994
- 1994-08-04 JP JP18268394A patent/JPH07110798A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262957A (ja) * | 1985-05-17 | 1986-11-20 | Sharp Corp | デ−タ伝送装置 |
| JPH02272670A (ja) * | 1989-04-13 | 1990-11-07 | Toshiba Corp | 出力信号識別子付加装置 |
| JPH05197695A (ja) * | 1991-10-30 | 1993-08-06 | Fujitsu Ltd | マルチプロセッサシステムにおける基板制御方法及びローカル基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301620B1 (en) | 1997-03-11 | 2001-10-09 | Matsushita Electric Industrial Co., Ltd. | Method of sending data from server computer, storage medium, and server computer |
| JP2016076165A (ja) * | 2014-10-08 | 2016-05-12 | 富士通株式会社 | 演算回路及び演算回路の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006791B1 (ko) | 패킷 스위치식 다중포트 메모리 n×m 스위치 노드 및 처리 방법 | |
| US7047370B1 (en) | Full access to memory interfaces via remote request | |
| JP4322451B2 (ja) | Ｄｓｐメモリ間あるいはｄｓｐメモリとｃｐｕ用メモリ（ｄｐｒａｍ）間データ転送方式 | |
| WO1989003566A2 (en) | Layered network | |
| CA2117506C (en) | Return address adding mechanism for use in parallel processing system | |
| JP2731742B2 (ja) | クラスタ構成の並列計算機 | |
| JP2644185B2 (ja) | データ処理装置 | |
| JPH07110798A (ja) | 並列処理システム | |
| CA2078913A1 (en) | Interprocessor communication system and method for multiprocessor circuitry | |
| JP2976700B2 (ja) | プロセッサ間同期制御方式 | |
| JP3982077B2 (ja) | マルチプロセッサシステム | |
| JP3481445B2 (ja) | 競合調停方法 | |
| JP3609908B2 (ja) | 計算機接続装置 | |
| JPH064401A (ja) | メモリアクセス回路 | |
| JP2003337805A (ja) | マルチプロセッサシステムおよびデータ転送方法 | |
| JPH09269937A (ja) | プロセッサ間通信におけるパケット送信方法およびその装置 | |
| JP3031591B2 (ja) | アクセス調停方式 | |
| JPH0822444A (ja) | データ転送装置 | |
| JP3704367B2 (ja) | スイッチ回路 | |
| JP2731738B2 (ja) | マルチプロセッサシステム | |
| JP2976254B2 (ja) | 情報処理装置 | |
| JP2878160B2 (ja) | 競合調停装置 | |
| JPH1091589A (ja) | プロセッサ間同期制御装置 | |
| JPH0452749A (ja) | バス調停回路 | |
| JPH03271860A (ja) | 共通メモリマルチプロセッサ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970325 |