JPS58203607A

JPS58203607A - 記録信号判別装置

Info

Publication number: JPS58203607A
Application number: JP8572482A
Authority: JP
Inventors: Masahiro Fujita; 昌宏藤田
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-05-21
Filing date: 1982-05-21
Publication date: 1983-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は記録信号判別装置に関するもので、ビデオデ
ィスクプレーヤにおいてビデオディスクの記録ライン位
置をあられす再生コード情報等を判別するのに用いられ
る。

〔発明の技術的背景〕

ビデオディスクプレーヤシステムに用いられる記録媒体
（以下ビデオディスクと称する）の記録方式としては、
光方式、静電容量方式のものがある。光方式のものは、
ビデオディスクの螺旋状記録ラインに光反射面を形成し
、再生する場合はディスク回転に伴う光反射面からの反
射・母ルス光の変調度に応じた電気信号を再生する。ま
た、静電容量方式のものは、蝉旋状記録ラインに沿って
記録信号に対応して面積が変化するピットを形成して電
極を設けておき、再生する場合は、記録ラインをトレー
スするトレース針との間に生じた容量変化を電気信号と
して抽出して再生する。

ビデオディスクは、上記のように螺旋状記録ラインを有
し、このラインに対して光セ；・ダーあるいはトレース
剣などのピックアッ７’累子が追随することによって信
号再生を可能とする。

ここで最近では、上記ピックアップ素子を自由に位置変
更できるプレーヤが開発され、靜止幽再生１倍速再生、
逆再生、飛越し再生などの特殊再生もできるようになっ
ている。また、ピックアップ素子を任意の位置に移動さ
せて、いわゆる頭出しも行えるようになっている上記のような特殊再生を行うには、記録ラインの再生部
分をみつけだすために、記録ラインにアドレスを付けて
おくことが行なわれている。

記録ラインは、ラインに沿っては１本であるが、ディス
クの半径方向にカウントすると約５万杢以上あるものも
ある。したがって、このすべての単位ラインにアドレス
が付されるのであるが、通常ｌフィールド毎に１水平ラ
イン期間アドレスコードが記録されている。この場合、
ビデオディスクの種類によっては、１周の単位ラインに
４フイールドのビデオ情報が記録されていたり、８フイ
ールド、あるｂは２フイールドのものもある。しかし、
１周分に相当する単位ラインに何フィールドあっても、
同一単位ライン上には同一のアドレスコードが記録され
るのが通常である。したがって、１周分の単位ラインに
４フイ一ルド分のビデオ情報が記録されていれば、この
ラインをあられす全く同一のアドレスコードが４つ存在
することＫなる。

上記アドレスコードを判別するには、第１回目に再生さ
れたアドレスコードと、第２回目と再生されたアドレス
コードとを比較し、一致したときに初めて正しいアドレ
スコードとして判断する、いわゆる２［読みとり方式を
採用している。

〔背景技術の問題点〕

上記のようにビデオディスクプレーヤにふ−いては、６
Ｌｌ録ラインのアドレスコー）ｉ・４’＋Ｊ別する回路
が設けられるが、ビデオディスクプレーヤの再生機能と
して、さらに高速ターナと刀・、さらに速度の速いダイ
し・クト・アクｔスカ人等の特殊再生のできるものも龜
けられているものがある。このような両生を行う★自に
は、配球ラインの１周（単位ライン）を再生するのでは
ム＜、ｈａ本の単位記録ラインをビｒオｆイスクの１周
間に横切って進み目的の単位記録ラインに進もという再
生方法がとられるが、こりように速度の速い再生を行う
場ａは、アドレスコードの２度読みと９万式を採用する
時間的ｔｆ２油がない。このため、１度アドレスコード
とｔａｔ’ｐ取ったら、これをそのラインのアドレスコ
ードとして判断する一度読み方式を採用することＶこな
る。しかしながらこの方式でりると、」−ド絖み取りエ
ラーを生じる確率が大きく、よる。

〔発明の目的〕

この発明は上記の事情に鑑みてなされたもので、＾速再
生ｐこおっても、そのアドレスコード（ｇ　Ｑをできる
だけ正確に識別できるようにした紀鯨１ｄ′＠利別装置
を提供することを目的とす１゜〔％明の概要〕この発明では、比較器１７にて比較処理するビット数【
、再生速度に応じて変更するようにし′（，２度読みと
シ方式を適用可能として判定エラー単を＠減するもので
ある。

〔発明の実施例〕

以ドこの発明の実施例を図面を参照して説明する。ｗＪ
１図において１１はビデオディスクでめり、そのディス
クからの再生信号は、前置増−一１２を介してＦＭ復調
器１３に入力されに’　Ｍ　ｂｉ　ｍ　８れる。ここで
、１フイールド毎に挿入されているコード信号は、コー
ド信号波形整形回路１４にて波形整形され、コード信号
復調回路１５にて復調される＠　＊Ｉ記コード信号波形
帖形Ｌ９１路１４にては、デジタルガータのスライスレ
ベル調整が行なわれ、コード信号復調回路１５にては、
データビ、トに対応したサン！リングノンルスによるデ
ータサンプリングが行なわれる。抽出されたアドレスコ
ード信号（記録ライン中における単位記録ラインのアド
レスを意味する）は、一旦、テン４ラリレジスタ１６に
記憶される。

テンポラリレジスタ１６に記憶されたアドレスコード信
号は、比較器１７において、バッファレジスタ１９の内
容と比較される。ここで、まず、アドレスコード信号が
１度目の絖み込みデータであったとすると、バッファレ
ジスタ１９の内容は“０＃であるから、一致出力は得ら
れない。この比較器１７の比較結果は、ｒ−１制御回路
２１によって判断される。不一致の場合、このダート制
御回路２ノは、トランスノアゲート回路１８を制御して
、曲・記テンポラリレジスタ１６の内容をバッファレジ
スタ１９に入力し記憶させる。

次に、同じ単位記録ラインからのアドレスコード信号が
テンポラリレジスタ１６に記憶される。（次のフィール
ド内）このときは、テンポラリレジスタ１６の内容とバ
ッファレジスタ１９の内容とは同じであり、比較器１７
は一致出力を得る。そしてダート制御回路２１は、トラ
ンスファダート回路２０を制御し、バッファレジスタ１
９の内容をこのとき初めてコード信号レジスタ２２に入
力する。ｆ−）制御回路２ノは、比較器Ｊ７の出力を判
定するのであるが、そのタイミングは、イニシャルシン
ク一致（ｇ　４　Ｓ　１及びコードエンド信号Ｓ３が入
力したときに規制されている。イニシャルシンクＳ１と
は、記録ラインアドレスコード信号の存在を示す信号で
あり、記録ラインアドレスコード信号始まり部分に、一
定のビット数で設けられている。コードエンド信号Ｓｌ
とは、記録ラインアドレスコードの終り部分を示す信号
である。

通常の再生状態（定速）にあっては、上記のように、ア
ドレスコード信号を２度読みとり、双方を比較して、一
致、不一致を判定し、一致した場合に始めて、そのアド
レスコード信号をコード信号レジスタ２２に格納し、具
体的に現在再生中の記録ラインが何番目であるのかの判
定がなされる。２度読みとシを行って不一致であった場
合は、テンポラリレジスタ１６の内ｄが新たにバッファ
レジスタ１９に移され、矢に再生されるアドレスコード
信号が読みとられたときに、上記のような比較処理が行
なわれる。

第２図は、上記し友ように２度読みと９を行って、一致
出力を得た場合の各部信号波形をη（している。第２図
（、）は、コード信号同図（ｂ）はコードエ／ド信号、
同図（ｃ）は比較器１７の出力。

同図（ｄ）　９　Ｇ）はそれぞれ一致出力、不一致出力
を示す。記録ラインアドレスコード信号は、通常１フイ
ールド毎に記録され、空水平期間例えば、垂直同期信号
から１７番目の水平期間、２８０番目の水平期間に挿入
されている。

上記のように、ビデオディスクの単位記録ラインに例え
ば４フイールドのビデオ信号が記録されており、アドレ
スコード信号を２度読みとるのに光分な通常再生速度で
あれば、この判別方法によって確実に記録ラインアドレ
スを知ることができる。例え、１つの記録ラインアドレ
スコード信号が、傷とかほこシにより再生されなかった
としても、残りのアドレスコード信号を処理することに
よって、アドレスを知ることかできる。

次にビデオディスクプレーヤに高速再生動作を何なわせ
た場合、このビデオディスクプレーヤは、単位記録ライ
ンの複数本を横切って進み、何本か飛び越した単位記録
ラインのフィールドを再生するという手順でそのピック
アップ素子が駆動値れる。また、特定のアドレスを指定
して、そのアドレスの記録ラインまで飛び越して再生し
たいような場合は、例えば各単位記録ラインを（再生処
理出力信号に対してはミューティンダが行なわれている
）横切シなから、かつラインアドレスコードを判続しな
がら、目的の一位日己録ラインをサーチするという、再
生方法が採用される。このような高速り生、飛び越し再
生の場合は、記録ラインアドレスコード信号の全ビット
比較を適用することができないため、次のような２度読
みとりとそのアドレスコード信号の判定処理が行なわれ
る。

上記のような判定処理が実行さｆＬる場合には、比較器
ｘｖ、ｒ−）制御回路２１の動作モードが前述の場合と
は切換えられるので、まず、第３図において、比較器１
７．ダート制御回路２１の原理的な回路を説明する。

第３図において、データラインＤＬ、はテンポラリシフ
トレジスタ１６からの出力が加えられるラインであり、
データラインＤＬ、は・マッファレジスタ１９からの出
力が加えられるラインである。比較器１７は、複数の比
較回路ブロックＪ　１　ｅ　Ｊ　２　ａ　Ｊ　Ｊ　ａ　
ｊ　４と、比較ビット司変回路４０からなる。比較回路
ブロック３１〜３４はそれぞれイクスクル、−シゾオア
回路、ノア回路によって構成されている。今、テンｉ〆
ラリレジスタ１６のビット出方をＴＩ　−Ｔ＠　１１４
ツフアレジスタ１９の対応ビット出方をＢ１〜Ｂ暴とす
る。イクスクルーシプオア回路３５１〜３５ｂの各−万
の入力端には前記ビット出力Ｔ凰〜Ｔ、が加えられ、他
方の入力端には前記ビット出力Ｂｌ〜Ｂ、が加えられる
。イクスクル・−シブオア回路３５ｍ　、３５ｂの出力
は、ノア回路３６の第１．第２入力端に加えられ、イク
スクルーシゾオア回路３５ｃ、３５ｄの出力は、ノア回
路３７の第１．第２の入力端に加えられ、イクスクルー
シブオア回路３５・、３５ｆの出力はノア回路３８の第
１．第２入力端に加えられ、イクスクルーシフオア回路
３５ｇ。

Ｊ５ｈの出力はノア回路３９の第１．第２入力端に加え
られる。そして、ノア回路３６の出力は、アンド回路４
１．４５の各第１入力端に加えられ、ノア回路３１．３
８．３９の右出力はそれぞれアンド回路４１，４２．４
３の右第２入力端に加えられる。アンド回路４１の出力
打アンド回路４２．４６第１入力端に加えられ、アンド
回路４２の出力はアンド回路４３．４１の第１入力端に
加えられ、アンド回路４３の出力はアンド回路４８の一
２入力端に加えられる。

そして、アンド回路４５．４６，４７，４８の右第２入
力端には、ディマルチゾレクサ４４の各出力がそれぞれ
加えられる。そし−Ｃ、アンド回路４５〜４８の各出力
は、オア回路４９に接続されている。

前記オア回路４９の出力は、グー）　＊ｌＪ−回鮎２１
を構成するノア回路５ノの第２入力端及びアンド回路５
２の第２入力端に加えらルる。アンド回路５４の第１．
第２入力端には、イニ／ヤルシンクー欽信号と、コード
エンド信号がツノ１１えられるもので、その論理出力は
アンド回路５２の第１入力端に加えられるとともに、イ
ンバータ５３を介してノア回路５１の第１入力端に加え
られる。ガイマルチゾレクサ４４は、その入力端４４ｍ
、４４ｂに加えられるモー１°イ６号Ｐ１ｐＰ！の内容
に応じてその出力Ｑ１＝−Ｑ４の状態を変更することが
できるもので、その動作信号波形は、第４図に示すよう
になる。

従って、モード信号ｐ、、ｐｓが共にハイレイルの場合
であって、Ｑｌ　−Ｑ鳳　ＩＱｌｌＱ４＝ｒＯ，０，０
，Ｉ　Ｊのときは、ビット出方（Ｔｔ〜Ｔｓ　）と（’
Ｂｔ　〜Ｂｍ　　）の全ビットが一致するか否か判定し
た結果を、アンド回路４８を介して導出することになる
。また、モード信号Ｐ１＋Ｐ１！が双方ともロウｖペル
Ｐ１　　＃　ｐ２＝「ｏ、ｏ　Ｊである場合は、Ｑｔ　
　−Ｑ２　　、Ｑｓ　　、Ｑ４　＝ｒ　１　。

０、（）ｓＯＪ、Ｐｓ　　＊　Ｐｇ　−ｒ　１　、ＯＪ
である４合はＱ＋　　ｅ　Ｑ２　　ｙ　１ｓ　　ｍ　Ｑ
４　”ｒ　Ｏｅｌ　、ｏ、ｏＪ　ｓＰ　Ｉ　＋　ｐ、＝
［ｏ、Ｉ　Ｊである場合は、ＱｔｐＱ！　　＋　Ｑｓ　
　ｒ　Ｑ４　＝ｒＯ＃Ｏｐｌ＊ＯＪとなる。このように
、アンド回路４５〜４８が選択的に導通ｕＪ能な状態に
さｔしることによって、比較器１７の比較対象となる♂
ット数が変更されることになる。つまり、アンド回路４
５が導通可能となンたｊ、４合は、出力ビット’ｒ、、
’ｒ、とＢ１　。

Ｈ，，７）−一致、不一致比較結果が得られ、アンド回
路ノロが導通口１能となった場合は、出カビッ）　Ｔ’
ｌ　　＊　’Ｔ”ｇ　　ｐ　Ｔｉ　　とＢｌｐＢｍ　　
、ＢＳの一致。

小一致比較結果が得られる。また、アンド回路４７が導
通可能となった場合は、出力ピットＴ１〜Ｔ・とＢ１〜
Ｂ　６　との一致、不一致出力が得られる。さらにアン
ド回路４８が導通口■能となった場合には、出力ビット
Ｔ１〜Ｔ、とＢ１〜Ｂ、の全ビットの一致、不一致出力
が得られる。

上記したように、この発明に係る比較器１７は、比較す
るビット数を変更できるのであるが、これは、ビデオデ
ィスクプレーヤが特殊内生状態となっても記録ラインの
アドレスコード信号に対する２度読みとりと、その比較
登行うためであり、以下その理由について説明する。

今、記録ラインアドレスコードとして第５図に示すよう
に、８ビツトが用いられ、２８−２５６本の記録ライン
に［０，０，０，０，０，０，０，Ｊ〜ｒｌ、１，１，
１，１，１，１．ＩＪのアドレスが設定されているもの
とする。な：お、ビット数は説明を簡単にするために少
なく選定したものである。

通常再生の場合は、同一単位記録ラインのアト１／スコ
ード信号が２度読みとられるから、比較器１７は全ビッ
ト比較を行い、その一致、不一　致出力を得ることがな
る。この場合は、マルｆ−戸しクヤ４４の出力Ｑ４のみ
が−・イレペルとなり、アンド回路４８の出力が利用さ
れる。次に１き速再生を行う場合について説明する。倍
速内生の場合は、複数の記録ラインをピックア。

！素子が横切るようにして移動させられ（ディスクは一
定に回転している）、目的のライン部分でフィールド再
生を行い、また複数の記録ラインをピックアップ素子が
横切るように移動して、次の目的のライン部でフィール
ド再生を行うという二うに再生モードが切り変わる。複
数の記録ラインを横切るようにピックアップ素子が移動
する場合、その本数は倍速指定に応じて設定される。こ
こで、記録ラインコード信号についてみると、全８ピツ
トを比較した場合、各記録ライン毎にそのアドレスコー
ド信号の内容は異なる。ここで、下位２ビ、トを削除し
て考えると、残り、６ピツ）Ａｌｌの内容は、単位記録
ラインの４ライン毎に内容が変ることになる。また、下
位４ビツトを削除して、残り上位４ピツ）ＡＲｚを考え
ると、単位記録ライン・り１６ライン毎にその内容が変
ることにｌ”ｉｏｌた、上位３ピ、トのみをみれば単位
日己録ラインの３２ライン毎にその内容が変ることにな
る。

今、４倍の再生速度が指定されたとすると、ピックアッ
プ素子は４本の記録トラックを横切る。ここで、記録ラ
インコード信号は、１’１位８ピ録ラインの４箇所に記
録されているので、平均的にみれば、１単位記録ライン
に１度、−アドレスコード信号を読みとっていることに
なる。

しかし各単位記録ラインで絖みとったアドレスコード４
５号の全ビットを比較すれば、第５図かられかるように
不一致となるので、この場ムは、下位２ビ、トを無視し
て、上位６ビ、トのみを比較すれば、一致・譬ルスが得
られる。□つまり、記録ラインアドレスコード信号の上
位６ビツトを比較するように設定すれば、（出力Ｑ３が
・・イレベル）４回読みとられるアドレスコード信号を
用いて、２度読みとら方式を適用することができ、エラ
ー率が軽減される。また、１６倍の再生速度が指定され
たとすると、ビデオディスクが１回転する毎に１６杢の
記録トラックをピックアップ素子が横切ることになる。

したがっしこの場合は、平均的には、４本の記録ライン
を横切る毎に１度うインコード信号が、出生さ７Ｌるこ
とになな。この場合は、第５図に示すように上位４ピ、
トのラインコードの内容は不変であるから、Ｌ位４ピッ
トのみが比較されるようにしＣ３・けば、（アンド回路
４６を導通させる出力Ｑ２が−・イレペル）、４回読み
とられ己゛アドレスコード信号を用いて、２度読みとり
方式を通用することができる。

、ｔおこの発明は上記実施例に限定されるものではなく
、ビデオディスクの記録ラインに対す６アトレスサーチ
のみならず、ビデオテーデレコーノ゛等にあっても適用
できる。また、比較器の構成も第３図のものに限らず、
ビット数を増υ口してもよい。さらに比較ビット数の切
換手段としでは、入力側に禁止回路を設けて、入力ビツ
ト数を切換えられるようにしてもよい。′まだ、実際の
ビデオディスクの革位記録ラインは、５万４千本あるか
ら、１６ビ、トのアドレスコード信号を用いれば良く、
この場合は当然比較ｉｉ−のビット数も多くなる。

〔発明の効果〕

上記したようにこの発明は、アドレスコード信号の絖み
と９方式として、どのような速度であっても２度読みと
り方式を採用でき、アドレス判定エラーを軽減し得る記
録信号判別装置を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明図、嬉２図
（＆）〜（、）は第１図の回路の動作を説明するのに示
した信号波形図、第３図は、この発、：ｓ明の要部を原理的に示す回路図、第４図は第３図の回路
の一部動作信号波形図、第５図はｒｉＣ縁ラインのアド
レスコードの例を示す説明図でおる。１ノ・・・ビデオ７”（スフ、１６・・・テンポラリレ
ジスタ、１７・・・比較器、１８．２０・・・トランス
ンアクゞ−ト回路、１９・・・）９ツフアレンスタ、２
ノ・・・ｒ−）制御回路、２２・・・コード信号レジス
タ。出願人代理人　　弁理士　綿　江　武　彦第１図コ１〕２第２図トーー〜□１２−ノＬド−−−Ｈ第４図（ｆ）　０４第５図０００００００１００００００１００００００＋Ｑ＋０００００１　　ＩＱ００００１０１０００００１　１　０＋００００１１１００００１００１１０００１０１００００　０１０＋　　Ｏ＋０００１　１００１０００１　１　０１０ −　　　ＯＯＯ＋　　＋　　ｏｌ　　＋０００１　１　
　ｔｏ。０００１　１　１　０１０００１１＋＋０＋１１１１１１１

Claims

【特許請求の範囲】

記録ラインに間欠的な位置にそのアドレスをあられすア
ドレスコード信号がデジタル信号で記録されているのを
、前記記録ラインをトレースして再生するピックアップ
手段と、前記アドレスコード信号の一一一夕始まりをろ
られすイニシャルシンク信号に同期して前記アドレスコ
ード信号を記憶するテンポラリレジスタと、前記アドレ
スコード信号のコードエンド信号に同期して、前記テン
ポラリレジスタの記憶内存トパッファレジスタの記憶内
容を比較する比較器と、この比較器の比較結果に応じて
、不一致出力の場合は前記テンポラリレジスタの記憶内
容を前記バッファレジスタに転送して、次のアドレスコ
ード（０号が読みとられるまで前記比較器を待（残せし
め、−散出力の場合は前記バッファレジスタの内容を正
常なアドレスコード信号とじてコード信号レジスタに連
送するダート制御手段と、前記記録ラインとピッノア、
１手段との相対的な速度に応じて、前記比較器における
比較対象となるビット数を切換える手段とを具備したこ
とを特徴とする記録信号判別装置。