JPS58203554A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS58203554A JPS58203554A JP57085752A JP8575282A JPS58203554A JP S58203554 A JPS58203554 A JP S58203554A JP 57085752 A JP57085752 A JP 57085752A JP 8575282 A JP8575282 A JP 8575282A JP S58203554 A JPS58203554 A JP S58203554A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instructions
- function
- function type
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30196—Instruction operation extension or modification using decoder, e.g. decoder per instruction set, adaptable or programmable decoders
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/3822—Parallel decoding, e.g. parallel decode units
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は主メモリに格納されているプログラムをマイク
ロプログラムレベルで実行する演算処理装置に関する。
ロプログラムレベルで実行する演算処理装置に関する。
この種の演算処理装置は一般に第１図に示さするように
構成されてお９、主メモリ１０には！ログラムＰが置か
れる。このプログラムＰはソフトウェアで使えるいわゆ
るユーザ命令の組み合わせで作成される。命令制御部２
０は命令レジスタ（以下、ＩＲと称する）２１、マイク
ロプログラムが格納されている制御記憶２２、コントロ
ールデータレジスタ（以下、ＣＤＲト称する）２３、お
よびマイクロシーケンサ２４を有している。命令制御部
２０は主メモリ１０上のユーザ命令を取り出し、データ
バス３０ｆ介して命令制御部２０内のＩＲｊＪに電数す
る。
構成されてお９、主メモリ１０には！ログラムＰが置か
れる。このプログラムＰはソフトウェアで使えるいわゆ
るユーザ命令の組み合わせで作成される。命令制御部２
０は命令レジスタ（以下、ＩＲと称する）２１、マイク
ロプログラムが格納されている制御記憶２２、コントロ
ールデータレジスタ（以下、ＣＤＲト称する）２３、お
よびマイクロシーケンサ２４を有している。命令制御部
２０は主メモリ１０上のユーザ命令を取り出し、データ
バス３０ｆ介して命令制御部２０内のＩＲｊＪに電数す
る。
制御記憶２２はｌＲ２１の出力の所定フィールドの内容
（通常はユーザ命令のオペレージ、ンコード）をマイク
ロアドレスとしてアクセスされる。これにより制御記憶
２２の指定アドレス位置に書き込まれているマイクロ命
令が読み出され、ＣＤＲ２Ｊに置数される。このときの
マイクロ命令はｌＲ２１に置数されたユーザ命令の機能
の実現金図るために、各棟ハードウェア（レジスタ部４
０や命令実行部５０など）が制御できるように作られて
いる。なお、１つのユーザ命令の機能を実現するのに複
数のマイクロ命令ヲ賛する場合があるが、このときには
マイクロシーケンサ２４により次のマイクロ命令の格納
位置を示すマイクロアドレスが指定される。
（通常はユーザ命令のオペレージ、ンコード）をマイク
ロアドレスとしてアクセスされる。これにより制御記憶
２２の指定アドレス位置に書き込まれているマイクロ命
令が読み出され、ＣＤＲ２Ｊに置数される。このときの
マイクロ命令はｌＲ２１に置数されたユーザ命令の機能
の実現金図るために、各棟ハードウェア（レジスタ部４
０や命令実行部５０など）が制御できるように作られて
いる。なお、１つのユーザ命令の機能を実現するのに複
数のマイクロ命令ヲ賛する場合があるが、このときには
マイクロシーケンサ２４により次のマイクロ命令の格納
位置を示すマイクロアドレスが指定される。
ＣＤＲ２ｊに置数されたマイクロ命令の所定フィールド
の内容はコントロールパス６０を介してレジスタｔｒｉ
４０や命令実行部５０に転送され、これによりユーザ
命令が実行される。
の内容はコントロールパス６０を介してレジスタｔｒｉ
４０や命令実行部５０に転送され、これによりユーザ
命令が実行される。
ところで、このように主メモリに格納されている１０グ
ラムｔマイクログロダラムレベルで実行するためのいわ
ゆるマイクロプログラミング技術は、制御記憶に適用さ
れるＩ Ｃ（Ｉｎｔ＠ｇｒａｔｅｄＣ１ｒ＠ｕｉｔ）メ
モリがＬＳＩ （Ｌａｒｇ＠５ｃａｌｅ Ｉｎｔｅ
ｇｒａｔｉｏｎ）技術の発達により高速かつ大容量化さ
れるのに伴い、様々な面に応用されるようになってきて
いる。この応用例の一つとしてオペレーティングシステ
ム（以下、Ｏ８と称する）のファームウェア化が考えら
れる。これは、Ｏ８が処理する各種の機能（この機能は
一般にソフトウェアで実現されている）、例えばサブル
ーチンの形で用意されているす−ビスグログラムの処理
機能【ファームウェア（すなわちマイクロプログラムレ
ベル）で実現することにより処理効率を＾めようという
−のである。このためには、例、ｔｔｆｏｓのサービス
ゾログラムを実行する機能を有するユーザ命令（この命
令を高機能型命令と称する）ｔ−新設し、＠１図に示さ
れる演算処理装置において当該命令に対応した複数ステ
ツブのマイクロ命令群で構成されるマイクロプログラム
を実行することが考えられる。
ラムｔマイクログロダラムレベルで実行するためのいわ
ゆるマイクロプログラミング技術は、制御記憶に適用さ
れるＩ Ｃ（Ｉｎｔ＠ｇｒａｔｅｄＣ１ｒ＠ｕｉｔ）メ
モリがＬＳＩ （Ｌａｒｇ＠５ｃａｌｅ Ｉｎｔｅ
ｇｒａｔｉｏｎ）技術の発達により高速かつ大容量化さ
れるのに伴い、様々な面に応用されるようになってきて
いる。この応用例の一つとしてオペレーティングシステ
ム（以下、Ｏ８と称する）のファームウェア化が考えら
れる。これは、Ｏ８が処理する各種の機能（この機能は
一般にソフトウェアで実現されている）、例えばサブル
ーチンの形で用意されているす−ビスグログラムの処理
機能【ファームウェア（すなわちマイクロプログラムレ
ベル）で実現することにより処理効率を＾めようという
−のである。このためには、例、ｔｔｆｏｓのサービス
ゾログラムを実行する機能を有するユーザ命令（この命
令を高機能型命令と称する）ｔ−新設し、＠１図に示さ
れる演算処理装置において当該命令に対応した複数ステ
ツブのマイクロ命令群で構成されるマイクロプログラム
を実行することが考えられる。
しかし、高機能型命令を実現（新設）するためには、尚
該命令で置き換え゛られる（サービスプログラムなどの
）ソフトウェアゾログラムを構成している命令列を各命
令毎に１または複数のマイクロ命令に変換し、これらの
マイクロ命令で構成されるマイクロプログラムを作成し
なければならずファームウェア設計が極めて煩雑となる
ため問題であった。
該命令で置き換え゛られる（サービスプログラムなどの
）ソフトウェアゾログラムを構成している命令列を各命
令毎に１または複数のマイクロ命令に変換し、これらの
マイクロ命令で構成されるマイクロプログラムを作成し
なければならずファームウェア設計が極めて煩雑となる
ため問題であった。
本発明は上記事情に鑑みてなされたものでその目的は、
高機能型命令の実現が極めて簡単に図れ、かつ処理効率
が向上する演算処理装置を提供することにある。
高機能型命令の実現が極めて簡単に図れ、かつ処理効率
が向上する演算処理装置を提供することにある。
本発明では主メモリに置かれるプログラムをＴｆｉＩ機
能型命令とそうでない命令（これを低機能型、ｋ 、／
？ｒと称する）との組み合せで構成し、高機能型命令を
実行する仁とにより、実質的に複数の低機能型命令の列
が実行されるようにしている。そこで本発明ではソフト
ウェアのサラルーチンプログラムなど１ｉ−１つの高機
能型命令に置き換える一方、上記サラルーチンプログラ
ムが格納される第１制御記憶、すなわち低機能型命令と
同じ形式でかつ同一機能を有するマイクロ命令の列から
成るマイクロプログラムが格納される第１制御記憶、低
機能型命令を実現するためのマイクロ命令の列から成る
マイクロプログラムが格納される従来の制御記憶と同様
の第２制御記憶、命令タイプ判別手段を設けている。
能型命令とそうでない命令（これを低機能型、ｋ 、／
？ｒと称する）との組み合せで構成し、高機能型命令を
実行する仁とにより、実質的に複数の低機能型命令の列
が実行されるようにしている。そこで本発明ではソフト
ウェアのサラルーチンプログラムなど１ｉ−１つの高機
能型命令に置き換える一方、上記サラルーチンプログラ
ムが格納される第１制御記憶、すなわち低機能型命令と
同じ形式でかつ同一機能を有するマイクロ命令の列から
成るマイクロプログラムが格納される第１制御記憶、低
機能型命令を実現するためのマイクロ命令の列から成る
マイクロプログラムが格納される従来の制御記憶と同様
の第２制御記憶、命令タイプ判別手段を設けている。
この命令タイ！判別手段は主メモリから取シ出される命
令が高機能型命令であるか低機能型命令であるかを判別
し、高機能型命令であれば当該命令１ｒ第１制御記憶に
導き、低機能型命令であれば当該命令を第２制御記憶に
導く機能を有している。そして、本発明では、高機能型
命令が第１制＃記憶に導かれることによって当該第１制
御記憶から順に読み出されるマイクロ命令（すなわち低
機能型命令）を第２制御紀憶に導くようにしており、こ
うすることにより第２制御記憶は第１制御記憶から与え
られるマイクロ命令が低機能型命令であるかのように動
作する。
令が高機能型命令であるか低機能型命令であるかを判別
し、高機能型命令であれば当該命令１ｒ第１制御記憶に
導き、低機能型命令であれば当該命令を第２制御記憶に
導く機能を有している。そして、本発明では、高機能型
命令が第１制＃記憶に導かれることによって当該第１制
御記憶から順に読み出されるマイクロ命令（すなわち低
機能型命令）を第２制御紀憶に導くようにしており、こ
うすることにより第２制御記憶は第１制御記憶から与え
られるマイクロ命令が低機能型命令であるかのように動
作する。
以下、本発明の一実施例を図面を参照して説明する。第
２図は演算処理装置の構成を示すもので１００は主メモ
リである。主メモリ１００の一部領域には前述した高機
能型命令と低機能型命令との組み合せで構成されたプロ
グラムＰ′が置かれている。２００は命令制御部である
。
２図は演算処理装置の構成を示すもので１００は主メモ
リである。主メモリ１００の一部領域には前述した高機
能型命令と低機能型命令との組み合せで構成されたプロ
グラムＰ′が置かれている。２００は命令制御部である
。
命令制御５２００はＩＲ（命令レジスタ） ２Ｏハタイ
！判別部２０２、制（財）記憶（第１制御記憶）２０３
、マイクロシーケンサ２０４、ｌＲ２Ｏ５、制御記憶（
第２制＠８ピ憶）２ｏ６、マイクロシーケンサ２０７、
およびＣＤＲ（コントロールデータレジスタ）２０８を
有している。命令制御部２００は主メモＩＪ Ｊ ｏ
ｏ上の命令を取シ出し、データバス３００を介して命令
制御５２００内のｌＲ２０１に置数する。ｌＲ２０１の
出力はタイプ判別５２０２に供給される。タイプ判別５
２０２はｘｎｘｏｉに置数された命令が高機能型命令で
あるか或いは低機能型命令であるかを命令の特定フィー
ルドを参照することによって判別する機能を有している
。タイプ判別部２０２はｌＲ２０１に置数された命令が
低機能型命令の場合、当該命令をＩＲＪ０５に出力する
。しかして低機能型命令はｌＲ２Ｏ５に置数される。制
＃記憶２０６はｌＲ２Ｏ５の出力の所定フィールドの内
容、例えばオペレージ、ンコードｔマイクロアドレスと
してアクセスされる。制＃記憶２０６は低機能型命令を
実現するためのマイクロ命令の列で成るマイクロプログ
ラム（第２１［マイクロプログラム）が格納されている
メモリである。したがってＩＲ；１０５の出力の所定フ
ィールドの内容が上述のようにマイクロアドレスとして
与えられることにより、劃Ｉ１１に２憶２０６の指定ア
ドレス位置に書き込まれているマイクロ命令が絖み出さ
れる。制御記憶２０６から読み出されたマイクロ命令は
ＣＤＲｇｏｓに置数される。ＣＤＲ２０＃ Ｋ置数され
たマイクロ命令の所定フィールドの内容はコントロール
パス４ｏ ｏ （ｇ ｌ 図のコントロールパス６０に
相当）を介してレジスタｕ５００や命令実行部６００（
第１図のレジスタ部４０．命令実行ｆ１ｉ１ｓｏにそれ
ぞれ相当）に転送され、これにより命令実行が行なわれ
る。なお、１つの低機能型命令の機能を実状するのに複
数の１イクロ命令を要する一部には、マイクロシーケン
サ２０７（第１図のマイクロシーケンサ２４に相当）に
より次のマイクロ命令の格納位置を示すマイクロアドレ
スが制御記憶２０６に対して指定される。このようにｌ
Ｒ２０１に置数された命令が低機能型命令の場合には、
当該命令がｌＲ２Ｏ５に置数された後の動作は、従来例
において命令がｌＲ２１（第１図ε照）にｔｉｔａされ
九後の動作と同様である。
！判別部２０２、制（財）記憶（第１制御記憶）２０３
、マイクロシーケンサ２０４、ｌＲ２Ｏ５、制御記憶（
第２制＠８ピ憶）２ｏ６、マイクロシーケンサ２０７、
およびＣＤＲ（コントロールデータレジスタ）２０８を
有している。命令制御部２００は主メモＩＪ Ｊ ｏ
ｏ上の命令を取シ出し、データバス３００を介して命令
制御５２００内のｌＲ２０１に置数する。ｌＲ２０１の
出力はタイプ判別５２０２に供給される。タイプ判別５
２０２はｘｎｘｏｉに置数された命令が高機能型命令で
あるか或いは低機能型命令であるかを命令の特定フィー
ルドを参照することによって判別する機能を有している
。タイプ判別部２０２はｌＲ２０１に置数された命令が
低機能型命令の場合、当該命令をＩＲＪ０５に出力する
。しかして低機能型命令はｌＲ２Ｏ５に置数される。制
＃記憶２０６はｌＲ２Ｏ５の出力の所定フィールドの内
容、例えばオペレージ、ンコードｔマイクロアドレスと
してアクセスされる。制＃記憶２０６は低機能型命令を
実現するためのマイクロ命令の列で成るマイクロプログ
ラム（第２１［マイクロプログラム）が格納されている
メモリである。したがってＩＲ；１０５の出力の所定フ
ィールドの内容が上述のようにマイクロアドレスとして
与えられることにより、劃Ｉ１１に２憶２０６の指定ア
ドレス位置に書き込まれているマイクロ命令が絖み出さ
れる。制御記憶２０６から読み出されたマイクロ命令は
ＣＤＲｇｏｓに置数される。ＣＤＲ２０＃ Ｋ置数され
たマイクロ命令の所定フィールドの内容はコントロール
パス４ｏ ｏ （ｇ ｌ 図のコントロールパス６０に
相当）を介してレジスタｕ５００や命令実行部６００（
第１図のレジスタ部４０．命令実行ｆ１ｉ１ｓｏにそれ
ぞれ相当）に転送され、これにより命令実行が行なわれ
る。なお、１つの低機能型命令の機能を実状するのに複
数の１イクロ命令を要する一部には、マイクロシーケン
サ２０７（第１図のマイクロシーケンサ２４に相当）に
より次のマイクロ命令の格納位置を示すマイクロアドレ
スが制御記憶２０６に対して指定される。このようにｌ
Ｒ２０１に置数された命令が低機能型命令の場合には、
当該命令がｌＲ２Ｏ５に置数された後の動作は、従来例
において命令がｌＲ２１（第１図ε照）にｔｉｔａされ
九後の動作と同様である。
一方、ｌＲ２０１に置数された命令が高機能型命令の場
合、タイプ判別部２０２Ｆｉ尚絨命令を制御記憶２０３
に出力する。制御記憶ｇｏｓはタイプ判別部２０２から
出力され念高機能型命令の所定フィールドの内容、例え
ばオ（レージ、ンコードをマイクロアドレスとしてアク
セスされる。制御記憶ｇｏｓは低機能型命令と同一形式
でかつ同一機能を有するマイクロ命令で構成されている
マイクロプログラムであって、高機能型命令を実現する
ためのマイクロプログラム（第１棟マイクロプログラム
）が格納されているメモリである。このマイクロプログ
ラムは高機能型命令を実現するために、従来ソフトウェ
アで作成していた場合と同じアルゴリズムによシ低機能
型命令列で構成されているプログラムである。すなわち
制御記憶ｇｏｓに格納されているマイクロプログラムは
、例えば従来サブルーチンの形で主メモリ上に用意され
ていたＯ８のサービスプログラムである。そして、この
サービスプログラムなどを実行するための命令が高機能
型命令であり、当該高機能型命令の所定フィールドの内
容は、制御＃配憶２０３において対応するマイクロプロ
グラム（すなわち従末生メモリ上に用意されていたサー
ビスグログラムを構成する低機能型命令列と同一形式で
かつ同一機能を有するマイクロ命令列）が格納されてい
る領域の先頭位＊１示すようにあらかじめ考慮されてい
る。したがって、タイプ判別部２０２によって高機能型
命令の所定フィールドの内容が上述のように制御記憶２
ｏｓに対するアドレスとして与えられることにより、対
応すするマイクロプログラムの先頭マイクロ命令が制御
記憶２０３から読み出される。
合、タイプ判別部２０２Ｆｉ尚絨命令を制御記憶２０３
に出力する。制御記憶ｇｏｓはタイプ判別部２０２から
出力され念高機能型命令の所定フィールドの内容、例え
ばオ（レージ、ンコードをマイクロアドレスとしてアク
セスされる。制御記憶ｇｏｓは低機能型命令と同一形式
でかつ同一機能を有するマイクロ命令で構成されている
マイクロプログラムであって、高機能型命令を実現する
ためのマイクロプログラム（第１棟マイクロプログラム
）が格納されているメモリである。このマイクロプログ
ラムは高機能型命令を実現するために、従来ソフトウェ
アで作成していた場合と同じアルゴリズムによシ低機能
型命令列で構成されているプログラムである。すなわち
制御記憶ｇｏｓに格納されているマイクロプログラムは
、例えば従来サブルーチンの形で主メモリ上に用意され
ていたＯ８のサービスプログラムである。そして、この
サービスプログラムなどを実行するための命令が高機能
型命令であり、当該高機能型命令の所定フィールドの内
容は、制御＃配憶２０３において対応するマイクロプロ
グラム（すなわち従末生メモリ上に用意されていたサー
ビスグログラムを構成する低機能型命令列と同一形式で
かつ同一機能を有するマイクロ命令列）が格納されてい
る領域の先頭位＊１示すようにあらかじめ考慮されてい
る。したがって、タイプ判別部２０２によって高機能型
命令の所定フィールドの内容が上述のように制御記憶２
ｏｓに対するアドレスとして与えられることにより、対
応すするマイクロプログラムの先頭マイクロ命令が制御
記憶２０３から読み出される。
制御記憶２０３から読み出されたマイクロ命令すなわち
低機能型命令は、ＩＦｔ２０５に置数される。以後の動
作は、タイプ判別ｇ Ｚ ｏ ｚによって低機能型命令
と判別され、当該命令が直接ｌＲ２Ｏ５に置数された場
合と同様である。
低機能型命令は、ＩＦｔ２０５に置数される。以後の動
作は、タイプ判別ｇ Ｚ ｏ ｚによって低機能型命令
と判別され、当該命令が直接ｌＲ２Ｏ５に置数された場
合と同様である。
明らかなように高機能型命令は複数の低機能型命令すな
わち制御記憶２０３に格納されている複数のマイクロ命
令により実現されておシ、そのための実行？ｔｉｌｌ
＠はマイクロシーケンサ２０４によって行なわれる。す
々わち、サービスグログラムなどのソフトウェアプログ
ラムに代えて主メモＩＪ １００に置かれた１つの高機
能型命令が命令制御部２００に取シ出されると、従来は
主メモリ内に置かれていた対応する低機能型命令列と同
じマイクロ命令列が先頭より１マイクロ命令ずつ制御記
憶２０３から読み出される。
わち制御記憶２０３に格納されている複数のマイクロ命
令により実現されておシ、そのための実行？ｔｉｌｌ
＠はマイクロシーケンサ２０４によって行なわれる。す
々わち、サービスグログラムなどのソフトウェアプログ
ラムに代えて主メモＩＪ １００に置かれた１つの高機
能型命令が命令制御部２００に取シ出されると、従来は
主メモリ内に置かれていた対応する低機能型命令列と同
じマイクロ命令列が先頭より１マイクロ命令ずつ制御記
憶２０３から読み出される。
そして、制御記憶２０３から読み出されたマイクロ命令
としての低機能型命令が制御記憶２０６に与えられるこ
とにより、通常の低機能型命令が主メモリ１００から取
シ出されて制御記憶２０６に与えられた場合と同様に、
対応するマイクロ命令またはマイクロ命令列が制御記憶
２０６から読み出され指定された動作が行なわれる。こ
れらの動作が、制御記憶２０３から読み出される全マイ
クロ命令（すなわちソフトウェアプログラムを構成して
いた低機能型命令列）について行なわれることにより、
高機能型命令が実行される。
としての低機能型命令が制御記憶２０６に与えられるこ
とにより、通常の低機能型命令が主メモリ１００から取
シ出されて制御記憶２０６に与えられた場合と同様に、
対応するマイクロ命令またはマイクロ命令列が制御記憶
２０６から読み出され指定された動作が行なわれる。こ
れらの動作が、制御記憶２０３から読み出される全マイ
クロ命令（すなわちソフトウェアプログラムを構成して
いた低機能型命令列）について行なわれることにより、
高機能型命令が実行される。
以上の説明から明らかなように本発明の演算処理装置に
よれば以下に示す作用効果を奏することができる。
よれば以下に示す作用効果を奏することができる。
■ 複数の命令（低機能型命令）で構成されていた従来
のサービスグログラムなどのソフトウェアプログラムに
代えて１つの高機能型命令を主メモリに置き、当該高機
能型命令の実行をマイクロプログラムレベル（ファーム
ウェア）で行なえるようにしたので、主、メモリに対す
る命令取り出し時のメモリアクセス時間が著しく短縮さ
れ、処理効率が向上する。
のサービスグログラムなどのソフトウェアプログラムに
代えて１つの高機能型命令を主メモリに置き、当該高機
能型命令の実行をマイクロプログラムレベル（ファーム
ウェア）で行なえるようにしたので、主、メモリに対す
る命令取り出し時のメモリアクセス時間が著しく短縮さ
れ、処理効率が向上する。
■ 高機能型命令で置き換えられるサービスプログラム
などのソフトウェアプログラムを構成していた低機能型
命令列をそのままの形でマイクロ命令列として１段目の
制御記憶（第１１Ｊ＃記憶）に格納し、この１段目の制
御記憶から読み出されるマイクロ命令列としての低機能
型命令列を２段目の制御記憶（第２制御記憶）に導き、
この２段目の制御記憶から読み出されるマイクロ命令を
従来例と同様に実行するようにしているので、上記サー
ビスグログラムなどのソフトウェアプログラムを構成し
ていた低機能型命令列を各命令毎に１または複数のマイ
クロ命令にわざわざ変換する会費がなくなり、高機能型
命令の実現が極めて簡単に図れる。
などのソフトウェアプログラムを構成していた低機能型
命令列をそのままの形でマイクロ命令列として１段目の
制御記憶（第１１Ｊ＃記憶）に格納し、この１段目の制
御記憶から読み出されるマイクロ命令列としての低機能
型命令列を２段目の制御記憶（第２制御記憶）に導き、
この２段目の制御記憶から読み出されるマイクロ命令を
従来例と同様に実行するようにしているので、上記サー
ビスグログラムなどのソフトウェアプログラムを構成し
ていた低機能型命令列を各命令毎に１または複数のマイ
クロ命令にわざわざ変換する会費がなくなり、高機能型
命令の実現が極めて簡単に図れる。
論１図は従来例を示すブロック図、第２図は本発明の一
実施例を示すブロック図である。 １０．１００・・・主メモリ、２０．２００・・・命令
制御４１Ｍ、２２，２０３，２０６−・・制御記憶、５
０．６００・・・命令実行部、２０２・・・タイプ判別
部。
実施例を示すブロック図である。 １０．１００・・・主メモリ、２０．２００・・・命令
制御４１Ｍ、２２，２０３，２０６−・・制御記憶、５
０．６００・・・命令実行部、２０２・・・タイプ判別
部。
Claims (1)
- 高機能型命令および低機能型命令の２種の命令タイプの
命令群で構成されるプログラムが格納されている主メモ
リと、上記低機能型命令と同一形式でかつ同一機能を有
するマイクロ命令で構成され上記高機能型命令を実現す
るための第１禎マイクロプログラムが格納されている第
１制御記憶と、上記低機能型命令を実現するための第２
棟マイクロ１０グラムが格納されている第２制御記憶と
、上記主メモリから取り出された命令の上記命令タイプ
を判別し、当該命令が上記高機能型命令である場合に当
該命令を上記第１制御記憶に導く一方、当該命令が上記
低機能型命令である場合に、当該命令を上記ｍ２制御記
憶に尋〈手段と、この手段によって上記高機能型命令が
上記第１制御記憶に導かれることにより当該第１制御記
憶から読み出される上記マイクロ命令を上記第２制御記
憶に導く手段じて命令実行を行なう命令実行部とｔ−Ａ
偏することを特徴とする演算処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085752A JPS58203554A (ja) | 1982-05-21 | 1982-05-21 | 演算処理装置 |
| US06/495,614 US4550369A (en) | 1982-05-21 | 1983-05-18 | Apparatus and method for processing macroinstructions and microinstructions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085752A JPS58203554A (ja) | 1982-05-21 | 1982-05-21 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58203554A true JPS58203554A (ja) | 1983-11-28 |
Family
ID=13867583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085752A Pending JPS58203554A (ja) | 1982-05-21 | 1982-05-21 | 演算処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4550369A (ja) |
| JP (1) | JPS58203554A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975837A (en) * | 1984-10-01 | 1990-12-04 | Unisys Corporation | Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets |
| DE3750171T2 (de) * | 1986-08-28 | 1995-02-02 | Nec Corp | Multiaufgabenverarbeitungsgerät. |
| US4812989A (en) * | 1986-10-15 | 1989-03-14 | Amdahl Corporation | Method for executing machine language instructions |
| EP0279953B1 (en) * | 1987-02-24 | 1994-11-02 | Texas Instruments Incorporated | Computer system having mixed macrocode and microcode instruction execution |
| US5235686A (en) * | 1987-02-24 | 1993-08-10 | Texas Instruments Incorporated | Computer system having mixed macrocode and microcode |
| US5005118A (en) * | 1987-04-10 | 1991-04-02 | Tandem Computers Incorporated | Method and apparatus for modifying micro-instructions using a macro-instruction pipeline |
| US5185870A (en) * | 1987-04-10 | 1993-02-09 | Tandem Computers, Inc, | System to determine if modification of first macroinstruction to execute in fewer clock cycles |
| AU632493B2 (en) * | 1988-05-03 | 1993-01-07 | Lg Electronics Inc. | Microprocessor having external control store |
| US5333287A (en) * | 1988-12-21 | 1994-07-26 | International Business Machines Corporation | System for executing microinstruction routines by using hardware to calculate initialization parameters required therefore based upon processor status and control parameters |
| JPH0810428B2 (ja) * | 1988-12-26 | 1996-01-31 | 三菱電機株式会社 | データ処理装置 |
| US7114086B2 (en) * | 2002-01-04 | 2006-09-26 | Ati Technologies, Inc. | System for reduced power consumption by monitoring instruction buffer and method thereof |
| US8862924B2 (en) | 2011-11-15 | 2014-10-14 | Advanced Micro Devices, Inc. | Processor with power control via instruction issuance |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5475253A (en) * | 1977-11-29 | 1979-06-15 | Fujitsu Ltd | Information process system |
| JPS5622137A (en) * | 1979-07-31 | 1981-03-02 | Nec Corp | Hierarchical microprogram control unit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4179736A (en) * | 1977-11-22 | 1979-12-18 | Honeywell Information Systems Inc. | Microprogrammed computer control unit capable of efficiently executing a large repertoire of instructions for a high performance data processing unit |
| US4225922A (en) * | 1978-12-11 | 1980-09-30 | Honeywell Information Systems Inc. | Command queue apparatus included within a cache unit for facilitating command sequencing |
| US4450519A (en) * | 1980-11-24 | 1984-05-22 | Texas Instruments Incorporated | Psuedo-microprogramming in microprocessor in single-chip microprocessor with alternate IR loading from internal or external program memories |
-
1982
- 1982-05-21 JP JP57085752A patent/JPS58203554A/ja active Pending
-
1983
- 1983-05-18 US US06/495,614 patent/US4550369A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5475253A (en) * | 1977-11-29 | 1979-06-15 | Fujitsu Ltd | Information process system |
| JPS5622137A (en) * | 1979-07-31 | 1981-03-02 | Nec Corp | Hierarchical microprogram control unit |
Also Published As
| Publication number | Publication date |
|---|---|
| US4550369A (en) | 1985-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439828A (en) | Instruction substitution mechanism in an instruction handling unit of a data processing system | |
| US4897787A (en) | Data processing system | |
| JPS5911943B2 (ja) | デ−タ処理装置の為のトラツプ機構 | |
| JPS58203554A (ja) | 演算処理装置 | |
| JPS645330B2 (ja) | ||
| US3344404A (en) | Multiple mode data processing system controlled by information bits or special characters | |
| JPH0391029A (ja) | データ処理装置 | |
| JPS6212529B2 (ja) | ||
| US4419726A (en) | Instruction decoding in data processing apparatus | |
| CA1302579C (en) | Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system | |
| JPS6160459B2 (ja) | ||
| JPH0574096B2 (ja) | ||
| US5187782A (en) | Data processing system | |
| JPH04268928A (ja) | エミュレーション装置及び半導体装置 | |
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JPS5931733B2 (ja) | 可変長さの命令を実行する中央処理装置 | |
| JPS62254237A (ja) | インタプリタ方式の分岐命令実行方式 | |
| JPS5960650A (ja) | タスク間交信方式 | |
| JPH0279122A (ja) | 浮動小数点演算機構 | |
| JPS6232502B2 (ja) | ||
| JPH0192840A (ja) | データ処理装置 | |
| JPS6148737B2 (ja) | ||
| JPS5922588Y2 (ja) | マイクロプログラムプロセツサ | |
| JPH1011320A (ja) | 計算機等の処理装置におけるｒｏｍプログラムモニタ装置 | |
| JPS604492B2 (ja) | 計算機 |