JPS5922588Y2 - マイクロプログラムプロセツサ - Google Patents

Description

【考案の詳細な説明】 本考案は、マイクロ命令を実行する汎用ディジタル処理
装置の技術分野に関する。

比較的小型の処理装置においては、マイクロプログラム
が融通性と経済性を高めるために使用されてきた。

読取り専用メモリー（ＲＯＭ）と組合せてマイクロプロ
グラミングを使用すると、一群の特定の演算に対する処
理装置の演算時間は大巾に低減される。

しかしながら、このようなマイクロプログラム方式の処
理装置における重大な問題点は、リアルタイム（実時間
）応答が制限されることである。

特に従来の処理装置においては、外部から問合せが来た
ときプログラム状態語（ｐｓｗ）を交換するために１つ
のコア・ロケーションが予約された。

このとき処理装置は、割り込みを発生し、ソフトウェア
を使用して割り込みを確認し、次に装置を識別して必要
な演算を行なう必要がある。

この動作には比較的時間を要し、特別のルーチンおよび
「テーブル（表）」のために多数のコア・メモリーを使
用した。

従来のマイクロプログラム方式の処理装置として、例え
ば、（１）、「雑誌、ＤＡＴＡＭＡＴＩＯＮ、Ｊａｎ。

１９６７、第２２−２４頁」、（２）、「雑誌、Ｃ０Ｎ
ＴＲ０ＬＥＮＧＩＮＥＥＲＩＮＧ、 Ａｕｇ、１９６７
、第６５−６８頁」、（３）、「雑誌、情報処理Ｖｏｌ
、５、Ａ１、Ｊａｎ、１９６４、第３１−３４頁」が
知られている。

上記文献（１）はコンピュータの制御メモリーに格納さ
れるマイクロプログラムを実行するものであるが、マイ
クロルーチンを格納するための特別のメモリー（例えば
読取り専用メモリー；ＲＯＭ）が主メモリーと別にもう
けられていないので、例えば割込み処理を行なうときに
時間がかかり、かつそのとき実行中のプログラムが妨害
されるという欠点を有する。

上記文献（２）は読取り専用メモリー（ＲＯＭ）を具備
しているが、該メモリーに格納される各マイクロルーチ
ンの開始番地を与える第２の読取り専用メモリー（ＤＲ
ＯＭ）ぎ具備されていないので、各マイクロプログラム
（又はマイクロルーチン）の実行に時間がかかるという
欠点があり、かつ、新しいマイクロルーチンを処理装置
に具備させようとするときの、処理装置の改造量が大き
くなるといゐ欠点を有する。

上記文献（３）も各マイクロルーチンの開始番地を与え
るメモリ（ＤＲＯＭ）を具備していないので、上記文献
（２）と同様の欠点を有する。

従って本考案は従来の技術の上記欠点を改善することを
目的とするもので、その特徴は、主メモリーに格納され
る利用者命令をもつ処理装置のプログラムに従って、読
取り専用メモリーに記憶されるマイクロルーチンを実行
するための次の構成を有する装置にある。

（ａ） 外部装置に対応する信号番号を有する割込み
信号を発生させる割込み装置； （ｂ） 前記マイクロルーチンの各々の読取り専用メ
モリー（ＲＯＭ）における開始番地を保持するためのテ
゛コード用の第２読取り専用メモリー；（ＤＲＯＭ） （Ｃ） 前記割込み信号を確認しその信号番号がら外
部装置を決定する確認機構； （ｄ） 前記主メモリーの中のサービスポインタ表が
らとり出され、前記信号番号に対応するサービスポイン
タ； （ｅ）予め定められたサービスポインタに従って主メモ
リーから取り出される割込みサービスブロック機能； （ｆ） 前記割込みサービスブロック機能に従って、
前記第２読取り専用メモリー（ＤＲＯＭ）により指定さ
れる開始番地に応答して前記読取り専用メモリー（ＲＯ
Ｍ：２０）の中に格納される前記割込み装置に対する入
出カサ−ビスを、実行中のプログラムに妨害を与えずに
実行する機構。

特に注目すべきは、本考案では（１）マイクロルーチン
を格納する為に、主メモリーとは別の読取り専用メモリ
ー（ＲＯＭ）がもうけられること、及び（２）ＲＯＭに
おける各マイクロルーチンの開始番地を与える為の、第
２の読取り専用メモリー（ＤＲＯＭ）がもうけられるこ
とである。

上記２つの読取り専用メモリーを具備することにより、
命令のデコードとハウスキープの仕事（これらの仕事は
従来処理装置の速度を大きく減少させていた）が実質的
に減少した。

さらに追加の利用者命令を簡単に追加することが出来る
。

利用者命令を追加するための仕事はＲＯＭにマイクロル
ーチンを配線し、ＤＲＯＭにそのマイクロルーチンの開
始番地を□配線することだけである。

もしＤＲＯＭが存在しないと、利用者命令のＯＰ部から
ＲＯＭの開始番地を得る為の複雑な電子回路を必要とし
、さらにＯＰ部の構成そのものに制約が加えられること
となろう。

次に本考案の実施例を順に説明する。

定義 マイクロ命令−特定の機械動作を行なわせるハードウェ
ア・レベルでの命令。

マイ”クロプログラム−特定の利用者命令または他の機
能を実行させる一群のマイクロ命令。

マイクロルーチン−マイクロプログラムの機能的部分。

利用者命令−コアメモリーに置かれるプログラマにより
作られた命令。

割り込み一連行中のプログラムを停止し、そのプログラ
ムの状態を保留し、プログラム状態語（ｐｓｗ）を変え
て該割り込みに対応する新しいプログラムに分岐させ、
かつ新しいプログラムを遂行させるための命令。

問合せ一側辺装置から処理装置への要求である外部割り
込み信号。

マイクロ演算−１０個の基本的マイクロ演算があり、こ
れらはマイクロプログラムに組合され、これによりハー
ドウェアは利用者命令を実行するのにハードウェア・レ
ベルで必要なステップを行なうことになる。

マイクロ演算には次のものがある。

Ａ 加算 Ｓ 減算 Ｘ 排他的論理和 Ｎ 論理積 Ｏ論理和 Ｌ ロード（ｌｏａｄ） Ｃ指令（コマンド） Ｔ テスト （試験） Ｂ 条件分岐 Ｄ デコード（復号） フォーマット （形式）−４つのフォーマットがあり、
１０個のマイクロ演算はこれら４つのフォーマットのど
れかに入る。

レジスタからレジスタへのフォーマット 加算、減算、排他的論理和、論理積、論理和およてＪ゛
ロー ド−宛名 フィールド 演算の結果はこのフィールド内のアドレス（番地）のレ
ジスタに置かれる。

Ｓ−ソース・フィールド 第２オペランド（演算数）を含むレジスタのアドレスが
このフィールドにある。

第１オペランドはＡレジスタ（ＡＲ）がら米る。

Ｅ−延長演算 フィールド これは演算のオプション（選択性または補助手段）を特
定する。

即答フォーマット 即答加算、即答減算、即答排他的論理和、即答論理積、
即答論理和、および即答ロード Ｄ＝宛名 フィールド 演算の結果はこのフィールド内にあるアドレス（番地）
のレジスタに置かれる テ゛−ター第２オペランドがこのフィールド内にある。

第１オペランドはＡレジスタ（ＡＲ）から来る。

試験および指令（コマンド）フォーマットＴＣコード＝
試験または指令コード これは試験（テスト）される信号を特定し、たは実行さ
れる指令を特定する。

条件分岐フォーマット ま Ｃ−キャリー（桁上げ） ■＝ニオ−バフローあふれ） Ｇ−零より大きい Ｌ＝零より小さい アドレス＝特定された条件（Ｃ，Ｖ、 Ｇ、またはＬ）
のどれかが満足されるとプログラムは、このフィールド
に特定されている８ビツトのアドレスへ転送される。

第１Ａ図および第１Ｂ図のハードウェアである処理装置
１０の説明 第１Ａ図および第１Ｂ図には、マイクロ命令を実行する
ように設計された汎用テ゛イジタル処理装置１０が示さ
れている。

これらマイクロ命令はサブルーチンにプログラムされて
おり、これらサブルーチンは永久的に配線されており、
読出しはプログラムによって変更されない。

組合わさったサブルーチンは、利用者の命令の夫々を作
っているより複雑な演算を寒行する。

これら演算は実行すべき利用者の命令に関係なく実行す
べき特定の関数である。

すなわちこの命令はコアメモリー２５から取り出し、復
号（デコード）し、次に実行されなければならない。

処理装置１０は、１６個の１６ビツト万能レジスタ１４
と、算術論理ユニット（ＡＬＵ）１６と、命令レジスタ
（！Ｒ）１７と、読取り専用メモリー２０と、テ゛コー
ド用の第２読取り専用メモリー（ＤＲＯＭ）２１と、入
出力装置２４と、主メモリ一つまりコアメモリー２５と
、一群のマイクロレジスタ１５と、制御ロジック２３と
、表示装置２７と、から威る。

処理装置１０のこれら主要装置は、一般的な方法でＡＬ
Ｕ１６により、Ｓ母線とＳ母線の間に接続きれている。

処理装置１０の動作は基本的にはＲＯＬ ２０を中心に
行なわれ、このＲＯＭ２０はマイクロプログラムを含み
、処理装置１０内の演算をすべて指揮する。

ＲＯＭのロケーションは１２ビツトのレジスタ（ＲＡ）
２０ ａにより呼出される。

ＲＯＭ２０から読取られた情報は１６ビツトのデータレ
ジスタ（ＲＤ）３４に置かれる。

テ゛−タレジスタ（ＲＤ） ３４のＯ−３ビツトは実行
されるべきマイクロ演算を特定し、このマイクロ演算は
残りの１２ビツトの意味を規定する。

マイクロプログラムは、変換器を介して電線を配線する
ことにより（ＲＯＭ）２０内に予しめ配線される。

（ＲＯＭ）２０から読取られたマイクロ命令は処理装置
制御ユニット２３を介して処理装置１０を指揮する。

マイクロコードに依りユニット２３は、ＡＬＵ１６を所
望の演算モードにセットしたり、特定されたハードウェ
アの状態を試験したり、機能命令を発してハードウェア
の状態を確立したり、メモリーサイクルを起動させたり
、マイクロプログラムのループを設定したり、ハードウ
ェアのレジスタ群１４および１５にある選定しスフ（Ｍ
ｌ）１−ドし、あるいはアンロードしたりする。

５つの汎用マイクロレジスタ１５ａ−ｅがあり夫々ＭＲ
Ｏ−ＭＲ４と記入されており、夫々は１６ビツトの容量
を有しテ゛−タレジスタＲＤ３４により直接呼出される
。

レジスタ１５ａ−ｅは汎用レジスタでありマイクロプロ
グラムにより異なる目的に使用され得る。

しかしながら、プログラム状態語（ＰＳＷＧＲＯ−ＧＲ
１５）１４ａ〜〜Ｏレジスタであり、処理装置１０にお
いて特定の利用法を有するマイクロプログラムは特定の
方法でレジスタ１５ｇ〜ｈと同様にレジスタ１５ ｆを
使用しなければならない。

レジスタ１５ ｆは実行されている利用者プログラムに
関しての装置の状態を指示している。

レジスタ１５ ｆのピッ）Ｏ〜１１は機械の状態を規定
する。

ビット１２〜１５は条件コードレジスタ（１５ｊ）に別
に置かれてあり、このレジスタ１５ ｊはフラグレジス
タ１５ ｉからだけロードされる。

レジスタ１５ ｆがロードされると、母線３０のビット
１２〜１５はレジスタ１５ ｊのかわりにレジスタ１５
１にロードされる。

これにより利用者の状態は、利用者レベルからハードウ
ェアの動作するマイクロレベルへ伝達される。

ＦＬＲレジスタ１５ ｉおよび最終的にはレジスタ１５
ｉは、今実行されたマイクロ命令の結果、または利用
者マイクロルーチンの場合には命令を反映する。

ロケーションカウンタ（ＬＯＣ） １５ ｈはレジスタ
１５ ｆの１６ビツトの付加物であり、実行されるべき
次の利用者命令のアドレスを保持している。

レジスタ１５ｈはレジスタ３４により直接呼出され得る
。

しかしながら、ロケーションカウンタ１５ｈは以下に述
べるように、デコードマイクロ命令において、レジスタ
３４にかかわらず強制的に選定される。

メモリーアドレスレジスタ（ＭＡＲ） １５ ｇは１６
ビツトレジスタであり、コアメモリー２５のロケーショ
ンを呼出すのに使用される。

レジスタ１５ ｇは２個ある。

１つはコアメモリー２５へのインターフェース（中継）
に、１つはレジスタ１５にある。

コアメモリー２５にロードされるのは、図示された第４
Ａ図の割り込みサービセブロック（ＩＳＢ）と第４Ｂ図
のＩＳＢ機能コードに対する機能である。

メモリーチ゛−タレジスタ３５は１６ビツトレジスタで
゛あり、コアメモリー２５から読出されたまたは書込ま
れるテ゛−夕を保持するのに使用される。

レジスタ３５はレジスタ３４により直接呼出され得る。

２バイトのレジスタ３５はＭＤＩレジスタ３５ａとＭＤ
Ｌレジスタ３５ ｂとから構成され、両者は交叉シフト
動作によりロードされる。

ＩＲレジスタ１７は１６ビツトレジスタであり、その時
点で処理されている利用者の命令を保持している。

レジスタ１７はレジスタ３４により直接呼出され得る。

更に、利用者のブランチを実行するとき、レジスタ１７
のビット８〜１１のみをＳ母線３１のビット１２〜１５
ヘアンロードし、レジスタ１７のマスク（Ｍｌ）１７ａ
フイールドとレジスタ１５ ｉを比較する手段が設けら
れている。

レジスタ１７のビットＯ〜７（利用者の演算コード１７
ｂ）は（ＤＲＯＭ）２１内のロケーションを呼出すため
に使用される。

残りの８ビツトは汎用レジスタ１４を選定する。

汎用レジスタ１４の夫々は１６ビツトの容量を有する。

これらのレジスタ（ＧＲＯ−ＧＲ１５）１４ ａ −０
はレジスタ３４から直接には呼出し得ない。

上述では、すべてのレジスタはレジスタ３４により直接
呼出された。

しかしながら、汎用レジスタ１４の選定は間接的に行な
われる。

特定のレジスタ１４ ａ〜０を呼出すには、所望のレジ
スタ１４３〜０のアドレスを含む適当なｌＲ１７フイー
ルドを呼出す必要がある。

ｌＲ１７のビット８〜１１により特定されるレジスタを
呼出すために利用者の標識（ＹＤ）が呼出され、ＩＲビ
ット１２〜１５により特定されるレジスタを呼出すには
、利用者のソース（ｙｓ）が呼出される。

特に、アドレスはレジスタ３４から取出され、このアド
レスは処理装置にＹＤかＹＳから指定する。

ＹＤかＹＳのとき起こる数はデコードされ汎用レジスタ
１４ ａ〜０の特定の１つを選定する。

したがって、汎用レジスタ１４ ａ〜０の１つが選定さ
れる前に、ＩＲレジスタ１７が正しいアドレスを含むこ
とが必要である。

（ＤＲＯＭ）２１は、読取り専用メモリーにより夫々１
２ビツトの長さを有する最大１２８個の予じめ配線され
た「語」を構成する。

このメモリーは当技術に周知の方法で配線されている。

ＤＲＯＭ２１はテ゛コードマイクロ命令によってのみ間
合され、読取られた結果の１２ビツトはＲＡレジスタ２
０ ａにロードされる。

ＤＲＯＭ２１は、利用者命令を実行するのに必要なマイ
クロルーチンの開始アドレスを保持する。

レジスタ２０ ａはまた、デコードマイクロ命令におけ
るハードウェアで発生されたアドレスによりロードされ
る。

ＤＲＯＭ２１の出力の最上位のビット（ＭＳＢ）は、そ
の特定の利用者命令が特権を与えられているかどうかを
表わす。

利用者プログラムによりセットされると、ＰＳＷのピッ
）７（１５ｆ）は特権を与えられた命令（ＰＩ）を阻止
する。

次に、ＰＳＷ０７群によりＰＩが試験されると、ハード
ウェアはレジスダ２０ ａを破算して、内部の不適法な
命令を中断させる。

カウンタレジスタ１８は４ビツトの減少レジスタである
。

このレジスタは、単一のマイクロ命令またはマイクロ命
令のプロ、ツクの反復回数を計数するために、０〜１５
内の任意の数を予しめロードされる。

こおりウンタは、以下において説明するマイクロ命令群
の１６回の反復を行なわせるために、乗算または割算に
おいて使用される。

演算レジスタ（ＡＲ） １６ａは１６ビツトレジスタで
あり、四則演算または論理マイクロ演算における第１オ
ペランドを保持するのに使用される。

これはＡＬＵ１６Ｃへの２つの直接入力の１つである。

ＡＬＵ１６Ｃへの別の入力は１６ビツトの母線３１であ
り、この母、線は２９の信号源のどれかからデータを受
取る。

母線３１の８ビツトから戊る２バイトは、交叉シフトロ
ジック１６ ｂと呼ばれるゲート回路を介してビット位
置０〜７の前半の８ビツトと８〜１５の後半の８ビツト
とが相互に交換され得る。

ＡＬＵ１６Ｃは１ビツトの予測キャリー（桁上げ）を有
した１６ビツトの並列な加算−減算論理回路網である。

回路網１６ Ｃからの１６ビツトの演算または論理の結
果は、Ｓ母線３０へ送られ、更にそこから３３個所の可
能な宛先の１つへ送られる。

入出力の転送はＲＯＭ２０に含まれている単一のマイク
ロ命令により行なわれる。

Ｉ１０制御線２４ａはＲＤレジスタ３４のＲＤビット１
４および１５からテ゛コードされる。

入カテ゛−夕はテ゛−タ要求線（ＤＲＬＯ〜７）２４ｂ
から取出され、直接母線３１のビット８〜１５に置かれ
る。

出力テ゛−夕は母線３０のビット８〜１５から取出され
、データ利用線（ＤＡＬ）Ｏ〜７ （２４ａ）へ直接ロ
ードされる。

処理装置１０の一般的動作 処理装置１０は根本的には、インターテ゛−タ・インコ
ーホレーテッド社のリファレンスマニュアル出版番号２
９−００４ＲＤ１における標準利用者命令群に合うよう
になっている。

利用者命令は、命令を遂行するマイクロルーチンを実際
に入力する前に多くのど＼−ドウエアおよび゛マイクロ
ップログラム機能を行なわせる。

命令群は３つの基本的クラスに分類される。

第１のクラスはＲＲと呼ばれ、レジスタからレジスタへ
の転送を意味する。

第２のクラスはＲＸであり、レジスタからインチ゛ツク
スされたメモリーへを意味する。

第３のクラスはＲ５であり、命令形式の混合を意味する
。

第３クラスの大部分は即答命令から成る。

即答命令は、アドレスフィールドがテ゛−タのアドレス
のかわりにデータとして取扱われるようになった命令で
ある。

処理装置１０には、第２図に示されているように「行程
」と呼ばれる４つのハードウェア状態がある。

各行程はマイクロ命令の対応する群を有する。一般に、
行程０は利用者命令の取出しおよびクラスの分割である
。

行程１は第２オペランドをインデツクス（索引）するこ
とである。

行程２は利用者命令の実行を行ない、行程３は割り込み
および表示を行なわせる。

これら行程は進行し、デコードマイクロ命令によっての
み進行される。

マイクロコードコマンドにより、適切な次の行程が始ま
る。

進行する行程は、その時点の行程と他の機能の状態の関
数である。

第２図は、すべての利用者命令に共通のハードウェアと
マイクロプログラム機能との一般的なフローチャートで
ある。

すべての基本的マイクロプログラムの詳細は、以下にお
いて述べる。

次に利用者命令の典型的な実行サイクルを説明する。

利用者命令の実行は行程０になると始まる。行程０に入
る前に、行程２または３を始動させるデコード命令は、
ロケーションカウンタ１５ｈにより特定されたロケーシ
ョンのコアメモリー２５を続出させる。

同時にロケーションカウンタが「２」だけ増加され、ア
ドレスレジスタ２０ ａは行程Ｏのマイクロ命令列４０
の最初のアドレスに変更される。

ロケーション００１０−００１２のマイクロ命令はハー
ドウェアにより検査するために適切なレジスタにＯＰ−
コードを入れるのに使用される。

特に、命令レジスタ１７はレジスタ３５からロードされ
、レジスタ２５ ａはレジスタ１５ｈからロードされる
。

動作においても、もしレジスタ１７に置かれたＯＰ−コ
ードの形式が、命令はＲＸかＲ８であることを示してい
れば、行程０を終了させ、命令の第２の半分を取出し、
同時にレジスタ１５ｈの内容を「２」だけ増加させる。

レジスタ１７に置かれたＯＰコードの形式が命令はＲＲ
であることを示していれば、行程Ｏを終了させ、行程２
へ進ませる。

これらが行程０ブロツク４２の一般的な動作である。

詳細には、行程０に進ませるデコード命令は次のハード
ウェアでの決定を行なわせる。

命令のＯＰコード形式がブロック４３によりＲＲである
と決定されると、ブロック４３を終了し行程２に進む。

決定が「否」であればブロック４３を出てブロック４４
に進む。

もしＯＰ−コードがＲ３でかつインチ゛ツクスされてい
なければ、ブロック４４を出てブロック４６に入り、ブ
ロック４６を出て行程２のブロック５０に進む。

ＯＰ−コードがＲ８でインデックスされていれば、行程
１に進み、アドレスフィールドをインチ゛ツクスするた
めにマイクロプログラムのロケーション０００４に進む
。

このインデックス作業の実行後、行程２のブロック５０
へ進む。

ＯＰ−コードがＲＲでもＲ８でもなければ、ＲＸである
ので決定ブロック４５に進む。

インチ゛ツスされていれば、行程１に進み、マイクロプ
ログラム（ブロック５１）のアドレスｏｏｏ ｃに進み
、ブロック５３によりインデックスしかつ第２オペラン
ドを取出す。

この動作の完了後ブロック５０へ進む。

ＯＰ−コードがＲＸでインチ゛ツクスされていれば、行
程１に進み、マイクロプログラムのロケーション０００
８に進み、ブロック５６において第２オペランドを取出
す。

この動作の後ブロック５０へ進む。

ブロック４８．５３および５６で実行される演算は不連
続な命令であり、以下に述べるマイクロプログラムのブ
ロック４７．５１および５５の夫夫のアドレスにおいて
見られる。

夫々のアドレスは行程Ｏを出るデコード命令によりハー
ドウェアからのみ選定される。

ディジタル計算機の主要な機能は、命令をデコード（復
号）し処理装置の正しい実行サイクルに進むことであ乞
。

一般にこれらの機能は、かなり大きな比較的高価なハー
ドウェア、またはＯＰコードに対する時間を要する論理
操作を必要とした。

本発明にしたがえば、最適なコスト対性能の状態は、読
取り専用メモリー技術と最小数の論理素子により得られ
た。

一般に、行程０または行程１から行程２に進むときは常
にＤＲＯＭ２１を間合せなければならない。

ＤＲＯＭ２１はＩＲレジスタ１７の演算コード（ビット
Ｏ〜７）によりアドレスされる（呼出される）。

各利用者命令は特定の１２ビツトの語をもち、これらは
あらかじめＤＲＯＭ２１に配線されている。

この語は特定の利用者命令を遂行するマイクロルーチン
の開始アドレスである。

ＤＲＯＭ２１の読出しは自動的にＲＯＭ２０のアドレス
レジスタ２０ ａヘジャンプ（飛越）される。

第２図のブロック５０に関連したハードウェアは第３図
に詳細に示されている。

論理的説明のために、第３図を第２図の行程２および３
の前に述べる。

第３図のブロックのあるものは第１Ａ図のものとほぼ同
二であるが、第３図での説明のためにロケーションおよ
び形を多少変更されている。

レジスタ１７からのＯＰ−コードのビットは線６０を介
してゲート６２へ、線６３を介してゲート６４へ取出さ
れる。

ゲート６２において、ＯＰ−コードは１６個のＸ−線ス
イッチの１つを選択するために使用され、ゲート６４に
おいてＯＰ−コードは８個のＹ−線スイッチの１つを選
択するために使用される。

ゲート６２および６４は、８×１６のダイオードマトリ
ックス６５に接続されている。

ゲート６４は８本のＹ−線１つに正の電流パルスを与え
、ゲート６２は１６本のＸ−線の１つにアース帰路を与
える。

各Ｙ−線はマトリックスの１６個の個々のダイオードに
接続している。

ダイオードに接続するＹ−線とＸ−線の間に接続された
ワード（語）線６７は１２個の変圧器６８列に通されて
いる。

このようにして、１２８本のワード線６７の１つがパル
スを与えられる。

各適法な利用者命令はＤＲＯＭ ２１のワード線６７の
各１つと関連させられる。

したがって、各ワード線は、特定の利用者命令を実行す
るマイクロルーチンの開始アドレスを保持する。

読取り専用メモリーは当分野において周知であり、例え
ば、ＡＦ−ＩＰＳ会議会報第２７巻の１ （１９６５）
に記載されている。

ワード線６７は、その特定の１つにパルスが与えられた
とき所望の１２ビツトの開始アドレスを与えるように変
圧器６８に配線されている。

ワード線６７にパルスを与えたとき変圧器６８により発
生される開始アドレスは、各変圧器６８毎に設けられて
いる１２個の読出し増幅器７０に与えられる。

増幅された後、開始アドレスは線７１を介してＲＡレジ
スタ２０ ａに与えられる。

このようにして、パルスを与えられたワード線６７から
読出されたデータはアドレスとしてレジスタ２０ ａに
与えられる。

したがって本考案にしたがえば、この時点で、利用者命
令のマイクロルーチンのアドレスはレジスタ２０ ａに
置かれたことになり、このレジスタはＩＲレジスタ１７
に置かれた所望の利用者命令を実行することになる。

本考案にしたがえば、今まで特定の利用者命令群のため
の処理装置の速度を減少させていた処理装置の定常的動
作および命令デコード（復号）作業は大幅に減少される
。

更に、追加の利用者命令を利用者命令群に追加すること
は簡単に低コストで行えることになる。

詳細には、各新しい命令に対し、マイクロルーチンがＲ
ＯＭ２０に配線されこのマイクロルーチンの開始アドレ
スが、終端のＹ−線ダイオードとＸ−線の間にワード線
を追加してＤＲＯＭ２１に配線される。

ワード線は、１２ビツトの開始アドレスが読出されるよ
うに変圧器６８に配線される。

この開始アドレスは新しい命令のＯＰ−コー ドのある
アドレスロケーションに配線される。

複数のゲートとフリップフロップがら戊る論理ブロック
７３は、第２図のブロック４２の行程０に関して述べた
多数の論理決定部分を含む。

更にブロック７３は、正しい信号列を与えてＤＲＯＭを
クノヤー線７４を介してレジスタ２０ ａに読出させ、
それに続いて作動線７５に作動信号が与えられる。

ＲＯＭ２０の出力バッファはＲＤレジスタ３４により与
えられる。

ビットＯ〜３は線７３ ａを介して論理ブロック７３へ
与えられ、レジスタ３４がデコード命令を含むことを示
す。

更にビット１２〜１５は線７３ ａを介してブロック７
３に与えられ、延長演算フィールドを規定する。

線７３ ａからのこれらの情報と共にブロック７３は更
に、線７３ ｂを介してＩＲレジスタ１７から情報を受
取る。

ＩＲレジスタ１７のビット０〜３は、どのようなりラス
の利用者命令がＩＲに保持されているかを示す。

ビット１２〜１５は命令がインデックスされているかど
うかを示す。

以上でブロック５０ニ関連したハードウェアを第３図に
参照して説明した。

次に再び第２図にもどる。

前述において行程２への進入点５０はＤＲＯＭ２１から
与えられた。

前述したように、ＤＲＯＭ２１は１２８ビツトまでの語
容量を有し、ており１．語はｌＲ１７の利用者命令によ
り呼出されるＤＲＯＭ２１は、利用者命令群の各命令に
対するワード線を有する。

ＤＲＯＭ２１の動作により選定されたワード線は行程０
または行程１のデコード命令中パルスを与えられ、ＤＲ
ＯＭ２１のビット０はＰＳＷのビット７とｒＡＮＤ」操
作される。

その結果が「真」でなければ、読出しにより行程２のマ
イクロルーチンの開始アドレスが与えられＲＡレジスタ
２０ ａに置かれる。

もし真であれば読出しは零にセットされ、命令は不適法
であることになる。

これにより、ＰＳＷのビット７の制御の下に特権付き命
令が与えられる。

利用者命令群にない命令は不適法であり、ＤＲＯＭ２１
に対応するワード線を有しない。

行程２に進み存在しないＤＲＯＭのワード線がパルスを
与えられると、すべて零の読出しがレジスタ２０ａに置
かれる。

ＲＯＭ２０のロケーション零（ｏｏｏｏ）はすべて零（
ｏｏｏｏ）に配線されている。

ＲＯＭのアドレス００００が読出されると内容はＲＤレ
ジスタ３４に置かれる。

ＲＤレジスタ３４がすべて零で゛あることは「不適法」
と定義され、決定ブロック８２（適法か不適法かの決定
）に示されているように無条件の行程３となる。

したがって、ＲＯＭアドレスはアドレス０２００を有す
るブロック８４に変更される。

これは不適法命令のトラップ用マイクロルーチンの進入
点である。

もし利用者命令が不適法でなければ、利用者サブルーチ
ンブロック８８に入る。

このブロック８８は利用者命令群の利用者命令の数に対
応した個数だけである。

以下に第４図を参照して述べるこれら命令群の１つは乗
算および割算である。

したがってこの時点で利用者命令のサブルーチンが実行
される。

実行されるサブルーチンにかかわらず、ブロック８８を
出るデコード命令により行なわれる機能は相似である。

詳細には、ブロック９０において行程２を出ると、テ゛
コードマイクロ命令は割り込みを試験する。

外部注意信号以外の割り込みが真であれば、行程３に進
み、ＲＯＭアドレスレジスタ２０ａはブロック９１にお
いてアドレス００１４をロードされる。

割り込みが存在しないと、ブロック９２に進み、コア２
５から次の利用者命令を取出す。

同時に行程Ｏに進み、レジスタ２０ ａのＲＯＭアドレ
スはブロック４０においてアドレス００１０となる。

このようにして、主コアメモリー２５から次の利用者命
令をテ゛コードし実行するループが形成される。

行程３、ブロック１００において、マイクロルーチン群
は表示と割り込みを行なわせる。

ブロック１００への進入点は、００１４のブロック９１
と０２００のブロック８４である。

ブロック８５は不適法な命令を確認してプログラム状態
語を交換し、その後ブロック９３に進む。

ブロック９３はそのとき存在する割り込みに対するサー
ビスを行なう。

すべての割り込みに引続きサービスした後ブロック９３
を出てブロック９６に入る。

ここで表示パネルの状態を検査する。

操作員による割り込みが存在しなければ、ブロック９５
に進み、デコード命令を実行する。

これによりコアメモリー２５から次の利用者命令を取出
し、次に行程０のブロック４０に進む。

もし割り込み命令が外部注意信号により与えられている
と第５Ａ図乃至第５Ｄ図の特別のマイクロルーチンに進
む。

第５Ａ図において、外部注意信号のブロック１４０が介
入し、処理装置１０は注意信号ブロック１４０を働かせ
るマイクロルーチンに進む。

マイクロルーチンにおいてブロック１４２は割り込み命
令を確認する。

同様に、本装置はプログラム制御の下で１己試験される
。

この場合本装置は外部装置により割り込み信号が送られ
るようにシュミレートを行なう。

処理装置１０はシュミレートされた割り込み信号をブロ
ック２６０へ送る。

ブロック２６０を出てブロック２６２に入り、外部装置
の番号が発生される。

次にマイクロルーチンは、プログラムがブロック１４２
を確認したすぐ後に直接プログラムに進む。

装置番号は情報通路を識別し、マイクロルーチンの命令
を指揮するために特定されなければならない。

確認されると、ブロック１４４に進み、コアメモリー２
５に収納されているサービスポインタ表がらサービスポ
インタ（Ｐｏｉｎｔｅｒ）を取出す。

ブロック１４６は割り込みを確認し、外部装置からもど
ってきたアドレスを基にして、コアメモリー２５内のサ
ービスポインタ表によりインデックスを行なう。

ブロック１４６はサービスポインタ表の外部装置に対す
る値を検査して、もしこの値が偶数であれば、ブロック
１４６を出てブロック１４８に進み、ルーチンはサービ
スポインタ表の値で示されるロケーションにおいて即答
プログラム状態語の交換を行ない、ブロック１５０へ進
む。

プログラムはブロック１４６からブロック１４８へ進み
最後に即答割り込みのブロック１５０から退出する。

この機構により２５６の各場所の利用者はプログラム状
態語を交換し、特定の装置を識別することができる。

もしサービスポインタ表からブロック１４６へ取出され
た値が奇数であれば、ルーチンはブロック１４６を退出
しブロック１５２に進み、サービスポインタ表により示
されたロケーションから割り込みサービスブロック機能
を取出す。

ブロック１５２を出てブロック１５４に入り、第４Ａ図
乃至第４Ｂ図に示された割り込みサービスブロックの機
能がデータの転送であるかどうか決定する。

機能がデータ転送であれば、ブロック１５４を退出して
ブロック１５６に進み、第５Ｂ図の通路にしたがう。

もし機能がデータ転送でなければ、ブロック１５４から
ブロック１５８に進み、第５Ｃ図の通路にしたがう。

第５Ｂ図において機能コードがデータ転送を示している
場合には、テ゛−タ転送を示す信号がブロック１５０か
らブロック２２０へ進み、マイクロルーチンは、２つの
そのレジスタに、第４Ａ図および゛第４Ｂ図のＩＳＢ
（割込みサービスブロック）から現在のアドレスと最終
アドレスをロードする。

レジスタにロードされるとブロック２２２に進み、機能
によりバイトの計数値がセットされ、ブロック２２４に
おいて外部装置が呼出され、状態が保持される。

この状態はブロック２２６においてチェックされ、もし
容認されるものであれば、ブロック２２８に進み、送ら
れたのが読取り命令であるか書込み命令であるか決定す
る。

読取り命令が存在すると仮定すれば、ブロック２３０内
においてデータが読取られ、その時点のアドレスに記憶
され、アドレスは増加されバイトの計数値は減少される
。

ブロック２３４においてチェックされてバイトの計数値
が零でないとすれば、マイクロルーチンはブロック２３
０にもどり読取ったデータの機能を続はバイトの計数値
を減少させ、これを、ブロック２３４においてバイトの
計数値が零になるまで続ける。

バイトの計数値が零に等しくなると、その時点でのアド
レスが、ブロック２４６に示されているように、ＩＳＢ
に記憶される。

次にマイクロルーチンはブロック２４８に進み、ここで
現時点アドレスと最終アドレスとが比較される。

現時点アドレスが最終アドレスより小さいか等しいとき
には、流れはブロック２５０に進み終了文字ビットがセ
ットされているかどうかチェックする。

もし終了文字ビットがセットされていなければ、マイク
ロルーチンはブロック１６２で示された「完了」行程に
進む。

もし終了文字ビットがセットされていれば、ブロック２
５２に進み終了文字がＩＳＢから取出される。

次に終了文字が最後の文字と比較され、もし等しくなけ
れば、マイクロルーチンはブロック１６２で示された「
完了」行程に進む。

ブロック２５４においての比較により終了文字が最終文
字に等しいか、現時点アドレスがブロック２４８におけ
る最終アドレスより大きれば、マイクロルーチンはブロ
ック２４０に示されているように機能を無演算にセット
する。

ブロック２４２に進むと機能はＩＳＢに記憶される。

マイクロルーチンはブロック２４２を退出してブロック
２４４に進み、ここで装置番号の状態がＩＳＨに記憶さ
れる。

この点からマイクロルーチンはブロック１７８で表わさ
れた終了行程に進む。

同様にして、書込み命令が送られブロック２２８におい
てチェックされた場合には、マイクロルーチンはブロッ
ク２３２にもどされ、ここでデータが現時点アドレスか
ら書込まれ、現時点アドレスが増加され、バイトの計数
値が減少される。

ブロック２３６内において、バイトの計数値が零である
かどうか決定される。

もしバイトの計数値が零でなければ、マイクロルーチン
は再びブロック２３２に進み、ブロック２３６により零
が検出されるまでバイトの計数値を減少させ続ける。

バイトの計数値が零になると、マイクロルーチンは、読
取り命令に関して述べたと同じ通路に進む。

ブロック２２６にもどり、ここで状態がチェックされ、
もし状態が容認できるものでないならばマイクロルーチ
ンはブロック２３８に進み、初期設定ビット、無演算ビ
ット、および「Ｑ」ビットをセットし、最後にチェイン
（鎖）ビットをリセットする。

ここで「Ｑ」ビットとは終了行程において「入力」が行
なわれるかどうかを決定するビットである。

次にマイクロルーチンはブロック２４０に進み機能を無
演算状態にセットし、ブロック２２６における状態チェ
ックが容認すべきものであるときとまったく同一の仕方
で終了ブロック１７８へ続く。

機能が非データ転送であると決定された場合の第５Ｃ図
において、信号は第５Ａ図からブロック１５８に入り、
ＮＯＰブロック１６０へ進む。

ここではＮＯＰビットがセットされているが、セットさ
れていないかが決定される。

もし示された機能が無演算であれば、信号はブロック１
６０を出てブロック１６２に入り、マイクロルーチンは
ＰＳＷで特定される次の指令に進む。

ＮＯＰビットがセットされていない場合には、ブロック
１６０から出ると信号はブロック１６４に入り、この場
合初期設定ビットはリセットつまりＯである。

もし初期設定された機能が示されているときは、ブロッ
ク１６４において、マイクロルーチンはブロック１６６
内の初期設定インチ゛イケータをリセットし、ブロック
１６８に進み出力コマンド１をチェックする。

もし出力コマンド１がブロック１６８においてセットさ
れていると、マイクロルーチンの信号はアドレスブロッ
ク１７０に入り、装置が呼出され、ブロック１７２にお
いてＩＳＢからコマンドバイトを出力する。

次に信号は第５Ｄ図に示された完了行程のブロック１６
２へ退出する。

ブロック１６８内の出力コマンドがセットされていなけ
れば、マイクロルーチンはブロック１７４に入り、減少
メモリー兼試験であるか「無効Ｊ （Ｎｕｌｌ）である
かをチェックする。

機能コードのビット２および３は減少メモリー兼試験（
ＤＭＴ）を表わす。

この演算においてはＩＳＢの計数フィールドが各割り込
み信号当り１つづつ減少される。

計数値が零になった場合終了行程に入る。

更に、機能コードのビット２および３の両方がセットさ
れているときは、無効（Ｎｕｌｌ）機能を表わし、終了
行程に入る。

もし両方がセットされていなければ、マイクロルーチン
は第５Ｂ図のＣブロック１５６に進む。

信号はブロック１７６に進みＤＭＴをチェックする。

もしＤＭＴでなければ、ビットがセットされ、マイクロ
ルーチンは終了フ゛ロック１７８に進む。

もし機能がブロック１７６において減少メモリー兼試験
を表わしていると判定されれば、マイクロルーチンは、
ブロック１７９に入り、ＩＳＢから計数値を取出し、ブ
ロック１７９を退出し、ブロック１８０に進み、計数値
を「１」だけ減少させ、再び記憶させる。

ブロック１８２はバイトの計数値をチェックし、もし零
であれば、プログラムは第５Ｄ図の終了行程Ｅブロック
１７８に進む。

ブロック１６２が非零計数値を示している場合には、プ
ログラムは第５Ｄ図の完了行程Ｄブロック１６２へ退出
する。

初期設定ビットかブロック１６４においてリセットされ
ない場合には、信号は、ブロック１６６、１６８および
１７４を通過し、ＤＭＴブロック１７６に再び入り、前
述した残りの命令を遂行する。

もし減少メモリー兼試験でなければ「無効」でありした
がってマイクロルーチンは第５Ｄ図の終了行程Ｅへ退出
する。

減少メモリー兼試験機能により今までの演算における割
り込みを計数することができる。

次に第５Ｄ図のブロック１７８より終了行程を説明する
と、マイクロルーチンはブロック１８４においてＩＳＢ
の機能コードにおけるキュー（ｑｕｅｕｅまたは列）ビ
ットをチェックする。

もしキュービットがブロック１８４内で゛セットされて
いるとすれば、完了行程での参照のためにフラグ（ｆｌ
ａｇ）をセットし、信号はブロック１８６へ送られ、こ
こでコア内のキューが決定される。

もしキューがいっばいであれば、ブロック１８８に進み
、ＩＳＢのアドレスがロケーション８Ａに入れられ、ブ
ロック１９０においてロケーション８Ｃから新しいＰＳ
Ｗをロードし、最後にブロック１９２で示されたＰＳＷ
の交換を行なう。

もしキューがいっばいでなければ、ＩＳＨのアドレスが
ブロック１９４においてキューに置かれる。

次にチェインビットがブロック１９６において分析され
る。

もしチェインビットがセットされていれば、ＩＳＢから
のチェイン値がブロック１９８において、この装置に特
定されたサービスポインタ表のロケーションに置かれる
。

次にＤＯＩＴビットがブロック２００において機能コー
ドから分析される。

ＤＯＩＴビットがセットされていれば、マイクロルーチ
ンは第５Ａ図および５Ｄ図に示されているように再びブ
ロック２０２から始まる。

第５Ａ図に示されているように、再進入行程は、ブロッ
ク１４４と１４６の間でプログラムに入る。

これによりＩＯ転送の終了時に即答指令が発生し得る。

あるいは、別の■０転送の開始が、新しい割り込みサー
ビスブロックを使用している同一装置に行なえる。

このようにして、別のＩＯ転送を行なうのにソフトウェ
アを必要としないので、処理時間が節約される。

ブロック１９６においてチェインビットがセットされて
いなければ、またはブロック２００においてＤＯＩＴビ
ットがセットされていなければ、第５Ｄ図のブロック１
６２の完了行程に進む。

完了行程に進むと、マイクロルーチンはブロック１６３
においてキューフラグをチェックする。

もしリセットされていれば、退出ブロック１５０へ進む
。

もしキューフラグがセットされていれば、マイクロルー
チンはブロック２０４に進み、ＰＳＷのビット６のチェ
ックが行なわれる。

もしこれがリセットされていれば、マイクロルーチンは
退出ブロック１５０へ進み、次の命令の実行の前に、外
部割り込み信号のチェックが行なわれる。

もし、外部割り込み信号が存在すれば、マイクロルーチ
ンは次の命令を実行する前にこれを処理する。

ブロック２０４においてＰＳＷのビット６がセットされ
ている場合には、Ａレジスタはブロック２０５に示され
ているようにＸ ００８２にセットされ、ＰＳＷの交換
がブロック２０６において次に行なわれる。

ブロック２０８においてこの時点でのＰＳＷのビット６
がリセットされていれば、マイクロルーチンはブロック
２１０に進み、ブロック１５０Ａで退出する。

ＰＳＷのビット６がセットされていれは゛、キューが記
入（エントリー）についてチェックされる。

もしどれか記入があれば、マイクロルーチンはブロック
２１２に進む。

もしキューに記入がなければ、マイクロルーチンはブロ
ック２１０においてＰＳＷのビット０をチェックする。

もしこれがセットされていれば、ブロック２１４の待ち
状態に進む。

もしリセットされていれば、マイクロルーチンは行程Ｏ
のブロック１５０Ａへ退出する。

このマイクロルーチンには２つの主要な利点がある。

その１つは即答割り込みであり、これにより、利用者は
各装置に１つづつ２５６までの呼出しロケーションを利
用することが可能で、かつ割り込みを行なう装置を識別
する必要がない。

他の利点は、動り込みサービスブロックの機構に依るも
ので゛あり、これにより、進行中のプログラムを中断す
ることなくバックグランド（背景的）形態において、デ
ータが転送されパルスが計数され得る。

すべてのマイクロルーチンは正規の利用者命令の実行の
間に遂行される。

更に、実時間のプログラムを中断することなく実時間プ
ログラムを間合わせることが出来る。

外部注意状態は、本装置にそのとき連動していない装置
によりシュミレートされ得る。

本装置は処理装置のプログラム制御下で試験される。

上記の如きシュミレートした割り込みが存在しないとき
は、計算機に取付けられた周辺装置群はプログラムを試
験するために信号を発生する必要がある。

更に、マイクロルーチンのシュミレート割り込み機能に
より、利用者はプログラムが特定の動作を行なうように
する割り込みをシュミレートすることができる。

特に、操作員がプログラムにフローチャートの特定の通
路を通るようにさせたい場合には、シュミレート割り込
み信号をマイクロルーチンに送ってマイクロルーチンが
必要な通路を通るようにすることができる。

【図面の簡単な説明】

第１Ａ図および第１Ｂ図は合わさって、本考案にしたが
ったマイクロ命令を実行する汎用ディジタル処理装置を
ブロック形式で示している。 第２図は第１図の４つめ行程に対するフローチャートを
示している。 第３図は第１図の復号（デコード）用の第２読取り専用
メモリーの詳細なブロック図である。 第４Ａ図および第４Ｂ図は合わさって、割り込みサービ
スブロックのブロック図と割り込みサービスブロックの
ファンクションコード（機能符号）を示している。 第５Ａ図は模擬装置を介してまたはいくつかの外部装置
から割り込み信号が送られる動作順序を示すブロック図
である。 第５Ｂ１図および第５Ｂ２図は合わさって、完了または
終了行程へのテ゛−タ転送順序を示す図面である。 第５Ｃ図はパルス計数動作に対する割り込みを計数する
ための順序をブロック図で示す。 第５Ｄ図は外部装置の割り込み信号に対する終了または
完了順序のブロック随である。

Claims (1)

1. 【実用新案登録請求の範囲】 次の構成を有し、読取り専用メモリ（ＲＯＭ）に記憶さ
   れるマイクロルーチンに従って実行される使用者命令を
   もつ主メモリを具備するマイクロプログラムプリセッサ
   ； （ａ） マイクロルーチンの各々に関連して各使用者
   命令のマイクロルーチンの先頭番地を保持するデコード
   読取り専用メモリ （ＤＲＯＭ）、（ｂ） 命令レジ
   スタ、 （Ｃ） 使用者命令を主メモリから取出し命令レジス
   タに格納するための第１デコード命令手段、（ｄ）
   使用者命令の操作コードを命令レジスタからとり出し前
   記デコード読取り専用メモリ （ＤＲＯＭ）により当該使用者命令に関するマイクロル
   ーチンの先頭アドレスを得る手段、（ｅ） 使用者命
   令を実行するためのマイクロルーチンをもつ読取り専用
   メモリ（ＲＯＭ）のアドレスを与えるために前記先頭番
   地を受容し、順次歩進されるアドレスレジスタ、 （ｆ） 主メモリから次の使用者命令をとり出すため
   の第２デコード命令手段。