JPS582016A - 薄膜容量素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｉ　発明の背景 本発明は薄膜容量素子の製造方法に関する。

更に詳しくは、酸化ケイ素薄膜容量素子の製造方法の改
良に関する。

従来、薄膜容量素子として、酸化ケイ素薄膜コンデンサ
を用いるものが知られている。

このような酸化ケイ素薄膜容量素子を作製するには、従
来、酸化ケイ累薄膜をスパッタリング、蒸着等の薄膜法
によって形成している。

しかし、このような薄膜法により酸化ケイ素薄膜を形成
するときには、特に、薄膜厚み方向に電圧を印加する場
合、電極および薄膜コンデンサの被着が３工程以上に及
び、製造上不利になる。

一方、単結晶シリコンウェハの表面を熱酸化して、酸化
ケイ素薄膜の被膜を形成し、被膜の一部を選択除去した
後、所定の電極付けを行って得られる薄膜容量素子も知
られている。しかし、この場合は、シリコンウェハ上に
形成されているため、チップコンデンサとして取り扱い
Ｋくい。

他方、セラミクス等の絶縁性基板上に、スパッタリング
、蒸着等の通常の薄膜法により、シリコン層を形成し、
次いでこれを熱酸化し、その表面に酸化ケイ層被膜を形
成し、この後、上記同様、所定の電極付けを行っても、
薄膜容菫素子が得られ、そのとき、チップ状の容ｔＸ子
として取り扱いは容易になると考えられる。

しかし、このようなときには、本発明者ら　・の実験に
よれば、得られる酸化ケイ素薄膜中にピンボール等の欠
陥が多く、耐圧が低く、また容−が不安定でドリフトが
大きく、さらには高周波損失も大きいことが確認されて
いる。

ｌ　発明の目的 本発明は、このような実状に鑑みなされたものであって
、薄膜被着の工程数が少なく、またチップコレデンサと
して取り扱い易く、しかも酸化ケイ素薄膜中にピンホー
ル等の欠、陥が少なく、コンデンサとしての耐圧が高く
、また容量が安定で変動せず、高周波での損失も少ない
酸化ケイ素薄膜容菫木子の製造方法を提供することを主
たる目高とする。

本発明者らは、このような目的につき鋭意検討を繰返し
、本発明をなすに至ったものである。

すなわち、本発明は、絶縁性基板上に、化学気相成長法
により、０９３７層を形成し、□　次いでこれを熱酸化
して当該シリコン層表面に酸化ケイ素層を形成し、当該
酸化ケイ累層の一部の領域を選択除去した後、上記シリ
コン層−Ｆ面に第１の電極層を形成し、また上記酸化ケ
イ素層上に第２の電極層を形成することを特徴とする薄
膜容量素子の製造方法である。

なお、化学気相成長法によって形成したシリコン層を熱
酸化して得られる酸化ケイ素層を薄膜コンデンサとする
こと、およびそれによってもたらされる後述の本発明所
定の効果については従来全く知られていない。

璽　発明の具体的構成 以下、本発明の具体的構成について詳細に説明する。

本発明に従い製造される薄膜容量素子の基板は、絶縁性
基板である。

絶縁性基板としては、アルミナ等の各種セラミクス板、
各種ガラス板、さらには、セラミクス板上にグレーズ層
を形成したグレーズドセラミクス板等いずれであっても
よ（・。

また、このような絶縁性基板上には、その表面に、種々
の下引層が形成されていてもよ性基板４上に、化学気相
成長法により、シリコン層１を形成する。

形成されるシリコン層は種々のものであってもよいが、
通常、多結晶体として形成される。

また、シリコン層の抵抗としては、種々のものであって
よく、ある程度の抵抗値を示せばＲＣＣ素子製造され一
又抵抗値が低ければＣ素子が製造されることになる。こ
の場合、抵抗値が１Ｏ−３Ω・α以下となり、低抵抗シ
リコン層となると、いわゆるＣ素子となる。

このため、シリコン層は、シリコン単独からなっても、
シリコン中に他の添加元素が含有されるものであっても
よい。この場合、抵抗値をよシ小さくするために線、シ
リコン中に、１モル％１！度以上、より好ましく社、１
〜５０七ル一＠度のリン、ホウ素、ヒ素、アンチ峰ン、
アルオニりム等の１１１以上が含有されているものが好
適である。

このようなシリコン、層祉、一般に０．１〜５μ鯛程度
の厚さに形成される。

・このようなシリコン層１を、絶縁性基板４上に化学気
相成長法によル形成するには、揮発性物質として、シラ
ン（８１Ｈ４）　、塩化ケイ素等をシリコンソーストＬ
−。

必要によシリコン単独 は、その塩化物、水素化物、有機物等をソースとする０
また、キャリヤガスとしては、Ｈ，、Ｈ・、Ａｒ等・を
用いれによい。ナして、反応温度ｄ、５００〜１１００
ｏｃｌ１とすればよい。なお、化学気相成長法としては
、通常のＣＶＤの仙、プラズマＣＶＤや減圧ＣＶＤによ
ってもよい。また、キャリヤガスとソースの混合比、流
量等は、所望のシリコン薄膜抵抗値およびシリコン薄膜
組成に対応して、実験から容易に求めることができる、 このような化学気相成長法を用いる結果、後述の熱酸化
によって形成される酸化ケイ素被膜中のピン・ｊ・−ル
等の欠陥は、化学気相成長法を用いず、スパッタリング
、蒸着等によりシリコン薄膜を形成するときと比較して
、格段と減少する。また、特にシリコン中に他の添加元
業を貧有させるときには、スパッタリング、蒸着等によ
るときと比較して、Ｘ　一層厚におけるシリコン層の抵
抗は、１／１０程１ｉまで減少する。

なお、このように形成されるシリコン層１は、通常、ホ
トエツチングにより、所定の形状とされる。この場合、
シリコン層１の形状は、素子の用途に応じ、檀々質吏可
能である。

このようにして、絶縁性基痒４上に、シリコン層ｌを形
成した後、第２図に示されるように１熱酸化により、シ
リコン層１０表面に、酸化ケイ素層２を形成する。

このような熱酸化としては、空気中で打ってもよいか、
通常は、水蒸気雰囲気中や、乾燥酸素雰囲気中で行うの
が好適である。また加熱温度は、１０００〜１２００℃
程度とする。

そして、このような温度にて、１０分〜数時間、通常、
数十分程度保持して、熱酸化処理が行われる。

このような熱酸化により、シリコン層１表面には、酸化
ケイ素層２、一般にはＳｉＯ□菫論組成に近（、これに
必要に応じ他の元素をの厚さで形成される。

次いで、上層酸化ケイ素層２の一部を、例えば第３図に
示されるように、選択除去してシリコン層１を露出させ
る。

酸化ケイ素層２を選択除去するには、通常の７／ｌ素の
エツチング液を用い、ホトエツチング法を用いて行えば
よい。また、選択除去を行って形成さ些る領域の、形状
等につＶ・ては、素子の構造に応じ適宜決定すればよい
。

この後、例えば第４図に示されるように、シリコン層１
上面に第１の電極層５１を形成し、また酸化ケイ素層２
上に第２の電極層５２を形成する。

電極層５１および電極層５２は、通常、各種導電性ｕ鼾
から、薄膜構造−として、蒸着、スパッタリング、化学
気相成長法等により形成すればよい。この場′合、チッ
プ状コンデンサとしてのボンディング性を良好にするた
めには、第１および第２の電極層５１．５２を、ニッケ
ル、アルミニウム等から形成することが好ましい。なお
、このような第１および第２の電極層５１．５２は、一
般に、０．１〜５μ憾程度の厚さに形成すればよい。

このような場合、第２の電極層５３は、第４図に示され
るように、酸化ケイ素薄換２上面に形成されてもよい。

また、酸化ケイ素薄膜２上に、史に別の抵抗層および／
またはインダクタンス層を薄膜構造にて形成し、その−
トに第２０′庫憧層を設け、１（Ｃ素子、ＬＣＣ素子）
ＬＬＣ素子等としてもよい。

しかる後、必要に応じ、最上層として、第５図に示され
るように、保護層７を形成し、薄膜容を素子が形成され
る。

この場合、保護層７は、一般に、図示のように、第１お
よび第２の電極層５１、！ｌ！２のポンディング領域を
残して形成されるものである。そして、保護層７として
は、薄膜ないし厚膜構造をもつ種々の材質から形成すれ
ばよい。ただ、その下地との接着性や、素子寿命の向上
という観点からすると、実質的に酸化ケイ素からなる層
を薄膜法ないし、厚膜法によって形成することが好まし
い。

■　発明の具体的作用効果 本発明によって製造される薄膜答を素子は、チップコン
デンサとして使用され、第１および第２の電極に通電す
るよう、機器中に配置される。

そして、例えば１■φ程度の面積としたとき、１０〜１
０，０００　ｐ）”の所定の容量とすることができる。

本発明によれば、製造に際し、被着工程が減少するので
製造上有利である。

また、絶縁性基板上に形成するので、チップコンデンサ
として、取扱いが容易となる。

さらには、スパッタリング、蒸着等によりシリコン層を
形成し、これを熱酸化する場合と比較して、酸化ケイ素
層中のピンホール等の欠陥がきわめて少ない。

このため、耐圧が格段と向上し、また容量の安定性が格
段と向上し、電圧のトリ゛フトもきわめて少な（、高周
波における損失も格段と小さい。そして、これらは、ス
パッタリング等の通常の薄膜形成法によりシリコン層を
形成するときと比較して、１桁程度向上することが確認
されている。

【図面の簡単な説明】

第１図は、本発明における第１の工程を説明するための
ｗＴ向図である。第２図は、本発明における第２の工程
を説明するための断面図である。第３図は、本発明にお
ける第３の工程を説明するための断面図である。第４図
は、本発明における第４の工程を説明するための断面図
である。第５図は、本発明の製造方法の実施後において
、更に付加してもよい工程を説明するための断面図であ
る。 １・・・・・・・−・・・・・・・・・・・・・・・シ
リコン層２・・・・・・・・・・・・・・・・・・・・
・・・・酸化ケイ素層４・・・・・・・・・・・・・・
・・・・・・・・・・絶縁性基板５１・・・・・・・・
・・・・・・・・・・・・・第１の電極−５２・・・・
・・・・・・・・・・・・・・・・・第２の電極層７・
・・・・・・・・・・・・・・・・・・・・・・・保護
層代理人　　弁理士　　石　井　陽　− ４″ 、ｔｉ　　図 牙８図

Claims (1)

【特許請求の範囲】
1. 絶縁性基板上に、化学気相成長法により、シリコ／層を
   形成し、次いでこれを熱酸化して当該シリコン層表面に
   酸化ケイ素層を形成し、当該酸化ケイ素層の一部の領域
   を選択除去した後、上記シリコン層上面に第１の電極層
   を形成し、また上記酸化ケイ素層上に、第２の電極層を
   形成することを特徴とする薄膜容量素子の製造方法。