JPS58200415A

JPS58200415A - 磁気記録装置

Info

Publication number: JPS58200415A
Application number: JP8425482A
Authority: JP
Inventors: Hideo Miyazawa; 宮沢　秀雄
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-05-18
Filing date: 1982-05-18
Publication date: 1983-11-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、磁気素材にデータ信号を記録する磁気記録装
置に関し、特に集積回路化に適した簡易Ｄ／Ａ変換器を
用いた磁気記録装置を提供するものである。

従来、磁気テープに信号を記録する方式として、いわゆ
るサラポロシティスタンダードと呼ばれる方式が知られ
ている。この方式について説明すると、シリアルデータ
形式は１′０″データをＩ′１″データの２倍の時間間
隔に設定して、信号レベルの′″ＨＩＩレベルと′″Ｌ
　１ルベルを、上記データ形式の０”データおよび”　
１　”データとは無関係に交互に繰り返して、第１図に
示すような波形の。

データ列を構成し、データ信号はこれを基礎にして磁気
記録される。ところが、この第１図の波形を、このまま
テープレコーダで磁気テープに記録し、再生すると、記
録時の入力波形が、振幅の中心に関して、上下面積が等
しくないため、その再生波形は第２図のように上下に大
きく揺れ、復調微分して、第３図に示すような波形を得
、これをテープレコーダで磁気テープに記録するのであ
るが、これを再生すると第４図のようになり、さらりこ
この波形を、第４図中のａ、ｂの各レベルでシュミット
トリガ回路をはたらかせて波形整形し、・麻６図のよう
な波形に復調している。しかし、この方式では第１図の
入力波形を微分するだめに、コンデンサを含む微分回路
が必要であり、ＭＯ８回路で実施することは離しい。し
かもその微分された波形は、元の微分する前の波形の振
幅に比べて、人きく減衰するため、テープレコーダのゲ
インをトげる必要がでてくる。また、微分波形のため、
テープレコーダの周波数時゛性も高くなければならない
。さらに、再生回路は、シュミットトリガのトリガポイ
ントを元の波形に復調できるように設定する際、微調整
が必要なため、データの復調に関して一定性を欠く要素
゛も包含している。しかも、従来装置は、バイポーラ半
導体素子を必要とするため、コンピュータシステムのパ
スラインに直結可能なプログラマブル■１０（入出力）
として磁気記録復調回路を１チップＭＯ８−ＬＳＩ化し
にくいので、従来、復調、変調回路をランダムロジック
で組み、パラレル−シリアル変換用Ｉ１０素子とを組み
合せて使用していたため、回路構成が非常に煩雑になり
、実装密度が上がらなかった。

本発明は上述の問題点を解決する有用な磁気記録装置を
提案するものである。以下本発明を実施例により詳しく
説明する。

第６図は、本発明の磁気記録装置の回路を示すもので、
データを有するシフトレジスタ１の出力を後述するエツ
ジ間隔変調回路２及びＤ／Ａコンバータ３に入力接続し
、出力端子４に磁気記録信号波形を得る。また、径路６
は、上記エツジ間隔変−調回路２０所定信号をシフトレ
ジスタ１にシフトクロック信号として帰還接続すること
を示し、さらに、上記エツジ間隔変調回路２の出力側を
前記Ｄ／Ａコンバータ３に入力接続する。第７図にシフ
トレジスタ１、エツジ間隔変調回路２の構成例を示し、
第８．９図にＤ／Ａコンバータ３の２つの実施例を示す
。第７図でＡ、Ｂ、’Ｃ，Ｄ、Ｅ。

Ｆおよび　はそれぞれ１ビツトのレジスタを表わし、全
体でシフトレジスタを構成する。さて、第７図の回路に
おいて、シフトレジスタ１の出力端子１５号ＴＸＤを２
つのＮＡＮＤゲート１２．１３の各一方の端子１８　、
２０に入力接続し、一方、クロック信号は端子１６を通
じて、上記エツジ間隔変調回路内の前記一方のＮＡＮＤ
ゲート１２の他方の端子１７及び第１のＤ型フリップフ
ロップ回路（以下Ｉ）−Ｆ、Ｆと略す）１４のりＣｆｆ
７り入力端子２２に接続する。上記ＮＡＮＤゲート１２
の出力信号ａを、上記Ｄ−Ｆ、Ｆ１４の負論理のセット
端子内及び前記他方のＮ’ＡＮＤゲート１３の他方の入
力端子１９に接続する。上記Ｄ−Ｆ、Ｆ１４の負論理の
リセット端子ｋに上記ＮＡＮＤゲート１３の出力信号す
を入力する。また、上記１）　　ＩＩ’　、ｌｉ’、　
１４のデータ入力端子Ｄ１ＶＣは、同１）−Ｆ’、、Ｆ
１４自身のコンブリメント出力（Ｑｌ）端子の信号Ｃを
入力すると共に、この出力信号Ｃは、径路５により前記
シフトレジスタ１のシフトクロック入力端子に加えられ
る。前記第１のＤ−１ｉ”　、　Ｆ　１４の出力端子Ｑ
１　の信号ｄを第２のＤ−Ｆ　、　Ｆｌｔｓのクロック
信号入力に接続し、この第２のＤ−Ｆ、Ｆ１５データ入
力端子Ｄ２へは自身のコンブリメント出力（負、）端子
の信号ｅを接続し、同第２のＤ−Ｆ、Ｆｌｓの出力（Ｑ
２）端子の信号をｆとする。次に第８図は、前記第６図
中のＤ／Ａコンバータ３の一例を示したものである。

前記エツジ間隔変調回路２からの出力信号ｆをインバー
タ３１に入力すると共に、ＡＮＤゲート３３　、３５　
、の一方の入力端に接続し、また、上記インバータ３１
の出力側を、ＡＮＤゲート３４゜３６の一方の入力端子
に接続する。同様に、前記シフトレジスタ１からの信号
ＴＸＤを、上記ＡＮＤゲー）３３．３４の他方の入力端
子に接続し、上′記ＡＮＤゲート３６，３．１６の他方
の入力端子には□ インバータ３２の出力信号を入力接続する。そして、上
記ＡＮＤゲー）３３，３４，３５．３６の各出力信号Ｇ
　１　＋　Ｇ　２　＊　Ｇ　３　＊　Ｇ　４を、それぞ
れ、ソー特開昭５８−２００４１５（３’）ス側を接地させたＭＯＳトランジスタ３７．３８゜３９
．４０のゲートに接続する。上記ＭＯＳトランジスタ３
７，３８，３９．．４０のドレイン側は、Ｉ！（抗４１
および各抵抗４２．４３．４４．４５を介して五源端子
４６に接続し、出力端子４７より変換イア５号ｆ：得る
ものとする。第９図は、パルス信号波形ＶＣ１同パルス
幅より狭いパルスを重畳して変調する場合に用いるＤ／
Ａコンバータの一実施例を示す。本実施例では、第７図
に示したエツジ間隔変調回路２中に用いたＤ−Ｆ、、Ｆ
１４のコンブリメント出力（Ｑ）端子からの出力信号を
、５ＴＣＫψ１１．：了ｅζ接続する。前記エツジ間隔
変調回路２からの信号ｆｆＡＮＤゲート５４．６６．５
７ならびに、インバータ６１を介して、ＡＮＤゲート６
６゜５８．５９にそれぞれ入力接続する。次に、前記Ｔ
ＸＤ信号をＡＮＤゲート５４．５５ならびに、インバー
タ６２を介してＡＮＤゲート５６　、５７　。

５８．５９の別の入力端子にそれぞれ接続する。

また、新たに追加した上記５ＴＣＫ端子への入力（、ｉ
号は、上記ＡＮＤゲート６６、．５Ｂならびに、９、−
：、。

インバータ５３を介して、上記ＡＮＤゲート６７゜６９
の第３番目の入力端子に加える。上記ＡＮＤゲート６４
の出力側Ｇ、を、ソース側を接地したＭＯＳ　）ランジ
スタロ０のゲートに接続する。以下同様にして上記ＡＮ
Ｄゲート５５．５６．５７゜５８．６９の各出力側の信
号Ｇ　２　、Ｇ　３　＋　Ｇ　４　、Ｇ　５　＋０６を
ソース側を接地したＭＯＳ）ランジスタ５６．５６．６
７．５８．５９の各ゲートに接続する。まだ、上記各Ｍ
Ｏ８）ランジスタ５４゜５５．５６，５７，５８．６９
のコレクタは、抵抗６６ならびに各抵抗６７．６Ｂ、６
９，７０゜７１．７２を介して電源供給端子７３に接続
し、上記抵抗６６と−Ｆ記抵抗６７〜７２との共通接続
点を出力端子７４とする。

次に、本°発明による回路動作を説明する。第１０図に
於て、ソフトレジスタ１は、シフトクロックパルスとし
ての信号Ｃの立ち下がりで、内容のデータをシフトして
ｒＡＪの内容を出力端子上に信号Ｔ’ＸＤとして出力す
る。ここで、前記エツジ間隔変調回路２中の第２のＤ−
Ｆ、Ｆ１６の初期状０態をＱ２−Ｌと仮定する。また、磁気記録すべきデータ
を０”　ＩＩ　１１＋　、　＋１　ｏＩＩ　、　ＯＩＩ
　、　（“１″。

“′０″としてシフトレジスタＡ−Ｆに、このデータを
保持していると仮定する。

クロック信号ｅＤＶｃ於る立ち上がりで、Ｄ−Ｆ、Ｆ１
４の４．出力、すなわち、信号Ｃが１１　ＨＩＩ　−′
“Ｌ　”に変わると同時に、同Ｄ−Ｆ、Ｆ１４のＱ１出
力すなわち、信号ｄは、上記信号Ｃの反転信号なので、
”　Ｌ　”−”　ＩＩ　”になる。そして、上記信号Ｃ
がシフトレジスタ１のシフトクロックに入力さＪｚ、シ
フトレジスタの内容がシフトして、ＴＸＤ−にには”　
Ｏ”データ、即ち“Ｌ″′が出力され、同時ｖＣ１内部
の各レジスタの状態は、第１３図［ＩＫ示すようにＡ＝
”１”、Ｂ＝“’ｏ”　、Ｃ＝”　Ｏ°′。

１）＝”　１　”　、　Ｅ＝”　Ｏ°′になる。またｄ
が１Ｌ＃−”Ｌ″′に変化したので、Ｄ−Ｆ、Ｆ１ａの
出力Ｑ２＋すなわち、出力信号ｆは＠　Ｌ　Ｉ＋＝“）
ピになる。クロ゛ツク信号Φと０間で、クロックパルス
の”　Ｉｔ　”と信号ＴＸＤのＬ　ＩＩとを入力とする
ＮＡＮＤ１２の出力ａは”　Ｈ”であり、この出力ａの
”Ｉｆ”と上記信号ＴＸＤの“Ｌ″とを入力とするＮＡ
ＮＤｌ３の出力すは′Ｈ゛′である。クロック信号＠で
は、クロックは”Ｈ”−”Ｌ”になるが、特に変化はな
く、また、クロック信号０〜０間では、クロックパルス
がＬ　ＩＩで上記信号ＴＸＤ−″Ｌ”でＮＡＮＤｌ２の
出力ａは”Ｈ″′となり、同出力ａの”Ｈ”と上記信号
ＴＸＤの”Ｌ″とで、Ｎ　ＡＮＤ１３の出力すは′Ｈ″
となり、Ｄ−Ｆ、Ｆ１４に変化はない。クロック信号Ｏ
が、”Ｌ”−”Ｈ”になる瞬間、ｒ）−Ｆ、Ｆ１４の出
力Ｑ１（信号ｄ）が“Ｈ”−“Ｌ　”になる。従って、
６１　である信号Ｃも、＋１　Ｌ　ＩＩ　＝　１１　Ｈ
ＩＩになる。クロックツ（ルスＯ〜・では、クロックパ
ルスのＨ１１と上記信号ＴＸＤのＨＬ　ＩＩとで、ＮＡ
ＮＤｌ２の出力ａはＨＩＩとなり、上記信号ａのＨ”と
ｔ記信号ＴＸＤの”Ｌ”とでＮＡＮＤｌ　３の出力すは
１１”となり、前記Ｄ−Ｆ、Ｆ１＋は変化しない。クロ
ックパルスＯでハ、クロックパルスｌｄ”　Ｈ”−′“
Ｌ　”であるが、いずれのロジックレベルにも変化はな
い。クロックパルスＯ〜の間では、クロックパルスの”
Ｌ”とＦ開信号ＴＸＤの”　Ｌ　”とを人力するＮＡＮ
Ｄ１２出力ａは１１　ＨＩＩであり、信号ａの°’　Ｈ
”とに配信ＩＴＸＤのａ　Ｌ　ＩＩとで、ＮＡＮＩ）１
３の出力すは“■１″であり、Ｄ−Ｆ、ｒ”１４に変化
はない。クロックパルス■では、クロックパルスが”Ｌ
”−”Ｈ”になり、同時に、シフトレジスタの出力はｒ
ＢＪの内容をＴＸＤに出力するタイミングとなり、信号
ａが”Ｌ”になり、Ｄ−Ｆ’　、　Ｆ　１４がセットさ
れ、したがって、このクロックパルスの立ち上りで上記
Ｄ−Ｆ、Ｆ１４の１）１（ｒｒ号、すなわち、その人力
であるΦ１が、出力端ｆＱ１に出力され、かくして出力
Ｑ１（信号ｄ）はＩｔ　ＨＩＩになる。供は、Ｑｌのコ
ンブリメント信号タなので　１１　Ｈｌ’　　、　ＩＩ
　’Ｌ　ＩＩに変化し、この＼γちドがり信号によって
、／フトレジスタの内容が７フトされ、ＴＸＤ＝”Ｈ”
となり、レジスタ内部は、第１３図１に示すようにＡ−
”Ｏ”。

Ｈ−＝”　ｏ”　、Ｃ−”　１”　、Ｄ＝”　ｏ”とな
る。また、上記１）−Ｆ、Ｆ１４の出力Ｑ１　が”　Ｌ
　”　−ＨＩ＋に変化しだので、第２の１）−Ｆ、Ｆ１
５の出力Ｑ２、すなわち、信号ｆが反転して”Ｌ″にな
る。タロツクパルス○〜Ｏでハ、クロックパルスの”Ｈ
’″と、ＴＸＤの”Ｈ′′とを入力するＮＡＮＤｌ２の
出力ａはＬ　”となり、−Ｆ記信号ａの”Ｌ”と上記信
号ＴＸＤのｆｉ　Ｈ１１とを入力するＮＡＮＤｌ３の出
力すはＨＩＩとなり、Ｄ−Ｆ、Ｆ１４は、信号ａがｔ、
　ＩＴにおいて、セット状態、すなわち、出力Ｑ１が強
制的に＠　ＨＩＮにセットされる。クロックパルスＯ〜
■では、クロックパルスのｌ′Ｌ”と上記信号ＴＸＤの
”Ｈ”とを入力とするＮＡＮＤｌ２の出力ａは“Ｉ（”
となり、同信号ａの“Ｈ′″とｌ二記信号ＴＸＤの１１
　Ｈ″″とを入力とするＮＡＮＤｌ３の出力すは”Ｌ″
′となり、Ｄ−Ｆ、Ｆ１４は、リセット状態、すなわち
上記信号すのＬ°”によ−）て、強制的に出力Ｑ１　が
Ｌ”にさせられる。

クロックパルス■でハ、クロックパルスカｌ′Ｈ″で、
ヒ記イを号ＴＸＤが１１　ＨＩＴなので、ＮＡＮＤｌ２
の出力信号ａが１１１．”となり、Ｑ、を強制的に“Ｈ
”にすることにより、第２のＤ−Ｆ、Ｆ１５の出力Ｑ２
は、前記Ｄ−Ｆ、Ｆ１４の出力Ｑ１（信号ｄ）の１ｊら
にかりによって反転し、”　Ｈ”になる。また、第１の
Ｄ−Ｆ、Ｆ１４の４、信号ＣはｓＱｌのコンブリメント
信号なので、　″）ｉ　”からＬ°″になり、この信号
変化によりシフトレジスタの内容がシフトし、また、シ
フトレジスタ内部は、第１３図■に示すようにＡ−”　
Ｏ”　、　Ｂ＝”　１　”　。

ｃ−”ｏ”（第１３図を参照）になる。クロックパルス
（ト）〜の間では、ＴＸＤ信号がＬ　ＩＩとなり、クロ
ックパルスは“Ｈ”であるから、ＮＡＮＤｌ２の出力ａ
はＩｔ　ＨＩＩであり、また、信号ａがＨＩＩで、ＴＸ
Ｄイ言号は”Ｌ”なので、ＮＡＮＤｌ３の出力すは“Ｈ
”となる。クロックパルスのでは、クロックパルスはＨ
ＩＩ　、　ｆ′Ｌ　ｌ″となるが、いず扛のロジックレ
ベルＶＣも変化はない。クロックパルスφ〜■でハ、ク
ロックパルスカ“Ｌ　”　、ＴＸＤｆＩｉ弓が”Ｌ”で
、ＮＡＮＤｌの出力ａは’　Ｈ”であり、ｊｉＥ　”：
ｉ　ａがＨ”でＴＸＤ信号力＋ｇ（Ｌ　１１なので、Ｎ
ＡＮＤｌ３の出力すは”　Ｈ”である。クロックパルス
■では、クロックパルスが１ＩＬｌｌ→“Ｈ”になり、
第１のＤ−Ｆ、Ｆ１４の出力Ｑ１がＨ−Ｌ　ｖｃ変化ト
る。クロックパルス■〜■では、クロックパルスが゛′
Ｈ°″、ＴＸＤ信号がＬ″′で、ＮＡＮＤ１２の出力ａ
は“Ｈ″′であり、同信号ａが”　Ｈ”で、ＴＸＤイ言
号はＬ′″なので、ＮＡＮＤ１３の出／Ｊ　ｂは“’　
ＩＩ　”である。クロノクツ（ルス■では、クロックパ
ルスが”Ｈ”−”Ｌ’″となるのみで状態の変化はない
。クロックパルス■〜Ｏでは、クロックパルスがＬ”、
ＴＸＤ信号が’Ｌ”でＮＡＮＤ１２の出力ａはＨ”であ
り、また、同信号ａが”Ｈ’″で、ＴＸＤが′Ｌ′であ
るので、ＮＡＮＤ１３の出力すは“Ｈ“である。クロッ
クパルス０では、クロックパルスが”Ｌ”→″Ｈ”で、
ヒ記１）−Ｆ、Ｒ１４の出力Ｑ、がＩ′Ｌ”−１１°′
Ｖこなり、これにともなって、前記第２のＤ−Ｆ、Ｒ１
６の出力Ｑ２の信号ｆが反転して”Ｌ”になる。１．イ
号Ｃは１、−ヒ記Ｄ−Ｆ、Ｆ１４のでシフトレジスタの
内容がシフトされ、ＴＸＤ−Ｌ　Ｉｌ、となり、また、
シフトレジスタ内部は第１３図（Ｖ）ＶＣ示すようＶＣ
Ａ＝”　１　”　、　３３　＝”　０　”となる。以下
同様の流れにより、第１０図に示すようなタイミングチ
ャートが得られる。そして、この第１０図をよくみると
、前記シフトレジスタ１Ｊ）出力Ｔ　Ｘ　Ｄ　ｋｌ、前
述の磁気記録すべきデータ、すなわち、ソフトロジック
データの“ｏ＋＋　、　Ｉｔ　１　”。

”　Ｏ”　、“０″、“１″、“ｏ　”を、ハードロジ
ックとしての回路信号′″ＨＩＩ　、　（′Ｌ　１１に
変換したものであり、一方、前記エツジ間隔変調回路２
の出力、すなわち、第２のＤ−ＦＳＦ１６の出力Ｑ２の
信号ｆは、従来と同様に、前記ソフトロジックデータを
、”ｏ”データが（′１１＋データの２倍の１１、！ｒ
間間隔に設定して、回路信号の“ＨＨ＋＋　、　＠ｌ　
Ｌ　ＩＩに交互に割り付けしたデータ列であることがわ
かる。そこで、第１０図で得られた信号ＴＸＤと信号ｆ
を・、第８図に小すＤ／Ａコンバータに入力すると、第
１１図に示すように動作する。すなわち、クロックパル
ス■〜■のとき、ＴＸＤがＬ　”″及びｆが°“Ｈ”と
なるので、Ｇ３が”Ｈ”、およびＧ、、Ｇ２．Ｇ４が１
Ｌ　１１となる。よって、トランジスタ３９のみがオン
状態となり、他のトランジスタがすべてオフ状態なので
、となる１っここで、Ｒｏは抵抗４１．Ｒ３は抵抗４４の
値、Ｖｃｃ　は電源端子４６の電圧、Ｖｏｕｔは出力端
子４７の電圧である。クロックパルス■〜［Ｆ］のとき
、ＴＸＤが“Ｈ”　、　ｆが６Ｌ゛′となる。従って、
Ｇ２がＨ＋＋およびＧ４．Ｇ３．Ｃｒ４が”Ｌ”の場合
、トランジスタ３８がオン状態となり、出力車ＶＯｕｔ
　　は、に゛Ｃ求−走る。ここで、Ｒ２は抵抗４３の値である。

クロックパルス（Ｄ〜０は、■〜■の動作を繰り返す。

クロックパルス■〜（■では、ＴＸＤが”Ｌ”ｆが”Ｌ
”、Ｇ４が“Ｉ（”及びＧ　１　、　Ｇ　２　＋　Ｇ　
３がＩＩ　Ｌ　１１となり゛、出力電圧Ｖｏｕｔ　　は
、Ｏでより丙られる。ここで、Ｒ４は抵抗４５の値であ
る６、クロックパルス■〜０では、ＴＸＤカニｌｌ　Ｈ
ＩＩ。

ｆが１１°′、Ｇ、がｆｉ　Ｈ＋＋にて、トランジスタ
３７はオン状態となり、出力電圧Ｖｏｕｔは、に−Ｃ求
まる値となる。ここでＲ１は抵抗４２の値である。この
回路で、抵抗４１．抵抗４２〜４６をＲ１，＞　Ｒ３＞
　Ｒ４＞　Ｒ２の条件で適当に選んで設メＪｌすると、
出力重圧波形は、第１２図に示すような■１〜Ｖ４の電
圧波形の出力が、得られる。第１４図ａの波形は、第７
図と第８図との両回路で杉成された記録用信号であり、
これを、テープレコーダを用いて磁気テープに記録し、
再生するときは、中心の０レベルをＡＣＯＶとして、Ｌ
下面債がほぼ等しいため、第１４図すの記録波形の暴れ
がなく、その上、再生の際、第１４図すの波形をＡＣＯ
Ｖを中心にコンパレータをかけると、人力波形をそのま
ま、第１図のような波形として忠実に再現できる。これ
は、第１４図ａに示した入力波形が、ＡＣＯＶを中心に
上下面積が等しく、ｔ７’ｖ、”１’″データの波形は
ｌ１ＯＮデータの波形に比べて、２倍の周波数を持ち、
本来″１″データと“ｏ　”データの振幅を同一にした
とき、テープレコーダの周波Ｆｉ特性により録音された
波形は、″１°′データの方が”　ｏ　”データに比べ
て減衰するが、本究明の方式によれば、″１１Ｉデータ
の振幅が、ｏ　”データに比べて２倍程度あるため、第
１２図の波形のエツジ情報が宙実に残っているだめであ
る。本発明による方式で、最良条件は、磁気テープ再生
時の第１４図ｂｖＣ示す波形に於て、ＡＣＯＶを中心に
して、上下面積が等しくなるよう、第１４図ａの波形の
パルス振幅を決定することでよく、実測によるとはソ下
記の式が成立つ、（Ｖ　−Ｖ　）［：Ｖｌ−ｖ２］＝（ｖ３−Ｖ４）　　１．１　ｘ　−
また、別の実施例として、第（Ｉ　ｏ図で得られたタイ
ミングチャートのＴＸＤ、ｆ、Ｃを第９図に示したｒ）
／Ａコンバータに人力すると、Ｄ／Ａコンバータの各Ａ
ＮＤゲート出力は、第１６図ａに示のとき、ＴＸＤがり
、ｆが”　Ｈ”　＋　ｃが°ｌ　Ｌ　ＩＩ。

Ｇ４が”　Ｈ”で、かつ、Ｇ１．　Ｇ２．　Ｇ３’、　
Ｇ６．　Ｇ６が（（１，ＴＩに於て、となる。クロックパルスθ〜■のとき、ＴＸＤが”　Ｌ
　”　１　ｆがＨ”′、Ｃが“Ｈ”　、　Ｇ３が“Ｈ°
′。

Ｇ１１Ｇ２１Ｇ４．Ｇ６１Ｇ６　　が”Ｌ”に於て、以
下同様にして　、クロックパルスΦ〜■のとき、クロックパルス■〜■ノトキ、クロックパルス■〜■のとき、クロックパルス■〜■のトキ、クロックパルス＠〜■ノトキ、クロックパルス［相］〜ｅのとき、となり、第１６図すのような出力波形が得られる。

かくして、上記第１６図すに相当するような磁気記録す
べき波形を、第１６図ａのようにすると、再生波形は第
１６図すに示すように、波形エツジ情報を、より確寿に
再現することができる。

さらに、第１７図ａ、ｂは、Ｄ／Ａコンノ（−タの機能
を増大したもので、それによって、得られた各信号は、
前記第１６図と同様に第１７図ａのような記録波形にす
ることにより、再生時の出力波形のエツジ情報を確実に
することもできる。また、第１７図すのような記録波形
にすることもできる。

また、再生波形を元の磁気記録波形に復調する場合、第
４図に示すような従来例に於ける微分波形形成後の再現
出力波形では、シュミット・トリガレベルを定めても、
第１図の磁気記録データ波形への忠実な再現は困難であ
ったが、本発明の方式による第１４図すあるいは第１６
図すのような再生波形の場合には、以Ｆに説明するよう
に、第１８図の４調回路を用いて、容易に、第１図のよ
うな波形が忠実に再現できる。即ち、ＭＯＳトランジス
タによるコンパレータ６１と、シリアルパラレル変換器
６２よりなる１チツプ化した乍調回路に於て、カノグリ
ングコンデンサ６４を介して端子６８より再生θＵ形を
入力し、端子６６０基準電圧及び抵抗６３を介して、基
準電圧バイアスすることにより、ＩＩ　１１＋　、　Ｏ
１１のデジタル波形が得られる。

本発明の証明では、磁気テープを用いた磁気記録及び復
調方法について説明したが、本発明は、磁気テープに限
られるものでなく、ディスク形磁気記録Ｖこ適用１して
もよく、さらにまた磁気媒体以外の尤または静＋ｌｊ気
等を電気的に変換する方式への応用も可能である。

以ｈ、説明したように、本発明の磁気記録装置を用いる
と、バイポーラ回路が不用となり、Ｄ／Ａ変換器も数ビ
ットでよく、このＤ／Ａ変換器はＭＯＳ−ＬＳＩ技術で
十分実現可能である。また復調回路もＭＯ８回路のコン
パレータを用いるだけで良い。従って、コンピュータの
周辺Ｉ１０装置としてのパラレルシリアル変換プログラ
マブルＩ１０とともに、復稠、変調器を１チツプのＭＯ
Ｓ−ＬＳＩ化しやすくなる。また、Ｄ／Ａ変換した出力
をそのままテープレコーダを用いて、磁気テープに記録
するので、波形振幅が大きくテープレコーダのゲインは
あ、；、まり入らず、Ｓ／Ｎ特性もすぐれている。　　
　ゞ

【図面の簡単な説明】

第１図は、従来における磁気記録波形のデータ列を示十
図、第２図は、同波形の再生波形を示す図、第３図は、
第１図の信号を微分した信号波形を小す図、第４図は、
第３図の微分波形を再生した信号波形を示す図、第５図
は、第４図の波形から７−ミツトトリガをかけて復調し
た信号波形を小す図、第６図は、本発明の実施例による
磁気記録回路のブロック図、第７図は、第６図に示した
シフトレジスタ及びエツジ間隔変調回路の回路図、第８
図、第９図は、本発明の磁気記録装置に用いるＤ／Ａコ
ンバータの実施例を示す回路図、第１０図、第１１図、
第１２１’Ｊ、第１３図（Ｉ）〜Ｍは、そ汎それ本発明
の磁気記録装置におけるエツジ間隔変調回路、ＤＡコン
バータ内の波形、ＤＡコンバータの出力波形のタイミン
グチャートを表わす図及びシフトレジスタの内容を表わ
す図、第１４１スａ、ｂは、本発明の磁気記録装置によ
り得られる信シ」波形の図、第１６図ａ、ｂは、本発明
の別の実施例に於るＡＮＤゲート出力波形及びＤＡコン
バータの出力波形の図、第１６図ａ、ｂは、ＤＡコ／バ
ータの出力波形とその再現波形の図、−第１７図ａ、ｂ
は、それぞれ出力波形の図、第１８図は本究明の磁気記
録装置で用いる復調回路の回路図である。１・・・・・・シフトレジスタ、２・・・・・・エツジ
間隔変調回路、３・・・・・・ＤＡコンバータ、１２．
１３・・・・・・ＮＡＮＤゲート、１４．１５・・・・
・・Ｄ型フリップフロップ、３１　．３２，５１　．５
２・、６３・・・・・・インバータ、３３〜３６．５４
〜５９・書・Ｑ・　ＡＮＤゲート、３７〜４０．６０〜
６５−−−−−−ＭＯＳトランジスタ、４１〜４６．６
６〜７２・・・・・・抵抗。代理人の氏名　弁理士　中　尾　敏　男　ほか１名縞１
図第３図第４ｒＩＪ鏑５図１０囚イＱ、）ｄ　　γ デ”−タ　　　　　　・ｂ′・　　・う・・　　　・沙
・　　　　・砂・・　　・・、・第１３図Ｆ　　ＥＤＣＢ４第１４図第１５図＆１第１６図第１７図準１８図／６

Claims

【特許請求の範囲】

（１）磁気記録素材へのパルスデータ記録用の信号変換
部に、パルス幅の異なる２種類のデータパルスを交互に
エツジ間隔変調すると共に、上記２種類のデータパルス
の振幅面積が所定の基準レベルを中心に、その−Ｆ下で
同等となる様に振幅変調するパルス変調手段をそなえだ
ことを特徴とする磁気記録装置。
（２）パルス変調手段がパルス幅の異なる２種類のパル
スよりも、さらに狭い時間間隔を有するパルスで各１つ
のデータ成分のパルスを重畳変調させる多重振幅変調機
能を有することを特徴とする特許請求の範囲第１項記録
の磁気記録装置。
（３）　　シフトレジスタと振幅変調を行なうエツジ間
隔変調回路及び上記シフトレジスタの信号と上記エツジ
間隔変調回路の信号とに応動するＤ／Ａコンバータより
なるディジタル磁気記録回路を有し、１−記エッジ間隔
変調＋１Ｊｌ路を１つの入力信号端子をＩＩ−通人力接
続して、上記シフトレジスタの信号を人力とした１対の
ＮＡＮＤゲートと、入力信号端ｒ−と反転出力端子を共
通接続したＤ型フリソゲフロップの少くとも二段縦続回
路とで構成し、上記前段のＤ型フリッグフロノグ回路の
セット、リセット入力端子に上記１対のＮＡＮＤゲート
の各出力信号を人力接続し、且つ、セット大刀端子側の
ＮＡＮＤゲートの他の入力端子と上記前段のＤ型フリノ
グフロノプ回路のクロック信号大刀端子を共通接続して
これにクロックパルスを印加し、上記リセット入力端子
側のＮＡＮＤゲートの他の入力端子にト記セット大刀端
子側のＮＡＮＤゲート信号を入力し、上記前段のＤ観フ
リップ７０ッ／回路の反転出力信号を上記シフトレジス
タのクロックパルス入力部に接続したことを特徴とする
磁気記録装置。
（４）　　Ｄ／Ａコ／バータに前段のＤＷフリッグフロ
ノプ回路の反転出力信号が入力とじて付加接続されたこ
とを特徴とする特許請求の範囲第３項記載の磁気記録装
置。