JPS58200415A - 磁気記録装置 - Google Patents
磁気記録装置Info
- Publication number
- JPS58200415A JPS58200415A JP8425482A JP8425482A JPS58200415A JP S58200415 A JPS58200415 A JP S58200415A JP 8425482 A JP8425482 A JP 8425482A JP 8425482 A JP8425482 A JP 8425482A JP S58200415 A JPS58200415 A JP S58200415A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- output
- circuit
- magnetic recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、磁気素材にデータ信号を記録する磁気記録装
置に関し、特に集積回路化に適した簡易D/A変換器を
用いた磁気記録装置を提供するものである。
置に関し、特に集積回路化に適した簡易D/A変換器を
用いた磁気記録装置を提供するものである。
従来、磁気テープに信号を記録する方式として、いわゆ
るサラポロシティスタンダードと呼ばれる方式が知られ
ている。この方式について説明すると、シリアルデータ
形式は1′0″データをI′1″データの2倍の時間間
隔に設定して、信号レベルの′″HIIレベルと′″L
1ルベルを、上記データ形式の0”データおよび”
1 ”データとは無関係に交互に繰り返して、第1図に
示すような波形の。
るサラポロシティスタンダードと呼ばれる方式が知られ
ている。この方式について説明すると、シリアルデータ
形式は1′0″データをI′1″データの2倍の時間間
隔に設定して、信号レベルの′″HIIレベルと′″L
1ルベルを、上記データ形式の0”データおよび”
1 ”データとは無関係に交互に繰り返して、第1図に
示すような波形の。
データ列を構成し、データ信号はこれを基礎にして磁気
記録される。ところが、この第1図の波形を、このまま
テープレコーダで磁気テープに記録し、再生すると、記
録時の入力波形が、振幅の中心に関して、上下面積が等
しくないため、その再生波形は第2図のように上下に大
きく揺れ、復調微分して、第3図に示すような波形を得
、これをテープレコーダで磁気テープに記録するのであ
るが、これを再生すると第4図のようになり、さらりこ
この波形を、第4図中のa、bの各レベルでシュミット
トリガ回路をはたらかせて波形整形し、・麻6図のよう
な波形に復調している。しかし、この方式では第1図の
入力波形を微分するだめに、コンデンサを含む微分回路
が必要であり、MO8回路で実施することは離しい。し
かもその微分された波形は、元の微分する前の波形の振
幅に比べて、人きく減衰するため、テープレコーダのゲ
インをトげる必要がでてくる。また、微分波形のため、
テープレコーダの周波数時゛性も高くなければならない
。さらに、再生回路は、シュミットトリガのトリガポイ
ントを元の波形に復調できるように設定する際、微調整
が必要なため、データの復調に関して一定性を欠く要素
゛も包含している。しかも、従来装置は、バイポーラ半
導体素子を必要とするため、コンピュータシステムのパ
スラインに直結可能なプログラマブル■10(入出力)
として磁気記録復調回路を1チップMO8−LSI化し
にくいので、従来、復調、変調回路をランダムロジック
で組み、パラレル−シリアル変換用I10素子とを組み
合せて使用していたため、回路構成が非常に煩雑になり
、実装密度が上がらなかった。
記録される。ところが、この第1図の波形を、このまま
テープレコーダで磁気テープに記録し、再生すると、記
録時の入力波形が、振幅の中心に関して、上下面積が等
しくないため、その再生波形は第2図のように上下に大
きく揺れ、復調微分して、第3図に示すような波形を得
、これをテープレコーダで磁気テープに記録するのであ
るが、これを再生すると第4図のようになり、さらりこ
この波形を、第4図中のa、bの各レベルでシュミット
トリガ回路をはたらかせて波形整形し、・麻6図のよう
な波形に復調している。しかし、この方式では第1図の
入力波形を微分するだめに、コンデンサを含む微分回路
が必要であり、MO8回路で実施することは離しい。し
かもその微分された波形は、元の微分する前の波形の振
幅に比べて、人きく減衰するため、テープレコーダのゲ
インをトげる必要がでてくる。また、微分波形のため、
テープレコーダの周波数時゛性も高くなければならない
。さらに、再生回路は、シュミットトリガのトリガポイ
ントを元の波形に復調できるように設定する際、微調整
が必要なため、データの復調に関して一定性を欠く要素
゛も包含している。しかも、従来装置は、バイポーラ半
導体素子を必要とするため、コンピュータシステムのパ
スラインに直結可能なプログラマブル■10(入出力)
として磁気記録復調回路を1チップMO8−LSI化し
にくいので、従来、復調、変調回路をランダムロジック
で組み、パラレル−シリアル変換用I10素子とを組み
合せて使用していたため、回路構成が非常に煩雑になり
、実装密度が上がらなかった。
本発明は上述の問題点を解決する有用な磁気記録装置を
提案するものである。以下本発明を実施例により詳しく
説明する。
提案するものである。以下本発明を実施例により詳しく
説明する。
第6図は、本発明の磁気記録装置の回路を示すもので、
データを有するシフトレジスタ1の出力を後述するエツ
ジ間隔変調回路2及びD/Aコンバータ3に入力接続し
、出力端子4に磁気記録信号波形を得る。また、径路6
は、上記エツジ間隔変−調回路20所定信号をシフトレ
ジスタ1にシフトクロック信号として帰還接続すること
を示し、さらに、上記エツジ間隔変調回路2の出力側を
前記D/Aコンバータ3に入力接続する。第7図にシフ
トレジスタ1、エツジ間隔変調回路2の構成例を示し、
第8.9図にD/Aコンバータ3の2つの実施例を示す
。第7図でA、B、’C,D、E。
データを有するシフトレジスタ1の出力を後述するエツ
ジ間隔変調回路2及びD/Aコンバータ3に入力接続し
、出力端子4に磁気記録信号波形を得る。また、径路6
は、上記エツジ間隔変−調回路20所定信号をシフトレ
ジスタ1にシフトクロック信号として帰還接続すること
を示し、さらに、上記エツジ間隔変調回路2の出力側を
前記D/Aコンバータ3に入力接続する。第7図にシフ
トレジスタ1、エツジ間隔変調回路2の構成例を示し、
第8.9図にD/Aコンバータ3の2つの実施例を示す
。第7図でA、B、’C,D、E。
Fおよび はそれぞれ1ビツトのレジスタを表わし、全
体でシフトレジスタを構成する。さて、第7図の回路に
おいて、シフトレジスタ1の出力端子15号TXDを2
つのNANDゲート12.13の各一方の端子18 、
20に入力接続し、一方、クロック信号は端子16を通
じて、上記エツジ間隔変調回路内の前記一方のNAND
ゲート12の他方の端子17及び第1のD型フリップフ
ロップ回路(以下I)−F、Fと略す)14のりCff
7り入力端子22に接続する。上記NANDゲート12
の出力信号aを、上記D−F、F14の負論理のセット
端子内及び前記他方のN’ANDゲート13の他方の入
力端子19に接続する。上記D−F、F14の負論理の
リセット端子kに上記NANDゲート13の出力信号す
を入力する。また、上記1) II’ 、li’、
14のデータ入力端子D1VCは、同1)−F’、、F
14自身のコンブリメント出力(Ql)端子の信号Cを
入力すると共に、この出力信号Cは、径路5により前記
シフトレジスタ1のシフトクロック入力端子に加えられ
る。前記第1のD−1i” 、 F 14の出力端子Q
1 の信号dを第2のD−F 、 Fltsのクロック
信号入力に接続し、この第2のD−F、F15データ入
力端子D2へは自身のコンブリメント出力(負、)端子
の信号eを接続し、同第2のD−F、Flsの出力(Q
2)端子の信号をfとする。次に第8図は、前記第6図
中のD/Aコンバータ3の一例を示したものである。
体でシフトレジスタを構成する。さて、第7図の回路に
おいて、シフトレジスタ1の出力端子15号TXDを2
つのNANDゲート12.13の各一方の端子18 、
20に入力接続し、一方、クロック信号は端子16を通
じて、上記エツジ間隔変調回路内の前記一方のNAND
ゲート12の他方の端子17及び第1のD型フリップフ
ロップ回路(以下I)−F、Fと略す)14のりCff
7り入力端子22に接続する。上記NANDゲート12
の出力信号aを、上記D−F、F14の負論理のセット
端子内及び前記他方のN’ANDゲート13の他方の入
力端子19に接続する。上記D−F、F14の負論理の
リセット端子kに上記NANDゲート13の出力信号す
を入力する。また、上記1) II’ 、li’、
14のデータ入力端子D1VCは、同1)−F’、、F
14自身のコンブリメント出力(Ql)端子の信号Cを
入力すると共に、この出力信号Cは、径路5により前記
シフトレジスタ1のシフトクロック入力端子に加えられ
る。前記第1のD−1i” 、 F 14の出力端子Q
1 の信号dを第2のD−F 、 Fltsのクロック
信号入力に接続し、この第2のD−F、F15データ入
力端子D2へは自身のコンブリメント出力(負、)端子
の信号eを接続し、同第2のD−F、Flsの出力(Q
2)端子の信号をfとする。次に第8図は、前記第6図
中のD/Aコンバータ3の一例を示したものである。
前記エツジ間隔変調回路2からの出力信号fをインバー
タ31に入力すると共に、ANDゲート33 、35
、の一方の入力端に接続し、また、上記インバータ31
の出力側を、ANDゲート34゜36の一方の入力端子
に接続する。同様に、前記シフトレジスタ1からの信号
TXDを、上記ANDゲー)33.34の他方の入力端
子に接続し、上′記ANDゲート36,3.16の他方
の入力端子には□ インバータ32の出力信号を入力接続する。そして、上
記ANDゲー)33,34,35.36の各出力信号G
1 + G 2 * G 3 * G 4を、それぞ
れ、ソー特開昭58−200415(3’) ス側を接地させたMOSトランジスタ37.38゜39
.40のゲートに接続する。上記MOSトランジスタ3
7,38,39..40のドレイン側は、I!(抗41
および各抵抗42.43.44.45を介して五源端子
46に接続し、出力端子47より変換イア5号f:得る
ものとする。第9図は、パルス信号波形VC1同パルス
幅より狭いパルスを重畳して変調する場合に用いるD/
Aコンバータの一実施例を示す。本実施例では、第7図
に示したエツジ間隔変調回路2中に用いたD−F、、F
14のコンブリメント出力(Q)端子からの出力信号を
、5TCKψ11.:了eζ接続する。前記エツジ間隔
変調回路2からの信号ffANDゲート54.66.5
7ならびに、インバータ61を介して、ANDゲート6
6゜58.59にそれぞれ入力接続する。次に、前記T
XD信号をANDゲート54.55ならびに、インバー
タ62を介してANDゲート56 、57 。
タ31に入力すると共に、ANDゲート33 、35
、の一方の入力端に接続し、また、上記インバータ31
の出力側を、ANDゲート34゜36の一方の入力端子
に接続する。同様に、前記シフトレジスタ1からの信号
TXDを、上記ANDゲー)33.34の他方の入力端
子に接続し、上′記ANDゲート36,3.16の他方
の入力端子には□ インバータ32の出力信号を入力接続する。そして、上
記ANDゲー)33,34,35.36の各出力信号G
1 + G 2 * G 3 * G 4を、それぞ
れ、ソー特開昭58−200415(3’) ス側を接地させたMOSトランジスタ37.38゜39
.40のゲートに接続する。上記MOSトランジスタ3
7,38,39..40のドレイン側は、I!(抗41
および各抵抗42.43.44.45を介して五源端子
46に接続し、出力端子47より変換イア5号f:得る
ものとする。第9図は、パルス信号波形VC1同パルス
幅より狭いパルスを重畳して変調する場合に用いるD/
Aコンバータの一実施例を示す。本実施例では、第7図
に示したエツジ間隔変調回路2中に用いたD−F、、F
14のコンブリメント出力(Q)端子からの出力信号を
、5TCKψ11.:了eζ接続する。前記エツジ間隔
変調回路2からの信号ffANDゲート54.66.5
7ならびに、インバータ61を介して、ANDゲート6
6゜58.59にそれぞれ入力接続する。次に、前記T
XD信号をANDゲート54.55ならびに、インバー
タ62を介してANDゲート56 、57 。
58.59の別の入力端子にそれぞれ接続する。
また、新たに追加した上記5TCK端子への入力(、i
号は、上記ANDゲート66、.5Bならびに、9、−
:、。
号は、上記ANDゲート66、.5Bならびに、9、−
:、。
インバータ53を介して、上記ANDゲート67゜69
の第3番目の入力端子に加える。上記ANDゲート64
の出力側G、を、ソース側を接地したMOS )ランジ
スタロ0のゲートに接続する。以下同様にして上記AN
Dゲート55.56.57゜58.69の各出力側の信
号G 2 、G 3 + G 4 、G 5 +06を
ソース側を接地したMOS)ランジスタ56.56.6
7.58.59の各ゲートに接続する。まだ、上記各M
O8)ランジスタ54゜55.56,57,58.69
のコレクタは、抵抗66ならびに各抵抗67.6B、6
9,70゜71.72を介して電源供給端子73に接続
し、上記抵抗66と−F記抵抗67〜72との共通接続
点を出力端子74とする。
の第3番目の入力端子に加える。上記ANDゲート64
の出力側G、を、ソース側を接地したMOS )ランジ
スタロ0のゲートに接続する。以下同様にして上記AN
Dゲート55.56.57゜58.69の各出力側の信
号G 2 、G 3 + G 4 、G 5 +06を
ソース側を接地したMOS)ランジスタ56.56.6
7.58.59の各ゲートに接続する。まだ、上記各M
O8)ランジスタ54゜55.56,57,58.69
のコレクタは、抵抗66ならびに各抵抗67.6B、6
9,70゜71.72を介して電源供給端子73に接続
し、上記抵抗66と−F記抵抗67〜72との共通接続
点を出力端子74とする。
次に、本°発明による回路動作を説明する。第10図に
於て、ソフトレジスタ1は、シフトクロックパルスとし
ての信号Cの立ち下がりで、内容のデータをシフトして
rAJの内容を出力端子上に信号T’XDとして出力す
る。ここで、前記エツジ間隔変調回路2中の第2のD−
F、F16の初期状0 態をQ2−Lと仮定する。また、磁気記録すべきデータ
を0” II 11+ 、 +1 oII 、 OII
、 (“1″。
於て、ソフトレジスタ1は、シフトクロックパルスとし
ての信号Cの立ち下がりで、内容のデータをシフトして
rAJの内容を出力端子上に信号T’XDとして出力す
る。ここで、前記エツジ間隔変調回路2中の第2のD−
F、F16の初期状0 態をQ2−Lと仮定する。また、磁気記録すべきデータ
を0” II 11+ 、 +1 oII 、 OII
、 (“1″。
“′0″としてシフトレジスタA−Fに、このデータを
保持していると仮定する。
保持していると仮定する。
クロック信号eDVc於る立ち上がりで、D−F、F1
4の4.出力、すなわち、信号Cが11 HII −′
“L ”に変わると同時に、同D−F、F14のQ1出
力すなわち、信号dは、上記信号Cの反転信号なので、
” L ”−” II ”になる。そして、上記信号C
がシフトレジスタ1のシフトクロックに入力さJz、シ
フトレジスタの内容がシフトして、TXD−にには”
O”データ、即ち“L″′が出力され、同時vC1内部
の各レジスタの状態は、第13図[IK示すようにA=
”1”、B=“’o” 、C=” O°′。
4の4.出力、すなわち、信号Cが11 HII −′
“L ”に変わると同時に、同D−F、F14のQ1出
力すなわち、信号dは、上記信号Cの反転信号なので、
” L ”−” II ”になる。そして、上記信号C
がシフトレジスタ1のシフトクロックに入力さJz、シ
フトレジスタの内容がシフトして、TXD−にには”
O”データ、即ち“L″′が出力され、同時vC1内部
の各レジスタの状態は、第13図[IK示すようにA=
”1”、B=“’o” 、C=” O°′。
1)=” 1 ” 、 E=” O°′になる。またd
が1L#−”L″′に変化したので、D−F、F1aの
出力Q2+すなわち、出力信号fは@ L I+=“)
ピになる。クロ゛ツク信号Φと0間で、クロックパルス
の” It ”と信号TXDのL IIとを入力とする
NAND12の出力aは” H”であり、この出力aの
”If”と上記信号TXDの“L″とを入力とするNA
NDl3の出力すは′H゛′である。クロック信号@で
は、クロックは”H”−”L”になるが、特に変化はな
く、また、クロック信号0〜0間では、クロックパルス
がL IIで上記信号TXD−″L”でNANDl2の
出力aは”H″′となり、同出力aの”H”と上記信号
TXDの”L″とで、N AND13の出力すは′H″
となり、D−F、F14に変化はない。クロック信号O
が、”L”−”H”になる瞬間、r)−F、F14の出
力Q1(信号d)が“H”−“L ”になる。従って、
61 である信号Cも、+1 L II = 11 H
IIになる。クロックツ(ルスO〜・では、クロックパ
ルスのH11と上記信号TXDのHL IIとで、NA
NDl2の出力aはHIIとなり、上記信号aのH”と
t記信号TXDの”L”とでNANDl 3の出力すは
11”となり、前記D−F、F1+は変化しない。クロ
ックパルスOでハ、クロックパルスld” H”−′“
L ”であるが、いずれのロジックレベルにも変化はな
い。クロックパルスO〜の間では、クロックパルスの”
L”とF開信号TXDの” L ”とを人力するNAN
D12出力aは11 HIIであり、信号aの°’ H
”とに配信ITXDのa L IIとで、NANI)1
3の出力すは“■1″であり、D−F、r”14に変化
はない。クロックパルス■では、クロックパルスが”L
”−”H”になり、同時に、シフトレジスタの出力はr
BJの内容をTXDに出力するタイミングとなり、信号
aが”L”になり、D−F’ 、 F 14がセットさ
れ、したがって、このクロックパルスの立ち上りで上記
D−F、F14の1)1(rr号、すなわち、その人力
であるΦ1が、出力端fQ1に出力され、かくして出力
Q1(信号d)はIt HIIになる。供は、Qlのコ
ンブリメント信号タなので 11 Hl’ 、 II
’L IIに変化し、この\γちドがり信号によって
、/フトレジスタの内容が7フトされ、TXD=”H”
となり、レジスタ内部は、第13図1に示すようにA−
”O”。
が1L#−”L″′に変化したので、D−F、F1aの
出力Q2+すなわち、出力信号fは@ L I+=“)
ピになる。クロ゛ツク信号Φと0間で、クロックパルス
の” It ”と信号TXDのL IIとを入力とする
NAND12の出力aは” H”であり、この出力aの
”If”と上記信号TXDの“L″とを入力とするNA
NDl3の出力すは′H゛′である。クロック信号@で
は、クロックは”H”−”L”になるが、特に変化はな
く、また、クロック信号0〜0間では、クロックパルス
がL IIで上記信号TXD−″L”でNANDl2の
出力aは”H″′となり、同出力aの”H”と上記信号
TXDの”L″とで、N AND13の出力すは′H″
となり、D−F、F14に変化はない。クロック信号O
が、”L”−”H”になる瞬間、r)−F、F14の出
力Q1(信号d)が“H”−“L ”になる。従って、
61 である信号Cも、+1 L II = 11 H
IIになる。クロックツ(ルスO〜・では、クロックパ
ルスのH11と上記信号TXDのHL IIとで、NA
NDl2の出力aはHIIとなり、上記信号aのH”と
t記信号TXDの”L”とでNANDl 3の出力すは
11”となり、前記D−F、F1+は変化しない。クロ
ックパルスOでハ、クロックパルスld” H”−′“
L ”であるが、いずれのロジックレベルにも変化はな
い。クロックパルスO〜の間では、クロックパルスの”
L”とF開信号TXDの” L ”とを人力するNAN
D12出力aは11 HIIであり、信号aの°’ H
”とに配信ITXDのa L IIとで、NANI)1
3の出力すは“■1″であり、D−F、r”14に変化
はない。クロックパルス■では、クロックパルスが”L
”−”H”になり、同時に、シフトレジスタの出力はr
BJの内容をTXDに出力するタイミングとなり、信号
aが”L”になり、D−F’ 、 F 14がセットさ
れ、したがって、このクロックパルスの立ち上りで上記
D−F、F14の1)1(rr号、すなわち、その人力
であるΦ1が、出力端fQ1に出力され、かくして出力
Q1(信号d)はIt HIIになる。供は、Qlのコ
ンブリメント信号タなので 11 Hl’ 、 II
’L IIに変化し、この\γちドがり信号によって
、/フトレジスタの内容が7フトされ、TXD=”H”
となり、レジスタ内部は、第13図1に示すようにA−
”O”。
H−=” o” 、C−” 1” 、D=” o”とな
る。また、上記1)−F、F14の出力Q1 が” L
” −HI+に変化しだので、第2の1)−F、F1
5の出力Q2、すなわち、信号fが反転して”L″にな
る。タロツクパルス○〜Oでハ、クロックパルスの”H
’″と、TXDの”H′′とを入力するNANDl2の
出力aはL ”となり、−F記信号aの”L”と上記信
号TXDのfi H11とを入力するNANDl3の出
力すはHIIとなり、D−F、F14は、信号aがt、
ITにおいて、セット状態、すなわち、出力Q1が強
制的に@ HINにセットされる。クロックパルスO〜
■では、クロックパルスのl′L”と上記信号TXDの
”H”とを入力とするNANDl2の出力aは“I(”
となり、同信号aの“H′″とl二記信号TXDの11
H″″とを入力とするNANDl3の出力すは”L″
′となり、D−F、F14は、リセット状態、すなわち
上記信号すのL°”によ−)て、強制的に出力Q1 が
L”にさせられる。
る。また、上記1)−F、F14の出力Q1 が” L
” −HI+に変化しだので、第2の1)−F、F1
5の出力Q2、すなわち、信号fが反転して”L″にな
る。タロツクパルス○〜Oでハ、クロックパルスの”H
’″と、TXDの”H′′とを入力するNANDl2の
出力aはL ”となり、−F記信号aの”L”と上記信
号TXDのfi H11とを入力するNANDl3の出
力すはHIIとなり、D−F、F14は、信号aがt、
ITにおいて、セット状態、すなわち、出力Q1が強
制的に@ HINにセットされる。クロックパルスO〜
■では、クロックパルスのl′L”と上記信号TXDの
”H”とを入力とするNANDl2の出力aは“I(”
となり、同信号aの“H′″とl二記信号TXDの11
H″″とを入力とするNANDl3の出力すは”L″
′となり、D−F、F14は、リセット状態、すなわち
上記信号すのL°”によ−)て、強制的に出力Q1 が
L”にさせられる。
クロックパルス■でハ、クロックパルスカl′H″で、
ヒ記イを号TXDが11 HITなので、NANDl2
の出力信号aが111.”となり、Q、を強制的に“H
”にすることにより、第2のD−F、F15の出力Q2
は、前記D−F、F14の出力Q1(信号d)の1jら
にかりによって反転し、” H”になる。また、第1の
D−F、F14の4、信号CはsQlのコンブリメント
信号なので、 ″)i ”からL°″になり、この信号
変化によりシフトレジスタの内容がシフトし、また、シ
フトレジスタ内部は、第13図■に示すようにA−”
O” 、 B=” 1 ” 。
ヒ記イを号TXDが11 HITなので、NANDl2
の出力信号aが111.”となり、Q、を強制的に“H
”にすることにより、第2のD−F、F15の出力Q2
は、前記D−F、F14の出力Q1(信号d)の1jら
にかりによって反転し、” H”になる。また、第1の
D−F、F14の4、信号CはsQlのコンブリメント
信号なので、 ″)i ”からL°″になり、この信号
変化によりシフトレジスタの内容がシフトし、また、シ
フトレジスタ内部は、第13図■に示すようにA−”
O” 、 B=” 1 ” 。
c−”o”(第13図を参照)になる。クロックパルス
(ト)〜の間では、TXD信号がL IIとなり、クロ
ックパルスは“H”であるから、NANDl2の出力a
はIt HIIであり、また、信号aがHIIで、TX
Dイ言号は”L”なので、NANDl3の出力すは“H
”となる。クロックパルスのでは、クロックパルスはH
II 、 f′L l″となるが、いず扛のロジックレ
ベルVCも変化はない。クロックパルスφ〜■でハ、ク
ロックパルスカ“L ” 、TXDfIi弓が”L”で
、NANDlの出力aは’ H”であり、jiE ”:
i aがH”でTXD信号力+g(L 11なので、N
ANDl3の出力すは” H”である。クロックパルス
■では、クロックパルスが1ILll→“H”になり、
第1のD−F、F14の出力Q1がH−L vc変化ト
る。クロックパルス■〜■では、クロックパルスが゛′
H°″、TXD信号がL″′で、NAND12の出力a
は“H″′であり、同信号aが” H”で、TXDイ言
号はL′″なので、NAND13の出/J bは“’
II ”である。クロノクツ(ルス■では、クロックパ
ルスが”H”−”L’″となるのみで状態の変化はない
。クロックパルス■〜Oでは、クロックパルスがL”、
TXD信号が’L”でNAND12の出力aはH”であ
り、また、同信号aが”H’″で、TXDが′L′であ
るので、NAND13の出力すは“H“である。クロッ
クパルス0では、クロックパルスが”L”→″H”で、
ヒ記1)−F、R14の出力Q、がI′L”−11°′
Vこなり、これにともなって、前記第2のD−F、R1
6の出力Q2の信号fが反転して”L”になる。1.イ
号Cは1、−ヒ記D−F、F14のでシフトレジスタの
内容がシフトされ、TXD−L Il、となり、また、
シフトレジスタ内部は第13図(V)VC示すようVC
A=” 1 ” 、 33 =” 0 ”となる。以下
同様の流れにより、第10図に示すようなタイミングチ
ャートが得られる。そして、この第10図をよくみると
、前記シフトレジスタ1J)出力T X D kl、前
述の磁気記録すべきデータ、すなわち、ソフトロジック
データの“o++ 、 It 1 ”。
(ト)〜の間では、TXD信号がL IIとなり、クロ
ックパルスは“H”であるから、NANDl2の出力a
はIt HIIであり、また、信号aがHIIで、TX
Dイ言号は”L”なので、NANDl3の出力すは“H
”となる。クロックパルスのでは、クロックパルスはH
II 、 f′L l″となるが、いず扛のロジックレ
ベルVCも変化はない。クロックパルスφ〜■でハ、ク
ロックパルスカ“L ” 、TXDfIi弓が”L”で
、NANDlの出力aは’ H”であり、jiE ”:
i aがH”でTXD信号力+g(L 11なので、N
ANDl3の出力すは” H”である。クロックパルス
■では、クロックパルスが1ILll→“H”になり、
第1のD−F、F14の出力Q1がH−L vc変化ト
る。クロックパルス■〜■では、クロックパルスが゛′
H°″、TXD信号がL″′で、NAND12の出力a
は“H″′であり、同信号aが” H”で、TXDイ言
号はL′″なので、NAND13の出/J bは“’
II ”である。クロノクツ(ルス■では、クロックパ
ルスが”H”−”L’″となるのみで状態の変化はない
。クロックパルス■〜Oでは、クロックパルスがL”、
TXD信号が’L”でNAND12の出力aはH”であ
り、また、同信号aが”H’″で、TXDが′L′であ
るので、NAND13の出力すは“H“である。クロッ
クパルス0では、クロックパルスが”L”→″H”で、
ヒ記1)−F、R14の出力Q、がI′L”−11°′
Vこなり、これにともなって、前記第2のD−F、R1
6の出力Q2の信号fが反転して”L”になる。1.イ
号Cは1、−ヒ記D−F、F14のでシフトレジスタの
内容がシフトされ、TXD−L Il、となり、また、
シフトレジスタ内部は第13図(V)VC示すようVC
A=” 1 ” 、 33 =” 0 ”となる。以下
同様の流れにより、第10図に示すようなタイミングチ
ャートが得られる。そして、この第10図をよくみると
、前記シフトレジスタ1J)出力T X D kl、前
述の磁気記録すべきデータ、すなわち、ソフトロジック
データの“o++ 、 It 1 ”。
” O” 、“0″、“1″、“o ”を、ハードロジ
ックとしての回路信号′″HII 、 (′L 11に
変換したものであり、一方、前記エツジ間隔変調回路2
の出力、すなわち、第2のD−FSF16の出力Q2の
信号fは、従来と同様に、前記ソフトロジックデータを
、”o”データが(′11+データの2倍の11、!r
間間隔に設定して、回路信号の“HH++ 、 @l
L IIに交互に割り付けしたデータ列であることがわ
かる。そこで、第10図で得られた信号TXDと信号f
を・、第8図に小すD/Aコンバータに入力すると、第
11図に示すように動作する。すなわち、クロックパル
ス■〜■のとき、TXDがL ”″及びfが°“H”と
なるので、G3が”H”、およびG、、G2.G4が1
L 11となる。よって、トランジスタ39のみがオン
状態となり、他のトランジスタがすべてオフ状態なので
、 となる1っここで、Roは抵抗41.R3は抵抗44の
値、Vcc は電源端子46の電圧、Voutは出力端
子47の電圧である。クロックパルス■〜[F]のとき
、TXDが“H” 、 fが6L゛′となる。従って、
G2がH++およびG4.G3.Cr4が”L”の場合
、トランジスタ38がオン状態となり、出力車VOut
は、 に゛C求−走る。ここで、R2は抵抗43の値である。
ックとしての回路信号′″HII 、 (′L 11に
変換したものであり、一方、前記エツジ間隔変調回路2
の出力、すなわち、第2のD−FSF16の出力Q2の
信号fは、従来と同様に、前記ソフトロジックデータを
、”o”データが(′11+データの2倍の11、!r
間間隔に設定して、回路信号の“HH++ 、 @l
L IIに交互に割り付けしたデータ列であることがわ
かる。そこで、第10図で得られた信号TXDと信号f
を・、第8図に小すD/Aコンバータに入力すると、第
11図に示すように動作する。すなわち、クロックパル
ス■〜■のとき、TXDがL ”″及びfが°“H”と
なるので、G3が”H”、およびG、、G2.G4が1
L 11となる。よって、トランジスタ39のみがオン
状態となり、他のトランジスタがすべてオフ状態なので
、 となる1っここで、Roは抵抗41.R3は抵抗44の
値、Vcc は電源端子46の電圧、Voutは出力端
子47の電圧である。クロックパルス■〜[F]のとき
、TXDが“H” 、 fが6L゛′となる。従って、
G2がH++およびG4.G3.Cr4が”L”の場合
、トランジスタ38がオン状態となり、出力車VOut
は、 に゛C求−走る。ここで、R2は抵抗43の値である。
クロックパルス(D〜0は、■〜■の動作を繰り返す。
クロックパルス■〜(■では、TXDが”L”fが”L
”、G4が“I(”及びG 1 、 G 2 + G
3がII L 11となり゛、出力電圧Vout は
、Oでより丙られる。ここで、R4は抵抗45の値であ
る6、クロックパルス■〜0では、TXDカニll H
II。
”、G4が“I(”及びG 1 、 G 2 + G
3がII L 11となり゛、出力電圧Vout は
、Oでより丙られる。ここで、R4は抵抗45の値であ
る6、クロックパルス■〜0では、TXDカニll H
II。
fが11°′、G、がfi H++にて、トランジスタ
37はオン状態となり、出力電圧Voutは、に−C求
まる値となる。ここでR1は抵抗42の値である。この
回路で、抵抗41.抵抗42〜46をR1,> R3>
R4> R2の条件で適当に選んで設メJlすると、
出力重圧波形は、第12図に示すような■1〜V4の電
圧波形の出力が、得られる。第14図aの波形は、第7
図と第8図との両回路で杉成された記録用信号であり、
これを、テープレコーダを用いて磁気テープに記録し、
再生するときは、中心の0レベルをACOVとして、L
下面債がほぼ等しいため、第14図すの記録波形の暴れ
がなく、その上、再生の際、第14図すの波形をACO
Vを中心にコンパレータをかけると、人力波形をそのま
ま、第1図のような波形として忠実に再現できる。これ
は、第14図aに示した入力波形が、ACOVを中心に
上下面積が等しく、t7’v、”1’″データの波形は
l1ONデータの波形に比べて、2倍の周波数を持ち、
本来″1″データと“o ”データの振幅を同一にした
とき、テープレコーダの周波Fi特性により録音された
波形は、″1°′データの方が” o ”データに比べ
て減衰するが、本究明の方式によれば、″11Iデータ
の振幅が、o ”データに比べて2倍程度あるため、第
12図の波形のエツジ情報が宙実に残っているだめであ
る。本発明による方式で、最良条件は、磁気テープ再生
時の第14図bvC示す波形に於て、ACOVを中心に
して、上下面積が等しくなるよう、第14図aの波形の
パルス振幅を決定することでよく、実測によるとはソ下
記の式が成立つ、(V −V ) [:Vl−v2]=(v3−V4) 1.1 x −
また、別の実施例として、第(I o図で得られたタイ
ミングチャートのTXD、f、Cを第9図に示したr)
/Aコンバータに人力すると、D/Aコンバータの各A
NDゲート出力は、第16図aに示のとき、TXDがり
、fが” H” + cが°l L II。
37はオン状態となり、出力電圧Voutは、に−C求
まる値となる。ここでR1は抵抗42の値である。この
回路で、抵抗41.抵抗42〜46をR1,> R3>
R4> R2の条件で適当に選んで設メJlすると、
出力重圧波形は、第12図に示すような■1〜V4の電
圧波形の出力が、得られる。第14図aの波形は、第7
図と第8図との両回路で杉成された記録用信号であり、
これを、テープレコーダを用いて磁気テープに記録し、
再生するときは、中心の0レベルをACOVとして、L
下面債がほぼ等しいため、第14図すの記録波形の暴れ
がなく、その上、再生の際、第14図すの波形をACO
Vを中心にコンパレータをかけると、人力波形をそのま
ま、第1図のような波形として忠実に再現できる。これ
は、第14図aに示した入力波形が、ACOVを中心に
上下面積が等しく、t7’v、”1’″データの波形は
l1ONデータの波形に比べて、2倍の周波数を持ち、
本来″1″データと“o ”データの振幅を同一にした
とき、テープレコーダの周波Fi特性により録音された
波形は、″1°′データの方が” o ”データに比べ
て減衰するが、本究明の方式によれば、″11Iデータ
の振幅が、o ”データに比べて2倍程度あるため、第
12図の波形のエツジ情報が宙実に残っているだめであ
る。本発明による方式で、最良条件は、磁気テープ再生
時の第14図bvC示す波形に於て、ACOVを中心に
して、上下面積が等しくなるよう、第14図aの波形の
パルス振幅を決定することでよく、実測によるとはソ下
記の式が成立つ、(V −V ) [:Vl−v2]=(v3−V4) 1.1 x −
また、別の実施例として、第(I o図で得られたタイ
ミングチャートのTXD、f、Cを第9図に示したr)
/Aコンバータに人力すると、D/Aコンバータの各A
NDゲート出力は、第16図aに示のとき、TXDがり
、fが” H” + cが°l L II。
G4が” H”で、かつ、G1. G2. G3’、
G6. G6が((1,TIに於て、 となる。クロックパルスθ〜■のとき、TXDが” L
” 1 fがH”′、Cが“H” 、 G3が“H°
′。
G6. G6が((1,TIに於て、 となる。クロックパルスθ〜■のとき、TXDが” L
” 1 fがH”′、Cが“H” 、 G3が“H°
′。
G11G21G4.G61G6 が”L”に於て、以
下同様にして 、 クロックパルスΦ〜■のとき、 クロックパルス■〜■ノトキ、 クロックパルス■〜■のとき、 クロックパルス■〜■のトキ、 クロックパルス@〜■ノトキ、 クロックパルス[相]〜eのとき、 となり、第16図すのような出力波形が得られる。
下同様にして 、 クロックパルスΦ〜■のとき、 クロックパルス■〜■ノトキ、 クロックパルス■〜■のとき、 クロックパルス■〜■のトキ、 クロックパルス@〜■ノトキ、 クロックパルス[相]〜eのとき、 となり、第16図すのような出力波形が得られる。
かくして、上記第16図すに相当するような磁気記録す
べき波形を、第16図aのようにすると、再生波形は第
16図すに示すように、波形エツジ情報を、より確寿に
再現することができる。
べき波形を、第16図aのようにすると、再生波形は第
16図すに示すように、波形エツジ情報を、より確寿に
再現することができる。
さらに、第17図a、bは、D/Aコンノ(−タの機能
を増大したもので、それによって、得られた各信号は、
前記第16図と同様に第17図aのような記録波形にす
ることにより、再生時の出力波形のエツジ情報を確実に
することもできる。また、第17図すのような記録波形
にすることもできる。
を増大したもので、それによって、得られた各信号は、
前記第16図と同様に第17図aのような記録波形にす
ることにより、再生時の出力波形のエツジ情報を確実に
することもできる。また、第17図すのような記録波形
にすることもできる。
また、再生波形を元の磁気記録波形に復調する場合、第
4図に示すような従来例に於ける微分波形形成後の再現
出力波形では、シュミット・トリガレベルを定めても、
第1図の磁気記録データ波形への忠実な再現は困難であ
ったが、本発明の方式による第14図すあるいは第16
図すのような再生波形の場合には、以Fに説明するよう
に、第18図の4調回路を用いて、容易に、第1図のよ
うな波形が忠実に再現できる。即ち、MOSトランジス
タによるコンパレータ61と、シリアルパラレル変換器
62よりなる1チツプ化した乍調回路に於て、カノグリ
ングコンデンサ64を介して端子68より再生θU形を
入力し、端子660基準電圧及び抵抗63を介して、基
準電圧バイアスすることにより、II 11+ 、 O
11のデジタル波形が得られる。
4図に示すような従来例に於ける微分波形形成後の再現
出力波形では、シュミット・トリガレベルを定めても、
第1図の磁気記録データ波形への忠実な再現は困難であ
ったが、本発明の方式による第14図すあるいは第16
図すのような再生波形の場合には、以Fに説明するよう
に、第18図の4調回路を用いて、容易に、第1図のよ
うな波形が忠実に再現できる。即ち、MOSトランジス
タによるコンパレータ61と、シリアルパラレル変換器
62よりなる1チツプ化した乍調回路に於て、カノグリ
ングコンデンサ64を介して端子68より再生θU形を
入力し、端子660基準電圧及び抵抗63を介して、基
準電圧バイアスすることにより、II 11+ 、 O
11のデジタル波形が得られる。
本発明の証明では、磁気テープを用いた磁気記録及び復
調方法について説明したが、本発明は、磁気テープに限
られるものでなく、ディスク形磁気記録Vこ適用1して
もよく、さらにまた磁気媒体以外の尤または静+lj気
等を電気的に変換する方式への応用も可能である。
調方法について説明したが、本発明は、磁気テープに限
られるものでなく、ディスク形磁気記録Vこ適用1して
もよく、さらにまた磁気媒体以外の尤または静+lj気
等を電気的に変換する方式への応用も可能である。
以h、説明したように、本発明の磁気記録装置を用いる
と、バイポーラ回路が不用となり、D/A変換器も数ビ
ットでよく、このD/A変換器はMOS−LSI技術で
十分実現可能である。また復調回路もMO8回路のコン
パレータを用いるだけで良い。従って、コンピュータの
周辺I10装置としてのパラレルシリアル変換プログラ
マブルI10とともに、復稠、変調器を1チツプのMO
S−LSI化しやすくなる。また、D/A変換した出力
をそのままテープレコーダを用いて、磁気テープに記録
するので、波形振幅が大きくテープレコーダのゲインは
あ、;、まり入らず、S/N特性もすぐれている。
ゞ
と、バイポーラ回路が不用となり、D/A変換器も数ビ
ットでよく、このD/A変換器はMOS−LSI技術で
十分実現可能である。また復調回路もMO8回路のコン
パレータを用いるだけで良い。従って、コンピュータの
周辺I10装置としてのパラレルシリアル変換プログラ
マブルI10とともに、復稠、変調器を1チツプのMO
S−LSI化しやすくなる。また、D/A変換した出力
をそのままテープレコーダを用いて、磁気テープに記録
するので、波形振幅が大きくテープレコーダのゲインは
あ、;、まり入らず、S/N特性もすぐれている。
ゞ
第1図は、従来における磁気記録波形のデータ列を示十
図、第2図は、同波形の再生波形を示す図、第3図は、
第1図の信号を微分した信号波形を小す図、第4図は、
第3図の微分波形を再生した信号波形を示す図、第5図
は、第4図の波形から7−ミツトトリガをかけて復調し
た信号波形を小す図、第6図は、本発明の実施例による
磁気記録回路のブロック図、第7図は、第6図に示した
シフトレジスタ及びエツジ間隔変調回路の回路図、第8
図、第9図は、本発明の磁気記録装置に用いるD/Aコ
ンバータの実施例を示す回路図、第10図、第11図、
第121’J、第13図(I)〜Mは、そ汎それ本発明
の磁気記録装置におけるエツジ間隔変調回路、DAコン
バータ内の波形、DAコンバータの出力波形のタイミン
グチャートを表わす図及びシフトレジスタの内容を表わ
す図、第141スa、bは、本発明の磁気記録装置によ
り得られる信シ」波形の図、第16図a、bは、本発明
の別の実施例に於るANDゲート出力波形及びDAコン
バータの出力波形の図、第16図a、bは、DAコ/バ
ータの出力波形とその再現波形の図、−第17図a、b
は、それぞれ出力波形の図、第18図は本究明の磁気記
録装置で用いる復調回路の回路図である。 1・・・・・・シフトレジスタ、2・・・・・・エツジ
間隔変調回路、3・・・・・・DAコンバータ、12.
13・・・・・・NANDゲート、14.15・・・・
・・D型フリップフロップ、31 .32,51 .5
2・、63・・・・・・インバータ、33〜36.54
〜59・書・Q・ ANDゲート、37〜40.60〜
65−−−−−−MOSトランジスタ、41〜46.6
6〜72・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名縞1
図 第3図 第4rIJ 鏑5図 10囚 イQ、)d γ デ”−タ ・b′・ ・う・・ ・沙
・ ・砂・・ ・・、・第13図 F EDCB4 第14図 第15図 &1 第16図 第17図 準18図 /6
図、第2図は、同波形の再生波形を示す図、第3図は、
第1図の信号を微分した信号波形を小す図、第4図は、
第3図の微分波形を再生した信号波形を示す図、第5図
は、第4図の波形から7−ミツトトリガをかけて復調し
た信号波形を小す図、第6図は、本発明の実施例による
磁気記録回路のブロック図、第7図は、第6図に示した
シフトレジスタ及びエツジ間隔変調回路の回路図、第8
図、第9図は、本発明の磁気記録装置に用いるD/Aコ
ンバータの実施例を示す回路図、第10図、第11図、
第121’J、第13図(I)〜Mは、そ汎それ本発明
の磁気記録装置におけるエツジ間隔変調回路、DAコン
バータ内の波形、DAコンバータの出力波形のタイミン
グチャートを表わす図及びシフトレジスタの内容を表わ
す図、第141スa、bは、本発明の磁気記録装置によ
り得られる信シ」波形の図、第16図a、bは、本発明
の別の実施例に於るANDゲート出力波形及びDAコン
バータの出力波形の図、第16図a、bは、DAコ/バ
ータの出力波形とその再現波形の図、−第17図a、b
は、それぞれ出力波形の図、第18図は本究明の磁気記
録装置で用いる復調回路の回路図である。 1・・・・・・シフトレジスタ、2・・・・・・エツジ
間隔変調回路、3・・・・・・DAコンバータ、12.
13・・・・・・NANDゲート、14.15・・・・
・・D型フリップフロップ、31 .32,51 .5
2・、63・・・・・・インバータ、33〜36.54
〜59・書・Q・ ANDゲート、37〜40.60〜
65−−−−−−MOSトランジスタ、41〜46.6
6〜72・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名縞1
図 第3図 第4rIJ 鏑5図 10囚 イQ、)d γ デ”−タ ・b′・ ・う・・ ・沙
・ ・砂・・ ・・、・第13図 F EDCB4 第14図 第15図 &1 第16図 第17図 準18図 /6
Claims (4)
- (1)磁気記録素材へのパルスデータ記録用の信号変換
部に、パルス幅の異なる2種類のデータパルスを交互に
エツジ間隔変調すると共に、上記2種類のデータパルス
の振幅面積が所定の基準レベルを中心に、その−F下で
同等となる様に振幅変調するパルス変調手段をそなえだ
ことを特徴とする磁気記録装置。 - (2)パルス変調手段がパルス幅の異なる2種類のパル
スよりも、さらに狭い時間間隔を有するパルスで各1つ
のデータ成分のパルスを重畳変調させる多重振幅変調機
能を有することを特徴とする特許請求の範囲第1項記録
の磁気記録装置。 - (3) シフトレジスタと振幅変調を行なうエツジ間
隔変調回路及び上記シフトレジスタの信号と上記エツジ
間隔変調回路の信号とに応動するD/Aコンバータより
なるディジタル磁気記録回路を有し、1−記エッジ間隔
変調+1Jl路を1つの入力信号端子をII−通人力接
続して、上記シフトレジスタの信号を人力とした1対の
NANDゲートと、入力信号端r−と反転出力端子を共
通接続したD型フリソゲフロップの少くとも二段縦続回
路とで構成し、上記前段のD型フリッグフロノグ回路の
セット、リセット入力端子に上記1対のNANDゲート
の各出力信号を人力接続し、且つ、セット大刀端子側の
NANDゲートの他の入力端子と上記前段のD型フリノ
グフロノプ回路のクロック信号大刀端子を共通接続して
これにクロックパルスを印加し、上記リセット入力端子
側のNANDゲートの他の入力端子にト記セット大刀端
子側のNANDゲート信号を入力し、上記前段のD観フ
リップ70ッ/回路の反転出力信号を上記シフトレジス
タのクロックパルス入力部に接続したことを特徴とする
磁気記録装置。 - (4) D/Aコ/バータに前段のDWフリッグフロ
ノプ回路の反転出力信号が入力とじて付加接続されたこ
とを特徴とする特許請求の範囲第3項記載の磁気記録装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8425482A JPS58200415A (ja) | 1982-05-18 | 1982-05-18 | 磁気記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8425482A JPS58200415A (ja) | 1982-05-18 | 1982-05-18 | 磁気記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58200415A true JPS58200415A (ja) | 1983-11-22 |
Family
ID=13825319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8425482A Pending JPS58200415A (ja) | 1982-05-18 | 1982-05-18 | 磁気記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58200415A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4935019A (ja) * | 1972-08-03 | 1974-04-01 | ||
JPS52130512A (en) * | 1976-04-26 | 1977-11-01 | Nippon Telegr & Teleph Corp <Ntt> | Pulse transmission system |
JPS5410609A (en) * | 1977-06-24 | 1979-01-26 | Gen Corp | Method of processing digital signal |
JPS5413313A (en) * | 1977-07-01 | 1979-01-31 | Gen Corp | Method of processing digital signal |
-
1982
- 1982-05-18 JP JP8425482A patent/JPS58200415A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4935019A (ja) * | 1972-08-03 | 1974-04-01 | ||
JPS52130512A (en) * | 1976-04-26 | 1977-11-01 | Nippon Telegr & Teleph Corp <Ntt> | Pulse transmission system |
JPS5410609A (en) * | 1977-06-24 | 1979-01-26 | Gen Corp | Method of processing digital signal |
JPS5413313A (en) * | 1977-07-01 | 1979-01-31 | Gen Corp | Method of processing digital signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0448285B2 (ja) | ||
JPH0774645A (ja) | オーバサンプリングd/a変換器の出力フィルタ | |
JPS6243267B2 (ja) | ||
JP2592795B2 (ja) | 情報データ復調装置 | |
JPS58200415A (ja) | 磁気記録装置 | |
JPS6180932A (ja) | Msk型変調方法 | |
EP0080575A1 (en) | AC bias data recording apparatus and method of AC bias data recording | |
JPS6047213A (ja) | 記録タイミング補正方式 | |
JPS63257903A (ja) | 磁気ヘツド用回路 | |
JP2939228B1 (ja) | 入力インタフェース回路 | |
JPS6125056Y2 (ja) | ||
JPS5944155A (ja) | バ−ストスペクトラム抑圧方式 | |
KR860002166Y1 (ko) | Mfm 디지탈 복조회로 | |
JPS5824320Y2 (ja) | アナログ遅延素子のプッシュプル回路 | |
KR950008790Y1 (ko) | 컴퓨터에 의한 디지탈 음성 데이타 재생장치 | |
JPS609254A (ja) | パルス変調形周波数変調回路 | |
JPS58172250U (ja) | Msk変調回路 | |
JPH0112457Y2 (ja) | ||
JPS6242303A (ja) | 磁気記録信号のピツチ伸長装置 | |
JPS628695A (ja) | カラ−テレビジヨン信号の記録再生装置 | |
JPS61170798A (ja) | エコ−回路 | |
JPS58114625A (ja) | スイツチ回路 | |
JPS6074161A (ja) | 磁気記録再生装置 | |
JPS5861519U (ja) | 振幅変調回路 | |
JPS63311603A (ja) | ディジタル磁気記録電流の高速等化法 |