JPS5819873Y2 - タイマ−カイロ - Google Patents
タイマ−カイロInfo
- Publication number
- JPS5819873Y2 JPS5819873Y2 JP1974148769U JP14876974U JPS5819873Y2 JP S5819873 Y2 JPS5819873 Y2 JP S5819873Y2 JP 1974148769 U JP1974148769 U JP 1974148769U JP 14876974 U JP14876974 U JP 14876974U JP S5819873 Y2 JPS5819873 Y2 JP S5819873Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- timer
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案はスイッチング用半導体回路のタイマ一時間入力
にCR時定数回路を用いたタイマー回路に関する。
にCR時定数回路を用いたタイマー回路に関する。
従来、此の種のタイマー回路は例えば実公昭45−26
733号公報の第1図に開示されているように、抵抗及
びコンデンサを直列接続したCR時定数回路の中間接続
点をツェナーダイオードを介してトランジスタのベース
に接続し、トランジスタのコレクタからタイマー出力を
取り出すものが一般的であり、コンデンサの充電電圧が
ツェナー電圧とトランジスタのベース−エミッタ間の順
方向降下電圧の和より大きくなるとタイマー出力を発す
る。
733号公報の第1図に開示されているように、抵抗及
びコンデンサを直列接続したCR時定数回路の中間接続
点をツェナーダイオードを介してトランジスタのベース
に接続し、トランジスタのコレクタからタイマー出力を
取り出すものが一般的であり、コンデンサの充電電圧が
ツェナー電圧とトランジスタのベース−エミッタ間の順
方向降下電圧の和より大きくなるとタイマー出力を発す
る。
斯かるタイマー回路は瞬時停電のように電源電圧が瞬間
的に低下する場合でも、トランジスタの動作電圧が略ツ
ェナー電圧で一定であるため、タイマ一時間前に誤動作
する心配はな、・が、スイッチング動作が緩慢であり、
タイマ一時間を長くとるのが困難で長時間タイマーとし
ては不向きであ・つた。
的に低下する場合でも、トランジスタの動作電圧が略ツ
ェナー電圧で一定であるため、タイマ一時間前に誤動作
する心配はな、・が、スイッチング動作が緩慢であり、
タイマ一時間を長くとるのが困難で長時間タイマーとし
ては不向きであ・つた。
そこで、同公報第3図に開示されているもののように、
トランジスタの工□ツタにバイアス電圧を加え、トラン
ジスタの動作電圧が(ツェナー電圧+バイアス電圧)と
なるようにし、タイマ一時間な長くとるようにすること
が試みられて、・るが。
トランジスタの工□ツタにバイアス電圧を加え、トラン
ジスタの動作電圧が(ツェナー電圧+バイアス電圧)と
なるようにし、タイマ一時間な長くとるようにすること
が試みられて、・るが。
コンデンサの充電電圧がツェナー電圧より高く、通常の
電源電圧に於ける動作電圧より低い間に、瞬時停電等に
より電源電圧が急激に低下すると。
電源電圧に於ける動作電圧より低い間に、瞬時停電等に
より電源電圧が急激に低下すると。
バイアス電圧もこれに伴なって低下するため、トランジ
スタが設定時間前に誤動作してしまうと、・う欠点があ
り、スイッチング特性についても何ら改善されていない
。
スタが設定時間前に誤動作してしまうと、・う欠点があ
り、スイッチング特性についても何ら改善されていない
。
近年、比較的長時間のタイマー回路ではスイッチング用
半導体回路にシュミット回路が使用されるようになって
きた。
半導体回路にシュミット回路が使用されるようになって
きた。
7ユミツト回路は、9、峻なスイッチング特性を有する
とり・う利点があり、長時間タイマーとしても適してい
る。
とり・う利点があり、長時間タイマーとしても適してい
る。
ところが、瞬時停電のように、電源電圧が急激に低くな
り、すぐに復帰するような場合には次のような欠点があ
った。
り、すぐに復帰するような場合には次のような欠点があ
った。
シュミット回路1を用(・てリレー等を動作させて成る
タイマー回路に於いては第1図に示すように抵抗Rコン
デンサC1よりなる時定数回路を前段に配設したものが
公用されるが、該回路に於てはコンデンサC1の充電途
中で電源が切断されると設定時間に達する以前に前段ト
ランジスタTr1 がオンとなる欠点を有していた。
タイマー回路に於いては第1図に示すように抵抗Rコン
デンサC1よりなる時定数回路を前段に配設したものが
公用されるが、該回路に於てはコンデンサC1の充電途
中で電源が切断されると設定時間に達する以前に前段ト
ランジスタTr1 がオンとなる欠点を有していた。
つまりコンデンサC1の充電中に電源が切断された場合
にはコンデンサc1の充電電圧は保持されるが、電源は
瞬時的に降下しこれにつれて第2図に示すように、トラ
ンジスタTr□ の動作を反転せしめるのに必要な反転
電圧(オン側)も低下してくる。
にはコンデンサc1の充電電圧は保持されるが、電源は
瞬時的に降下しこれにつれて第2図に示すように、トラ
ンジスタTr□ の動作を反転せしめるのに必要な反転
電圧(オン側)も低下してくる。
そしてB点に至った場合にはコンデンサC□の充電電圧
がこれを上まわり前段トランジスタTr□ は動作を反
転してしまうことになる。
がこれを上まわり前段トランジスタTr□ は動作を反
転してしまうことになる。
瞬時の停電後に再び通電された場合前段トランジスタT
r□のベース唄0電位■8は瞬時的には変化せずこのま
まの状態で電源電圧■8の定常値であるV8′点に移動
するが−シュミット回路1はヒステリシスを有している
ため図拠の如<A点がオフに反転する境界値を表すOF
Fラインよりも高電位の場合は前述の如くオン状態を維
持し、このため設定時間前にタイマーがオンし誤った信
号電圧を発することになる。
r□のベース唄0電位■8は瞬時的には変化せずこのま
まの状態で電源電圧■8の定常値であるV8′点に移動
するが−シュミット回路1はヒステリシスを有している
ため図拠の如<A点がオフに反転する境界値を表すOF
Fラインよりも高電位の場合は前述の如くオン状態を維
持し、このため設定時間前にタイマーがオンし誤った信
号電圧を発することになる。
勿論、抵抗R0及びコンデンサC1よりなるCR時定数
回路の中間接続点と前段トランジスタTr1のベースと
の間にツェナーダイオードを挿入すれば、コンデンサC
1の充電電圧がツェナー電圧より低い間は電源電圧が低
下しても誤動作の心配がなく、かつ、タイマ一時間を長
くとれるが、コンデンサの充電電圧がツェナー電圧より
高く。
回路の中間接続点と前段トランジスタTr1のベースと
の間にツェナーダイオードを挿入すれば、コンデンサC
1の充電電圧がツェナー電圧より低い間は電源電圧が低
下しても誤動作の心配がなく、かつ、タイマ一時間を長
くとれるが、コンデンサの充電電圧がツェナー電圧より
高く。
通常の電源電圧に於ける反転電圧より低(・間に電源電
圧が急激に低下すると1反転電圧もこれに追随して低下
するため、誤動作をするという欠点があった。
圧が急激に低下すると1反転電圧もこれに追随して低下
するため、誤動作をするという欠点があった。
本考案は斯かる欠点を解消すべく図られたものであり、
スイッチング特性を改善し、長時間タイマーにも対応で
きるようにしつつ、瞬時的に電源が切断された場合のよ
うに、コンデンサの充電速度に比較して電源電圧降下が
十分早い限時中の電圧降下に対し、タイマーが正常に動
作せる様構成したもので、以下一実施例につき説明する
と、1はシュ□ット回路で、前段トランジスタTr0後
段トランジスタTr2は結合抵抗R2により結合され前
段トランジスタTr□ のベースに入力が印加されない
状態では前段トランジスタTr1は不導通によって後段
トランジスタTr2は導通し信号出力端子2には出力を
生じな、・、そして前段トランジスタTr0のベース電
位が所定値より高まり該トランジスタが導通し始めると
後段トランジスタTr2 のベース電流は減少し後段ト
ランジスタTr2のベース電圧が或値以下になると後段
トランジスタTr2は飽和しなくなり信号出力端子2に
出力を生ずることになる。
スイッチング特性を改善し、長時間タイマーにも対応で
きるようにしつつ、瞬時的に電源が切断された場合のよ
うに、コンデンサの充電速度に比較して電源電圧降下が
十分早い限時中の電圧降下に対し、タイマーが正常に動
作せる様構成したもので、以下一実施例につき説明する
と、1はシュ□ット回路で、前段トランジスタTr0後
段トランジスタTr2は結合抵抗R2により結合され前
段トランジスタTr□ のベースに入力が印加されない
状態では前段トランジスタTr1は不導通によって後段
トランジスタTr2は導通し信号出力端子2には出力を
生じな、・、そして前段トランジスタTr0のベース電
位が所定値より高まり該トランジスタが導通し始めると
後段トランジスタTr2 のベース電流は減少し後段ト
ランジスタTr2のベース電圧が或値以下になると後段
トランジスタTr2は飽和しなくなり信号出力端子2に
出力を生ずることになる。
又抵抗R3抵抗R4及びコンデンサC2を直列接続する
と共に、抵抗R2抵抗R4の接続点vTと前段トランジ
スタTr1 のベース端子間にはツェナダイオードzD
を挿入して、・る。
と共に、抵抗R2抵抗R4の接続点vTと前段トランジ
スタTr1 のベース端子間にはツェナダイオードzD
を挿入して、・る。
以上の構成においてに1をシュミット回路10反転電圧
(オン側)が電源電圧Vsの変動に対して変化するとき
の勾配、VDをツェナーダイオードzDのツェナー電圧
とすると、接続点vTにおけるシュミット回路10反転
ON電圧はKI VS+vDで表わされ、かつ、■cを
コンデンサc2の充電電圧、に2をR4/(R3+R4
)の値とすると、接続点VTの電圧はに2■s+ (1−に2)VCで表わされる。
(オン側)が電源電圧Vsの変動に対して変化するとき
の勾配、VDをツェナーダイオードzDのツェナー電圧
とすると、接続点vTにおけるシュミット回路10反転
ON電圧はKI VS+vDで表わされ、かつ、■cを
コンデンサc2の充電電圧、に2をR4/(R3+R4
)の値とすると、接続点VTの電圧はに2■s+ (1−に2)VCで表わされる。
また1本案においては上記のに1、R2およびvDは
に2乏に1
に2v8くに1V8+■。
となるよう、抵抗R3、R4,コンデンサCおよびツェ
ナーダイオードZDが選定されて〜・る。
ナーダイオードZDが選定されて〜・る。
斯る条件のもとで、以下に本案の作用を説明すると、正
常な電源電圧のもとにおいて、タイマー動作の初期には
、コンデンサC2は充電されておらず、■o=Oなので
前記■ア点の電位はに2vsでありこのに2Vsはシュ
ミット回路10反転電圧(K1■8+VD)より低いの
でタイマー出力はオフのままである。
常な電源電圧のもとにおいて、タイマー動作の初期には
、コンデンサC2は充電されておらず、■o=Oなので
前記■ア点の電位はに2vsでありこのに2Vsはシュ
ミット回路10反転電圧(K1■8+VD)より低いの
でタイマー出力はオフのままである。
このような初期の状態を経て、コンデンサC2が充電さ
れるにつれコンデンサの電位Vcは次第に上昇し、タイ
マーの設定時間(一定時間)の後には点VTの電位に2
Vs+(1−に2)VCが上記の反転電位に1v8+V
Dに到達、シュミット回路1は反転し、す・わゆる正常
のタイマー動作として端子2からオン出力が得られる。
れるにつれコンデンサの電位Vcは次第に上昇し、タイ
マーの設定時間(一定時間)の後には点VTの電位に2
Vs+(1−に2)VCが上記の反転電位に1v8+V
Dに到達、シュミット回路1は反転し、す・わゆる正常
のタイマー動作として端子2からオン出力が得られる。
次に、斯るタイマー動作(コンデンサの充電)の途中で
電源が切られたり、瞬時停電等があって電源電圧Vsが
正常値から減少してV8′に低下した場合1本案にお〜
・では、接続点VTの電位がスイッチ回路の反転電圧よ
り常に低く、従来の此の種のタイマーのような誤動作は
生じない。
電源が切られたり、瞬時停電等があって電源電圧Vsが
正常値から減少してV8′に低下した場合1本案にお〜
・では、接続点VTの電位がスイッチ回路の反転電圧よ
り常に低く、従来の此の種のタイマーのような誤動作は
生じない。
すなわち、接続点vTの電位に2v8+
(1−に2)VCは、Vsがvs′に瞬時に低下し−V
c牛■c′の条件下で に2 Vs’ +(1−に2 )VC’ ==に2Vs ’ +(1−に2 )v(。
c牛■c′の条件下で に2 Vs’ +(1−に2 )VC’ ==に2Vs ’ +(1−に2 )v(。
K 2Vs +(I −K 2 )vc−K 2 (V
S −vs ’ )<KIVS+VD −に2
(VS−VS’)<KIVS+VD −に1
(Vs−Vs’ )=に、VS’ +VD となり1点VTの電位が反転電圧に到達する以前に電源
電圧vsが急激に低下していく場合、正常電源電圧より
低〜・電源電圧(Vs’ <VS )に対しては常にに
2VS’+(1−に2 )VC’<KIVs′+■Dが
成り立つことになる。
S −vs ’ )<KIVS+VD −に2
(VS−VS’)<KIVS+VD −に1
(Vs−Vs’ )=に、VS’ +VD となり1点VTの電位が反転電圧に到達する以前に電源
電圧vsが急激に低下していく場合、正常電源電圧より
低〜・電源電圧(Vs’ <VS )に対しては常にに
2VS’+(1−に2 )VC’<KIVs′+■Dが
成り立つことになる。
換言すれば1本案のタイマー回路における接続点vTの
電位は、コンデンサの充電速度に対して電源電圧の降下
が十分早い場合、スイッチ回路となる前段トランジスタ
の反転電圧よりも常に低く、接続点vTの電位が、ツェ
ナー電圧VDよりも高く1通常の電源電圧に於ける反転
電圧より低い場合でも。
電位は、コンデンサの充電速度に対して電源電圧の降下
が十分早い場合、スイッチ回路となる前段トランジスタ
の反転電圧よりも常に低く、接続点vTの電位が、ツェ
ナー電圧VDよりも高く1通常の電源電圧に於ける反転
電圧より低い場合でも。
伺らかの原因で瞬時停電があり、電源電圧が降下しても
タイマー回路の作動に誤動作を生じさせたり、タイマー
の時間特性を悪くすることもない。
タイマー回路の作動に誤動作を生じさせたり、タイマー
の時間特性を悪くすることもない。
又、シュミット回路10反転電圧にツェナー電圧VDが
付加されているため長時間タイマーとしても利用できる
。
付加されているため長時間タイマーとしても利用できる
。
第4図は斯る動作の状態を第2図に対応して示しており
、に2は1反転動作を示す実線のON線の勾配、に2は
電源電圧v8の変化に対応する点vTの電位を示す点線
の勾配を示すもので、K1≦に2のときは、正常電源電
圧より低い電圧にお、・てON線と点線とは交叉せず、
この図からも、従来のような誤動作のおこらないことが
理解できる。
、に2は1反転動作を示す実線のON線の勾配、に2は
電源電圧v8の変化に対応する点vTの電位を示す点線
の勾配を示すもので、K1≦に2のときは、正常電源電
圧より低い電圧にお、・てON線と点線とは交叉せず、
この図からも、従来のような誤動作のおこらないことが
理解できる。
本考案はCR時定数回路をシュミット回路1の前段トラ
ンジスタTR□のベースに接続してなるタイマー回路に
於いて、第1の抵抗R3,第2の抵抗R4及びコンデン
サC2を順次直列接続してCR時定数回路を形威し、前
記第1の抵抗R3及び第2の抵抗R4の中間接続点vT
をツェナーダイオードzDを介して前記シュミット回路
1の前段トランジスタTR,のベースに接続してなり。
ンジスタTR□のベースに接続してなるタイマー回路に
於いて、第1の抵抗R3,第2の抵抗R4及びコンデン
サC2を順次直列接続してCR時定数回路を形威し、前
記第1の抵抗R3及び第2の抵抗R4の中間接続点vT
をツェナーダイオードzDを介して前記シュミット回路
1の前段トランジスタTR,のベースに接続してなり。
前記シュミット回路10反転電圧が電源電圧の変動に対
して変化するときの勾配をに1.R4/(R3+R4)
をに2とし、に□≦に2に設定したものであるから、ス
イッチング用半導体回路にシュミット回路1を用いてス
イッチング特性を改善し、ツェナーダイオードzDを付
加して長時間タイマーにも対応させつつ、瞬時的に電源
が切断された場合のように、コンデンサC2の充電速度
に比較して電源電圧降下が十分早〜・限時中の電圧降下
に対し、タイマーが正常に動作するようにでき、CR時
定数回路に第2の抵抗R4を挿入するという極めて簡単
な構成にて従来技術の諸問題が解決された。
して変化するときの勾配をに1.R4/(R3+R4)
をに2とし、に□≦に2に設定したものであるから、ス
イッチング用半導体回路にシュミット回路1を用いてス
イッチング特性を改善し、ツェナーダイオードzDを付
加して長時間タイマーにも対応させつつ、瞬時的に電源
が切断された場合のように、コンデンサC2の充電速度
に比較して電源電圧降下が十分早〜・限時中の電圧降下
に対し、タイマーが正常に動作するようにでき、CR時
定数回路に第2の抵抗R4を挿入するという極めて簡単
な構成にて従来技術の諸問題が解決された。
第1図は従来のタイマー回路を示す回路図、第2図は第
1図に示す従来例に於ける前段トランジスタの動作状態
な示す図、第3図は本考案タイマー回路の一実施例を示
す回路図、第4図は第3図に示す本案の実施例の前段ト
ランジスタの動作状態を示す図である。 1・・・・・・シュミット回路、Trl・・・・・・前
段トランジスタ、R3・・・・・・第1の抵抗、R4・
・・・・・第2の抵抗、C2・・・・・・コンデンサ、
VT・・・・・・中間接続点、zD・・・・・・ツェナ
ーダイオード。
1図に示す従来例に於ける前段トランジスタの動作状態
な示す図、第3図は本考案タイマー回路の一実施例を示
す回路図、第4図は第3図に示す本案の実施例の前段ト
ランジスタの動作状態を示す図である。 1・・・・・・シュミット回路、Trl・・・・・・前
段トランジスタ、R3・・・・・・第1の抵抗、R4・
・・・・・第2の抵抗、C2・・・・・・コンデンサ、
VT・・・・・・中間接続点、zD・・・・・・ツェナ
ーダイオード。
Claims (1)
- CR時定数回路をシュミット回路1の前段トランジスタ
TR1のベースに接続してなるタイマー回路に於(・て
、第1の抵抗R3、第2の抵抗R4及びコンデンサC2
を順次直列接続してCR時定数回路を形成し、前記第1
の抵抗R3及び第2の抵抗R4の中間接続点■Tをツェ
ナダイオードZDを介して前記シュミット回路1の前段
トランジスタTR1のベースに接続してなり、前記シュ
ミット回路10反転電圧が電源電圧の変動に対して変化
するときの勾配なに1.R4/(R3−+−R4)をに
2とし、に1≦に2に設定したことを特徴とするタイマ
ー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1974148769U JPS5819873Y2 (ja) | 1974-12-06 | 1974-12-06 | タイマ−カイロ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1974148769U JPS5819873Y2 (ja) | 1974-12-06 | 1974-12-06 | タイマ−カイロ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5173961U JPS5173961U (ja) | 1976-06-10 |
JPS5819873Y2 true JPS5819873Y2 (ja) | 1983-04-23 |
Family
ID=28440600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1974148769U Expired JPS5819873Y2 (ja) | 1974-12-06 | 1974-12-06 | タイマ−カイロ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5819873Y2 (ja) |
-
1974
- 1974-12-06 JP JP1974148769U patent/JPS5819873Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5173961U (ja) | 1976-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN210400650U (zh) | 一种高精度温度检测电路 | |
JPS5819873Y2 (ja) | タイマ−カイロ | |
GB1304745A (ja) | ||
US3466469A (en) | Timing circuit | |
JPS59141131A (ja) | 双安定リレ−の制御回路 | |
JPS59221A (ja) | 双安定マルチバイブレ−タ回路 | |
JPS5933857B2 (ja) | デンアツケンシユツカイロ | |
CN111600581A (zh) | 一种数字控制的单稳态触发器及其控制方法 | |
JPH0219651B2 (ja) | ||
CN221328935U (zh) | 一种具有电压迟滞功能的复位电路 | |
JPH0337112Y2 (ja) | ||
US3049624A (en) | Retriggerable memory | |
JPH0237149B2 (ja) | ||
JPS5855696Y2 (ja) | 電子タイマ− | |
US3844512A (en) | Arrangement for recording pulses | |
JPS6123893B2 (ja) | ||
JPS593602Y2 (ja) | ミュ−ティング制御信号発生回路 | |
US3178585A (en) | Transistorized trigger circuit | |
SU406310A1 (ru) | В п т б | |
JPS5824517Y2 (ja) | 動作時前信号送出回路 | |
US3490031A (en) | Resistance setting device | |
JPS5844414Y2 (ja) | リセット回路 | |
KR890004973Y1 (ko) | 상태변화 감지회로 | |
JPS5929400Y2 (ja) | パルス発生装置 | |
EP0321795A2 (en) | Pilot circuit with integrated circuit with preset firing delay for MOS power transistors |