JPS58197505A - Complex process controller - Google Patents

Complex process controller

Info

Publication number
JPS58197505A
JPS58197505A JP8065782A JP8065782A JPS58197505A JP S58197505 A JPS58197505 A JP S58197505A JP 8065782 A JP8065782 A JP 8065782A JP 8065782 A JP8065782 A JP 8065782A JP S58197505 A JPS58197505 A JP S58197505A
Authority
JP
Japan
Prior art keywords
control
module
time slot
modules
process control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8065782A
Other languages
Japanese (ja)
Other versions
JPH0319562B2 (en
Inventor
Seiji Onoki
小野木 聖二
Yasuo Kumeta
康夫 久米田
Masayuki Suzuki
雅之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP8065782A priority Critical patent/JPS58197505A/en
Publication of JPS58197505A publication Critical patent/JPS58197505A/en
Publication of JPH0319562B2 publication Critical patent/JPH0319562B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00Systems controlled by a computer
    • G05B15/02Systems controlled by a computer electric

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Control By Computers (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To obtain the simultaneity of fetched control information between control loops by transmitting information from respective control loops with allotted time slots at a time, and storing control information from other loops and updating the storage contents of the respective loops at the same time. CONSTITUTION:Time slot markers generated by a time slot marker generating module 1 are sent out to a communication bus 4 with a specific period at specific intervals. Each process control function module 2 receives and decodes the time slot markers to perform sampling control synchronously with the marker signal, and communication is permitted, for example, in such a way that a time slot #n is to a module #n; and control information that only modules #n of modules 2 hold is transmitted to other modules 2 at the same time during the period of this time slot #n, and other modules 2 receive it and update their storage contents.

Description

【発明の詳細な説明】 本発明はサンプリング制御によりプロセスを制御するプ
ロセス制御装置に係如、特に1相互に関連を持つ複数の
制御変数を処理するのに好適な通信機能を備えた複合型
プロセス制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a process control device that controls a process by sampling control, and particularly relates to a process control device that controls a process using sampling control, and particularly relates to a process control device that controls a process using a complex type process that is equipped with a communication function suitable for processing a plurality of mutually related control variables. Regarding a control device.

複数の制御変数を有し、それらの制御変数が相互に関連
し合って目的を達する工業プロセスは多々ある。かかる
プロセスを薊御するためには複数の制御ルー!を構成し
各制御ループが自己の制御ルー/の!ロセス制御処理を
行なうに際しては、 −他の制御ループの制御情報を一
参照す表わち入力情報として取込んで制御処理をしなけ
ればならない。従って、各制御ルー1間での制御情報の
伝送が必要である。
There are many industrial processes that have multiple control variables that are interrelated to achieve a goal. Multiple control rules are needed to control this process! Each control loop has its own control loop/of! When performing process control processing, - control information of other control loops must be taken in as a reference, that is, input information, and control processing must be performed. Therefore, it is necessary to transmit control information between each control route 1.

従来、かかる制御情報の制御ループ相互間での伝送は各
制御ループ間の、例えば、Pv線、 sp線などの個別
配線を用いたシ、あるいはマルチルー!型コントローラ
のように複数の制御ループが一つのメモリを共用するも
のにおいては、共用メモリを通して行われている。また
、複数のコントローラを通信回線で接続する方式のもの
では制御情報はこの通信回線で伝送されるが、この場合
には、飼えば、I−リングによる1対l(勿論、ある期
間でみればN対N通信となる)の通信方式などが使用さ
れている。しかし、かかる通信方式によるものにお伝て
は、通信回数が著しく多くなり他の制御ループから必要
な制御情報を収集するのに時間がかがシ、取込んだi御
情報の制御ループ間における同時性が得られ難い、tた
、伝送の誤りの発生時再送に豐する時間のためサンプリ
ング制御の際必要とされる制御演算の定周期性を守るこ
とが困難と表るなどの欠点がある。これらの欠点を除去
するためにはサンプリング制御の周期に比較し、短時間
での通信、換言すれば非常に高速な通信が必要とされる
が高価なものとなるであろう。
Conventionally, such control information has been transmitted between control loops using individual wiring such as Pv lines and SP lines between each control loop, or multi-routing! In systems such as type controllers where multiple control loops share a single memory, this is done through shared memory. In addition, in the case of a system in which multiple controllers are connected via a communication line, the control information is transmitted through this communication line, but in this case, if the controller is kept, it is possible to use the A communication method such as N-to-N communication is used. However, with such a communication method, the number of communications increases significantly, and it takes time to collect the necessary control information from other control loops. Furthermore, it is difficult to maintain the periodicity of control calculations required for sampling control due to the time required for retransmission when a transmission error occurs. In order to eliminate these drawbacks, communication in a short time compared to the period of sampling control, in other words, very high-speed communication is required, but it will be expensive.

本発明は、かかる背景に鑑みて表されたもので、通信パ
スを定周期タイムスロット方式によ〕時分割使用し、各
制御ループ側はそれぞれ割当てられたタイムスロットに
おいて、−斉送信によ〕他の制御ルーフ#側に自己の制
御情報を送る。各制御ループ側では、自己の制御情報と
他のそれぞれの制御ルー!側から送られてくる前記情報
とを記憶しておき、記憶した制御情報を用いて制御処理
を行なう。そして、前記記憶された情報′は各ループで
同時性を保って更新されると共に、サンプリング制御演
算の定周期性が入力情報の取込みによって乱されること
がないようにした−のである。
The present invention was developed in view of this background, and uses a communication path in a time-division manner using a fixed-period time slot method, and each control loop side uses a broadcast transmission method in its assigned time slot. Sends own control information to other control roof # side. Each control loop side has its own control information and each other control loop! The above-mentioned information sent from the side is stored, and control processing is performed using the stored control information. The stored information' is updated in each loop while maintaining simultaneity, and the periodicity of the sampling control calculation is not disturbed by the input information.

以下、図面を用いて本発明の詳細な説明する。Hereinafter, the present invention will be explained in detail using the drawings.

第1図は、本発明の複合盤プロセス制御装置の一実施例
の構成を示すプロ、り図で、図において、1はタイムス
ロットマーカー発生モア、−ル、2(5) は各々プロセス制御の基本単位である制御ループの処理
能力を持ち、サンプリング制御方式によりその処理を行
なうプロセス制御機能モジ、−ル、3は本装置と外部の
他の装置との通信を行なうための通信モジ、−ル、4は
内部通信パスで、前記のタイムスロットマーカー発生モ
ジ、−ル、プロセス制御機能モジ、−ルおよび通信モジ
、−ルはこの通信パスKm続されている。また、各プロ
セス制御機能モジ、−ルはプロセス信号処理装置(図示
しない)を介してプロセス5と接続している。
FIG. 1 is a diagram showing the configuration of an embodiment of the multi-platform process control device of the present invention. In the figure, 1 is a time slot marker generation mower, 2 (5) is a process control The process control function module 3, which has the processing ability of the control loop that is the basic unit and performs its processing using the sampling control method, is the communication module for communicating between this device and other external devices. , 4 is an internal communication path, and the time slot marker generation module, process control function module, and communication module are connected through this communication path. Further, each process control function module is connected to the process 5 via a process signal processing device (not shown).

この制御装置において、タイムスロットマーカー発生モ
ジ、−ルlは第2図aに示す如きフォーマットからなる
タイムスロットマーカ一を発生するもので、このタイム
スロットマーカーは所定の間隔と所定の周期で通信パス
4に送υ出される。
In this control device, a time slot marker generation module generates a time slot marker having a format as shown in FIG. 4 will be sent out.

これら一連のタイムスロットマーカーにょ魅タイムスロ
ットは第3図に示す如く構成される。各プロセスmmm
能モノ、−ル2はタイムスロットマーカ一を受信デコー
ドし、このマーカー信号に同期してサンプリング制御の
動作を行なうと共に割(6) 当てられたスロット番号に従い、制御情報(伝送フォー
マ、トは第2図のb)の送信ならびに外部、例りば、マ
ンマシンインターフ、−スや上位計算機との通信(伝送
フォーマットは第2図の@)を行なう。
These series of time slot markers are constructed as shown in FIG. Each process mmm
Function module 2 receives and decodes the time slot marker 1, performs sampling control operations in synchronization with this marker signal, and allocates (6) the control information (transmission format) according to the assigned slot number. It performs the transmission of b) in FIG. 2 as well as communication with the outside, for example, a man-machine interface, a host computer, and a host computer (the transmission format is @ in FIG. 2).

第4図はプロセス制御機能モジュール20機能を示すた
めの機能プロ、り図である0図において、PCBはパス
通信処理部で、通信パス(第1図のブロック4)を通し
て送られてくるタイムスロットマーカー信号ならびに他
のプロセス制御機能モジュールからの制御情報を受信処
理する。dBは他のプロセス制御機能モジ、−ルからの
制御情報を格納する他モジーール制御情報保持バッファ
で、記憶エリアが他のプロセス制御機能モジ、−ル毎に
分割して用意されている。 USはステータスレジスフ
で、前記dBにお、ける受信データの更新状況すなわち
、所定どおり更新がなされているか否かを示すと共に、
自己の制御処理に関連する他のプロセス制御機能モジ、
−ルの動作状況を示す本のである。
FIG. 4 is a functional diagram showing the functions of the process control function module 20. In FIG. Receives and processes marker signals as well as control information from other process control function modules. dB is an other module control information holding buffer that stores control information from other process control function modules, and the storage area is divided and prepared for each other process control function module or module. US is a status register, which indicates the update status of the received data in the dB, that is, whether or not it is updated as specified, and
Other process control function modules related to own control processing,
- This is a book that shows the operating status of the system.

DBは自己のプロセス制御機能モジ、−ルの制御情報を
格納すゐ自モジ、−ル制御情報保持ノ童ツファ、PSは
、前記パス通信処理部PCRかものタイムスロ、トマー
カー信号に基づいた同期信号をもとにサンブリング制御
のタイ建ング信号を発生するタイミング制御部である。
DB stores the control information of the self-process control function module; PS is the synchronization signal based on the time slot and marker signal of the path communication processing unit PCR; This is a timing control section that generates a tie-setting signal for sampling control based on the timing control section.

届と紅はそれぞれ正常時の制御アルプリズムと異常時に
前記正常時の制御アルゴリズムに取って代わる制御アル
ゴリズムとが格納された記憶部である。 PPは前記シ
B、U8.DB、PSおよびAN尋からの情報ならびに
制御のもとに、自己に接続されているfロセスの制御管
理を行なうグロセス制御処理部である。 PCTはノ々
ス通信処理部で、前記PCBからのこれまた、タイムス
ロットマーカー信号に基づいた同期信号をもとに自モジ
、−ルに割当てられた所定のタイき/ダで他の各プロセ
ス制御機能モジュールに自モゾ、−ル制御情報を一斉送
信するためのものであゐ、更に、PTはローカルサング
リンダタイマで、前記サンプリングタイム制御部PSが
パス通信処理部PCBから同期信号が得られない異常状
−が生じ九と亀、代って、サンブリング制御のためのタ
イミング信号を提供するとともに予め定められた異常処
理を開始させる。
The storage portions 1 and 2 are storage portions that store a control algorithm during normal operation and a control algorithm that replaces the control algorithm during abnormal operation when an abnormality occurs. PP is the above-mentioned B, U8. This is a gross control processing unit that controls and manages the f processes connected to itself based on information and control from the DB, PS, and AN processor. The PCT is a communication processing unit that processes other processes in a predetermined tie/da assigned to its own module based on a synchronization signal based on the time slot marker signal from the PCB. This is for simultaneously transmitting local control information to the control function module. Furthermore, PT is a local sampling timer, and the sampling time control section PS receives a synchronization signal from the path communication processing section PCB. If an abnormal condition occurs, the timing signal for sampling control is provided and a predetermined abnormality process is started.

次に、第1図に示す装置の各プロセス制御機能モジーー
ル間の制御情報の通信と制御処理との関係について第5
図ならびに第6図を用いて説明する。
Next, we will discuss the relationship between communication of control information and control processing between each process control function module of the apparatus shown in FIG.
This will be explained using the drawings and FIG. 6.

第5図は、各プロセス制御機能モゾ、−ルの自モノ、−
ルおよび他モノ、−ル制御情報保持ハvファの部分のみ
をそのバッフ丁内容の一斉更新の動作説明上、抽出して
示したもので、各そり、−ル2間の制御情報の通信は次
に示す如き一斉送信方式で行なわれる。
Figure 5 shows each process control function's own property, -
Only the parts of the control information holding section for the control information of the sled and other objects are extracted and shown for the purpose of explaining the operation of updating the contents of the buffer all at once. This is carried out using the simultaneous transmission method as shown below.

第3図の一周期内にあるタイムスロットは制御情報伝送
フレーム(スロット数N≧装置内の制御機能モジー−ル
数X)と外部通信伝送フレーム(スロット数Mは外部機
器との通信量で定められる)とに分かれ、例え′ばタイ
ムスロットナLがモジ、−ルのすtに、タイムスロット
φ墓がモジ、−ルφ藏という具合に割当てられ通信が許
され為、従って、タイムスロットナtの期間においては
、ナtのモジ(9) 1−ル2のみが自モゾ、−ル制御情報保持パ、7アDB
に保持した制御情報を他七ジーール2に一斉に送信する
のが許され、他モジ、−ル2はこの制御情報を受信して
他モゾ、−ル制御情報保持バッファdl内に区分けされ
て設けられている送信モジュールナLからの情報を記憶
するための記憶エリアdE1 +Aを一斉に更新する。
The time slots within one period in Fig. 3 are control information transmission frames (number of slots N≧number of control function modules in the device For example, time slot number L is assigned to modi, -ru no t, time slot φ grave is assigned to moji, -ru φz, and communication is allowed. During the period t, Nat's module (9) 1-2 is the only self-mozo, - rule control information holding pa, 7a DB
The control information held in the module is allowed to be transmitted all at once to the other modules 2, and the other modules 2 receive this control information and divide it into the control information holding buffer dl. The storage area dE1+A for storing information from the transmitting module L that is currently being updated is updated all at once.

次にタイムスロットナnの期間においてはモジ、−ル2
のφnのみが送信を許され、他のモジ、−ルはすべて受
信状態となる。
Next, in the period of time slot number n, modi, - rule 2
Only φn is allowed to transmit, and all other modules are in the receiving state.

これによシ、モゾ、−ル2のすn以外の全モジ、−ルの
バッファ櫨11に設けられた記憶エリアdBφnは一斉
に更新される。このようにしてタイムスロット形式によ
る一定周期をもった時分割多重通信により、定期更新用
の一回の一斉送信で他そり、−ル制御情報保持バッファ
の内容が一時期に、しかも同じ時点の制御情報でそれぞ
れ更新され用意される。菖藝図はこれらの様子を複金属
プロセス制御41装置の処理動作と情報の流れとの関係
で例示したもので、タイムスロットマーカーに同期して
タイムスT:1vlトナaにおいては、−斉に各モc)
1−ル(10) はプロセス情報をサンプリングしてプロセスに対応した
処理を行ない自モジュール制御情報保持パ、ファDBに
ホールドするなどの処理を行なう0図には、モジ、−ル
φtは自己のプロセス情報のみでプロセス制御のための
演算処理をし、割当てられたタイムスロットナtにおい
て、他モジ、−ル÷m。
As a result, the storage areas dBφn provided in the buffers 11 of all the modules except the module 2 and the module 2 are updated at the same time. In this way, by using time-division multiplex communication with a fixed period using the time slot format, the contents of the control information holding buffer can be updated at one time by one simultaneous transmission for periodic updates, and the control information at the same time can be transmitted simultaneously. Each will be updated and prepared. The iris diagram exemplifies these situations in terms of the relationship between the processing operations of the multiple metal process control 41 device and the flow of information. moc)
1-Rule (10) samples the process information, performs processing corresponding to the process, and performs processing such as holding it in its own module control information holding pa and file DB. Arithmetic processing for process control is performed using only process information, and at the assigned time slot number t, other modules are calculated as follows: -r ÷m.

ナn、すφ等に一斉に送信する例であ夛、モジ、−ルナ
nはモノ、−ル◆Lで予め演算処理された結果の制御情
報を自己の制御情報の一部とじて使用する例で、タイム
スロットナnにおいて、他モジ、−ルに一斉送信する。
In the example of sending data all at once to Nan, Suφ, etc., 夛, MOJ, -Luna n is mono, -ru◆Uses the control information that has been pre-computed in L as part of its own control information. For example, in time slot number n, a message is sent to other modules all at once.

なお、モジ、−ルφtは前述のとおり、他モジュールか
らの制御情報を必要としない。すなわち、他モジ、−ル
の制御情報の受信を要しない例である。モジュールφm
は、他モジ、−ルナt、◆nからの情報を自己の制御情
報の一部として使用する例である。このように各プロセ
ス制御機能モジ、−ル2は自モジ、−ルおよび/を九は
他モノ、−ル制御情報保持バッファ(on、am)等の
データを参照して、自己の制御アルゴリズム記憶部ハに
格納された制御!ロダラムに従ってプロセス5を制御す
る。なお、異常が生じた場合、例えば、ステータスレジ
スタU8が艇新状況の不良を出力している場合には制御
アルゴリズム(異常時)に切換えられて、所定の制御処
理が行なわれる。また、サン!リングタイム制御部PS
がパス通信処理部PCBから同期信号が得られないなど
の故障が生じたトキは、ローカルサンプリングタイマP
Tからのタイミング信号によ如プロセス制御処理部のタ
イミングが規定され、所要の処理がなされる。
Note that, as described above, the module φt does not require control information from other modules. That is, this is an example in which it is not necessary to receive control information from other modules. Module φm
is an example in which information from other mods, -Lunat, ◆n is used as part of its own control information. In this way, each process control function module 2 stores its own control algorithm by referring to the data in the control information holding buffer (on, am), etc. Control stored in part C! Control process 5 according to Rodaram. Note that when an abnormality occurs, for example, when the status register U8 outputs a defective new boat status, the control algorithm (at the time of abnormality) is switched to perform a predetermined control process. See you again, San! Ring time control section PS
If a failure occurs such as not being able to obtain a synchronization signal from the path communication processing unit PCB, the local sampling timer P
The timing of the process control processing unit is determined by the timing signal from T, and the required processing is performed.

17図は本発明におけるプロセス制御機能モジュール2
の一実施例で、2ポー) RAMを用いたデエアル!ロ
セッサからなるブロック構成を示すものである0図にお
いて、11はプロセス制御処理用のノロセッサ(第4図
のPP)、12はプロセ。
Figure 17 shows the process control function module 2 in the present invention.
In one embodiment, 2 ports) DEAL! using RAM! In Figure 0, which shows a block configuration consisting of processors, 11 is a processor for process control processing (PP in Figure 4), and 12 is a processor.

す11が使用する制御アルゴリズム(AA、AN)が格
納されているFROMおよび演算結果の一時記憶などの
丸めのワーク二〇・リア用のRAM (PP) 、13
はサンプリング制御を行なうためのタイマ(P8/PT
 ) 、14はノロセス信号の入出力部、15はマルチ
ポートRAMで自モノ、−ル制御情報保持パ、ファ(D
B)、他モジュール制御情報保持・童ツファ(in)、
更新状況ステータス(tys)に用いられる。16はノ
奇ス通信処理用!ロセ、す(PCR、pcT)、1フは
プロセッサ16が使用するパス通信処理!ログラムが格
納されているFROMおよびワークエリア用のRAM(
PCB。
FROM which stores the control algorithms (AA, AN) used by 11, and RAM (PP) for rounding work 20 and rear for temporary storage of calculation results, 13
is a timer (P8/PT) for sampling control.
), 14 is an input/output section for the input/output signal, and 15 is a multi-port RAM that holds the local control information.
B), Other module control information retention/Dotsufa (in),
Used for update status (tys). 16 is for no-kiss communication processing! The first step is the path communication processing used by the processor 16! FROM where the program is stored and RAM for the work area (
P.C.B.

PCT)、18はパス通信処理に必要な時間信号を発生
するタイマ(PCR、PCT)、19はプロセス制御機
能モジュールが接続される内部パス21(第1図の4)
とゾロセ、サノ々ス20との接続のための内部パスイン
ターフェースで、上記11〜14ti大別するとアルゴ
リズム部lを構成し、上記16〜19はパス通信部■を
構成する。動作については前述したのと同様で、他モノ
、−ル情報と更新状況ステータスはパス通信部■が用意
してRAM15に書き込み、アルゴリズム部■がパス通
信部とは独立した任意のタイミングで使用できる。自モ
ジ。
PCT), 18 is a timer (PCR, PCT) that generates a time signal necessary for path communication processing, and 19 is an internal path 21 (4 in Figure 1) to which the process control function module is connected.
It is an internal path interface for connection with Zorose and Thanos 20. Broadly divided, the above 11 to 14ti constitute an algorithm section 1, and the above 16 to 19 constitute a path communication section (2). The operation is the same as described above, and the path communication section ■ prepares and writes the update status status and other information on other items to the RAM 15, and the algorithm section ■ can use it at any timing independent of the path communication section. . Self-moji.

−ル制御情報もRAM 5に用意され、アルゴリズム部
■が参照するとともにパス通信部Iが読み出して割当て
られたタイムスロットで他の制御機能モジ、−ルに一斉
送信される。前記パス通信処理用グロセ、す16とFR
OMおよびRAM 17は定期送信。
Control information is also prepared in the RAM 5, referenced by the algorithm section (2), read out by the path communication section I, and transmitted simultaneously to other control function modules in the assigned time slots. Said path communication processing gloss, S16 and FR
OM and RAM 17 are for regular transmission.

定期受信処理およびアルゴリズム部への同M 信号の供
給等を行なう。
Performs regular reception processing and supplies the M signal to the algorithm section.

以上の説明から明らかなように本発明によれば、プロセ
ス制御機能モジ、−ルは、プロセス制御において必要と
される基本単位で構成されており、を九相互間の制御情
報伝達手段が全モジ、−ルに共通な一つの通信系で構成
されているのでゾロセス信号の各七ジ、−ルへの接続や
、各モジュール間の制御情報の伝達のための接続の変更
、すなわち、実際の配線の変更を行なうことなくプロセ
スの必要に応じてプロセス制御機能モジ、−ル数を増減
したシ、それらの制御上の組合せの変りによって極小が
ら′大規模までの複合制御機能を効果的に実現で亀る0
%にこの%像はオフサイトやパッチフロセスのよう圧制
御対象となる制御ルー!の構成が同一のナラントにおい
ても運転影線によりダイナミックに変更されるものに対
しては非常に大きな利点となる。
As is clear from the above description, according to the present invention, the process control function modules are composed of basic units required for process control, and the means for transmitting control information between them is used for all modules. Since it is composed of one communication system common to all modules, it is necessary to connect Zoroses signals to each module and change the connection for transmitting control information between each module, in other words, the actual wiring. By increasing or decreasing the number of process control function modules according to process needs without changing the process, and by changing their control combinations, complex control functions from very small to large scale can be effectively realized. Kameru0
% This % image is a control loop that is subject to pressure control such as off-site or patch processing! This is a very big advantage for a narant whose configuration is the same, but which is dynamically changed by the driving shadow.

また、各制御機能モジ、−ルの独立性が保たれた構成と
なっているので必要とされる異常処理がとり易く、保守
が容易であるとともにfロセス全体への影響度を小さく
することができる。
In addition, since the configuration maintains the independence of each control function module, it is easy to handle the necessary abnormalities, making maintenance easy and minimizing the impact on the entire f process. can.

更に本発明は相互に関連し合う複数0@御ループにおい
てサンプリングプロセス制御を行なう際に非常に重要な
制御情報の同時性が限られた伝送容置の中で一斉送信に
よシ効率よく保証されるほかサン!リング制御演算の定
周期性が完全に満足される。タイムスロット方式によ如
、処理の時系列の規定と独立した制御機能モー)1−ル
間O同期のとれた処理が可能である。なお、各タイムス
ロ、トマーカーは、これまで説明してきた同期方式(強
制同期方式)のほか第3図の1周期にひとつ発生するマ
スクタイムスロットマーカーに同XQして各制御機能モ
ー)1−ル内で一様に発生するいわゆる従属同期方式に
よるものでもよい。
Furthermore, the present invention efficiently guarantees the simultaneity of control information, which is very important when performing sampling process control in multiple interconnected control loops, by simultaneous transmission within a limited transmission space. Ruhata San! The periodicity of the ring control calculation is completely satisfied. By using the time slot method, it is possible to specify the time series of processing and to perform processing that is independent of the control function mode. In addition to the synchronization method (forced synchronization method) explained so far, each time slot and time slot marker can also be set using the same XQ for the mask time slot marker that occurs once per period in Figure 3 (in each control function mode). It may also be based on a so-called dependent synchronization method in which synchronization occurs uniformly.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の複合g f aセス制#装置の一実施
例を示す全体構成図、第2図は伝送フォーマ、トの例で
あり、第3図は1周期におけるタイムスロットの構成図
、@4図は第1図におけるゾロセス制御機鹸モー)1−
ルの機能を示す機能プロ。 クー、第5図は制御機能モジ、−ル相互間の制御t′#
報の一斉更新を説明するための図、第6図は処理と情報
の流れの例を示したものである。第7図は本発明の複合
−プロセス制御装置におけるグロセス制御機能モジ、−
ルをグロセ、す等により構成した一実施例である。 l・・・タイムスロットマーカー発生モジ、−ル、2・
・・!ロセス制御機能モジ、−ル、4.21・・・内部
パス、11,16・・・グロセ、す、12.17・・・
FROMおよびR鳩 、13.18・・・タイマ、15
・・・RAM。 特許出願人 山武ノ・ネウエル株式会社代通人弁虐士松
下旗治 第1図 第3図 第4図 人出力 −32=
FIG. 1 is an overall configuration diagram showing an embodiment of a composite GFA access system according to the present invention, FIG. 2 is an example of a transmission format, and FIG. 3 is a configuration diagram of time slots in one cycle. , @Figure 4 is the control machine in Figure 1) 1-
Functional pro to show the functionality of the file. Figure 5 shows the control t'# between control function modules.
FIG. 6, which is a diagram for explaining simultaneous update of information, shows an example of processing and information flow. FIG. 7 shows the combined gross control function module in the process control device of the present invention.
This is an example in which the file is constructed from Grosse, Su, etc. l...Time slot marker generation module, -l, 2.
...! Process control function module, 4.21... Internal path, 11, 16... Grosse, 12.17...
FROM and R pigeon, 13.18...timer, 15
...RAM. Patent Applicant: Yamatake No. Newel Co., Ltd. Representative: Hiroharu Matsushita Figure 1 Figure 3 Figure 4 Human output -32=

Claims (1)

【特許請求の範囲】[Claims] (1)時分割多重通信とプロセス制御アルプリズム部で
の制御処理シーケンスの同期をとるために使用されるタ
イムスロット!−カー信号を発生するタイムスロットマ
ーカー発生モジ、−ルと、プロセス制御の基本単位(例
えば1制御ルーf)の処理能力を個別に持ちサンプリン
グ制御を行うプロセス制御機能モジ、−ル群と、 前記タイムスロットマーカー発生モジ、−ルとプロセス
制御機能モジ、−ル群が接続され、タイムスロット管理
方式による時分割多重通信によシ前記機能モジ、−ル群
間の通信を行なうための内部通信パス とからなシ、更に前記個別のプロセス制御機能モジ、−
ルは、自己のプロセス制御処理の際に使用するために ■ 他のプロセス制御機能モジ、−ルから、所定のタイ
ミングで一定周期毎に送信されてくる予め定められた制
御情報を記憶しておくだめの他モジュール制御情報保持
バッファと、 @ 前記他モジ、−ル制御情報保持バッファの更新状況
および他の制御機能モジ、−ルの動作状況を示すステー
タスレシスpと、 O前記所定のタイζフグで一定周期毎に送られて〈石他
の制御機能モジ、−ルからの制御情報を用いて前記バッ
ファの対応するエリアの情報と、更新状況を示すステー
タスレジスタとを更新し、更に、タイムスロットマーカ
ー信号よ如生成される同期信号を発生すゐパス通信処理
部と、@ 自己の制御機能モジ、−ルの制御情報を保持
するパtファと、 ・ 前記所定のタイミングで他の各制御機能モジ、−ル
に自己の制御情報を一斉送信する定期送信のためのパス
通信処理部と、 θ 定期更新のための/?ス通信処理部からの同 ・期
信号をもとにサンプリング制御を行なうためのサン!リ
ングタイム信号を発生するサンプリングタイム制御部と
、 ■ 制御アルカリズムが格納された記憶部と、■ 前記
■、 @ 、 @ 、θと■の各部からの情報をもとに
自己に接続されている操作端の制御・管理を行なうプロ
セス制御処理部 とから構成され、 各プロセス制御機能モジ、−ル間の制御情報の伝達と、
各プロセス制御処理とを論理的に分離したことを特徴と
する複合型ゾロセス制御装置。
(1) Time slots used to synchronize time division multiplex communication and control processing sequences in the process control algorithm unit! - a time slot marker generation module that generates a car signal; a group of process control function modules that individually have the processing capacity of a basic unit of process control (for example, one control loop f) and perform sampling control; The time slot marker generation module, - and the process control function module, - group are connected, and an internal communication path is provided for communication between the function module, - group by time division multiplex communication using a time slot management method. and further the individual process control function module, -
The module stores predetermined control information sent at regular intervals from other process control function modules at predetermined timings for use during its own process control processing. A status ratio p indicating the update status of the other module control information holding buffer and the operating status of the other control function module; The information in the corresponding area of the buffer and the status register indicating the update status are updated using the control information sent from the other control function modules at regular intervals, and the time slot A path communication processing unit that generates a synchronization signal such as a marker signal, a buffer that holds control information of its own control function module, and ・ Each other control function at the predetermined timing. A path communication processing unit for periodic transmission that simultaneously transmits its own control information to modules, and a /? for periodic update. San! for sampling control based on the synchronization signal from the communication processing section. A sampling time control section that generates a ring time signal; ■ A storage section in which control alkaline rhythm is stored; ■ Connected to itself based on the information from each section of ■, @, @, θ, and ■. It consists of a process control processing unit that controls and manages the operating end, and transmits control information between each process control function module and module.
A composite Zorothes control device characterized by logically separating each process control process.
JP8065782A 1982-05-13 1982-05-13 Complex process controller Granted JPS58197505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8065782A JPS58197505A (en) 1982-05-13 1982-05-13 Complex process controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8065782A JPS58197505A (en) 1982-05-13 1982-05-13 Complex process controller

Publications (2)

Publication Number Publication Date
JPS58197505A true JPS58197505A (en) 1983-11-17
JPH0319562B2 JPH0319562B2 (en) 1991-03-15

Family

ID=13724421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8065782A Granted JPS58197505A (en) 1982-05-13 1982-05-13 Complex process controller

Country Status (1)

Country Link
JP (1) JPS58197505A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367244C (en) * 1999-06-07 2008-02-06 松下电器产业株式会社 Data transceiving system and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142804A (en) * 1977-05-18 1978-12-12 Mitsubishi Electric Corp Control system for in-plant delivery system
JPS56155403A (en) * 1980-05-06 1981-12-01 Fuji Facom Corp Backup system for process control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142804A (en) * 1977-05-18 1978-12-12 Mitsubishi Electric Corp Control system for in-plant delivery system
JPS56155403A (en) * 1980-05-06 1981-12-01 Fuji Facom Corp Backup system for process control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367244C (en) * 1999-06-07 2008-02-06 松下电器产业株式会社 Data transceiving system and method

Also Published As

Publication number Publication date
JPH0319562B2 (en) 1991-03-15

Similar Documents

Publication Publication Date Title
JPS60500986A (en) Digital multi-customer data interface
US4499336A (en) Common channel interoffice signaling system
JPS58197505A (en) Complex process controller
ZA847567B (en) Method of and apparatus for operating multi-processor control computer units
US4649534A (en) Telecomputer package switching system
US4583167A (en) Procedure and apparatus for conveying external and output data to a processor system
JPH02105961A (en) Multiprocessor synchronization system
JP2000138679A (en) Synchronization control method among plural controllers in distribution control system
JP2002193561A (en) Elevator control transmission system
JP2982469B2 (en) Data exchange mechanism between FA controller and control target
JPH0318958A (en) Multiprocessor system
JPH05292555A (en) Switch control method and switch system
JPH09146901A (en) Program transfer system
JPH04148262A (en) Multi-address transfer device
JPS63177202A (en) Data transfer device for multiplexing controller
JP2000322284A (en) Pseudo multiple fault generator
KR0129612B1 (en) Apparatus for the con of hardware component of concentrated b-nt system
JPS61131057A (en) Serial i/o system
JPS5829032A (en) Data transfer system
JPH0282342A (en) Data communication equipment
JPS59114662A (en) Message transmitting device
GB2217551A (en) Electronic system for packet switching
JPS6255704A (en) Decentralized control system
JPH08101735A (en) Information processor
JPS61221934A (en) Data processor