JPH08101735A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPH08101735A JPH08101735A JP6236326A JP23632694A JPH08101735A JP H08101735 A JPH08101735 A JP H08101735A JP 6236326 A JP6236326 A JP 6236326A JP 23632694 A JP23632694 A JP 23632694A JP H08101735 A JPH08101735 A JP H08101735A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral
- identification information
- device identification
- peripheral device
- peripheral devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、情報処理装置に関する
もので、特に、システム立ち上げ時の誤接続を防止した
情報処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus, and more particularly to an information processing apparatus which prevents erroneous connection at system startup.
【０００２】[0002]
【従来の技術】一般に、この種の情報処理装置、即ち、
情報処理システムには、主記憶装置、演算処理装置、入
出力処理装置、チャネル装置、複数個の周辺装置を備え
たものがある。この場合、周辺装置は、それぞれチャネ
ル装置を介して入出力処理装置に接続されている。した
がって、システム構築の際、周辺装置とチャネル装置と
は、互いに対応した関係で接続されなければならない
が、チャネル装置と周辺装置とがシステム構築の際、誤
って接続されていても、正常に立ち上ることができる。2. Description of the Related Art Generally, an information processing device of this type, that is,
Some information processing systems include a main storage device, an arithmetic processing device, an input / output processing device, a channel device, and a plurality of peripheral devices. In this case, the peripheral devices are each connected to the input / output processing device via the channel device. Therefore, when the system is constructed, the peripheral device and the channel device must be connected in a corresponding relationship with each other, but even if the channel device and the peripheral device are mistakenly connected when the system is constructed, the device can normally start up. be able to.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、一旦、
周辺装置に、部品交換を伴うような何等かの障害が発生
した場合、障害メッセージで表示されている周辺装置と
は、別の周辺装置の部品交換を行うことになってしま
い、障害の発生した周辺装置を切り分けることができな
くなってしまうという欠点がある。換言すれば、障害の
発生した周辺装置とは別の周辺装置の復旧が行われると
いう欠点がある。このため、システム復旧に時間が掛か
ってしまうというのが実情である。[Problems to be Solved by the Invention]
If a failure occurs in the peripheral device, such as a component replacement, the peripheral device will be replaced with a component other than the peripheral device displayed in the failure message, and the failure occurs. There is a drawback that the peripheral devices cannot be separated. In other words, there is a drawback that a peripheral device different from the failed peripheral device is restored. Therefore, the actual situation is that system recovery takes time.
【０００４】したがって本発明の目的は、周辺装置の誤
接続を防止し、保守を容易に行うことができる情報処理
装置を提供することにある。Therefore, an object of the present invention is to provide an information processing apparatus capable of preventing erroneous connection of peripheral devices and facilitating maintenance.
【０００５】[0005]
【課題を解決するための手段】本発明によれば、主記憶
装置と、この主記憶装置に接続された演算処理装置と、
この演算処理装置に接続された入出力処理装置と、この
入出力処理装置を介して前記演算処理装置に接続され、
それぞれ自装置識別情報を記憶した複数の周辺装置と、
これらの複数の周辺装置の前記自装置識別情報をあらか
じめ格納してある周辺装置識別情報記憶装置と、前記各
周辺装置から読み出された前記自装置識別情報を前記あ
らかじめ格納してある周辺装置識別情報と比較する手段
と、この比較手段によって比較した結果、不一致であっ
た場合、その自装置識別情報を記憶した周辺装置を使用
不可能とする手段とを備え、周辺装置の誤接続を防止す
るようにしたことを特徴とする情報処理装置が得られ
る。According to the present invention, a main memory device and an arithmetic processing unit connected to the main memory device,
An input / output processing device connected to the arithmetic processing device, and connected to the arithmetic processing device via the input / output processing device,
A plurality of peripheral devices each storing its own device identification information,
Peripheral device identification information storage device in which the own device identification information of the plurality of peripheral devices is stored in advance, and peripheral device identification in which the own device identification information read from each of the peripheral devices is stored in advance. Means for comparing with information and means for disabling the peripheral device storing its own device identification information when the results of comparison by this comparing means are inconsistent, and prevent erroneous connection of peripheral device An information processing apparatus characterized by doing so is obtained.
【０００６】また本発明によれば、前記入出力処理装置
は、前記複数の周辺装置に記憶された自装置識別情報を
あらかじめ格納してある第１の周辺装置識別情報記憶装
置と、前記演算装置に接続された複数の周辺装置から周
辺装置識別情報を読み出すチャンネル装置と、このチャ
ンネル装置により読み出された周辺装置識別情報を記憶
する第２の周辺装置識別情報記憶装置を含んでいること
を特徴とする前記情報処理装置が得られる。Further, according to the present invention, the input / output processing device includes a first peripheral device identification information storage device in which self device identification information stored in the plurality of peripheral devices is stored in advance, and the arithmetic device. A channel device for reading peripheral device identification information from a plurality of peripheral devices connected to the channel device; and a second peripheral device identification information storage device for storing the peripheral device identification information read by the channel device. The above information processing device is obtained.
【０００７】さらに本発明によれば、前記入出力処理装
置は、あらかじめ格納してある全周辺装置の周辺装置識
別情報を前記各周辺装置の記憶装置に送出して記憶させ
る手段を備え、前記比較手段は各周辺装置に設けられて
おり、前記入出力処理装置から送出された周辺装置識別
情報と前記あらかじめ各周辺装置に記憶された自装置情
報とを比較することを特徴とする前記情報処理装置が得
られる。Further, according to the present invention, the input / output processing device comprises means for sending the peripheral device identification information of all the peripheral devices stored in advance to the storage device of each of the peripheral devices to store the information. The means is provided in each peripheral device, and compares the peripheral device identification information sent from the input / output processing device with own device information stored in advance in each peripheral device. Is obtained.
【０００８】[0008]
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例である情報処理装置の
構成を示すブロック図である。この情報処理装置は主記
憶装置１１、演算処理装置１２、入出力処理装置１３、
複数個の周辺装置１４−１〜１４−ｎから構成されてい
る。主記憶装置１１は周辺装置１４−１〜１４−ｎに送
るデータが格納されている。演算処理装置１２は入出力
処理装置１３に対して信号線１５を介してシステム立ち
上げ指示を行なう。入出力処理装置１３は、演算処理装
置１２からの命令を受けてこの命令を実行するための制
御部１６、全周辺装置１４−１〜１４−ｎの装置情報が
格納してある第１の周辺装置識別情報格納部１７、シス
テム立ち上げ時周辺装置１４−１〜１４−ｎから送られ
てくる周辺装置識別情報を格納する第２の周辺装置識別
情報格納部１８、チャンネル制御部１９、チャンネル装
置２０−１〜２０−ｎおよび比較器２１から構成されて
いる。チャンネル装置２０−１〜２０−ｎはシステム立
ち上げ時は、接続されている周辺装置１４−１〜１４−
ｎ内の自装置識別情報格納部２１の情報を読み出し、立
ち上げ後は周辺装置１４−１〜１４−ｎとの通常のデー
タ転送を制御する。チャンネル制御部１９は制御部１６
の制御の下に、チャンネル装置２０−１〜２０−ｎの制
御を行う。比較器２１は第１の周辺装置識別情報格納部
１７および第２の周辺装置識別情報格納部１８の内容の
比較を行う。Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an information processing apparatus that is an embodiment of the present invention. This information processing device includes a main storage device 11, an arithmetic processing device 12, an input / output processing device 13,
It is composed of a plurality of peripheral devices 14-1 to 14-n. The main storage device 11 stores data to be sent to the peripheral devices 14-1 to 14-n. The arithmetic processing unit 12 instructs the input / output processing unit 13 to start up the system via the signal line 15. The input / output processing unit 13 receives a command from the arithmetic processing unit 12 and executes a control unit 16 for executing this command, and a first peripheral in which device information of all peripheral devices 14-1 to 14-n is stored. Device identification information storage unit 17, second peripheral device identification information storage unit 18 for storing peripheral device identification information sent from system startup peripheral devices 14-1 to 14-n, channel control unit 19, channel device 20-1 to 20-n and a comparator 21. The channel devices 20-1 to 20-n are connected to the peripheral devices 14-1 to 14-when the system is started up.
The information in the self-device identification information storage unit 21 in n is read out, and after startup, normal data transfer with the peripheral devices 14-1 to 14-n is controlled. The channel controller 19 is the controller 16
The channel devices 20-1 to 20-n are controlled under this control. The comparator 21 compares the contents of the first peripheral device identification information storage unit 17 and the second peripheral device identification information storage unit 18.
【０００９】次に、本発明の情報処理装置の動作を説明
する。Next, the operation of the information processing apparatus of the present invention will be described.
【００１０】入出力処理装置１３は、演算処理装置１２
からの入出力処理装置立ち上げ指示を信号線１５を介し
て命令制御部１３で受けると、周辺装置識別情報格納部
１７の情報から接続されている全周辺装置１４−１〜１
４−ｎに対しての立ち上げ指示を信号線２２を介してチ
ャンネル制御部１９に対して発行する。その指示を受け
付けたチャンネル制御部１９は、全チャンネル装置２０
−１〜２０−ｎに対して、信号線２３−１〜２３−ｎを
介して全周辺装置１４−１〜１４−ｎの自装置識別情報
の取り出し指示を発行する。その指示を受け付けた全チ
ャンネル装置２０−１〜２０−ｎは、周辺装置１４−１
〜１４−ｎ内の自装置識別情報格納部２１−１〜２１−
ｎ内の情報送出を信号線２３−１〜２３−ｎを介して周
辺装置のチャンネルインターフェイス制御部２４−１〜
２４−ｎに対して発行する。周辺装置１４−１〜１４−
ｎのチャンネルインターフェイス制御部２４−１〜２４
−ｎは自装置識別情報格納部２１−１〜２１−ｎの装置
情報を読みだし、チャンネル装置２０−１〜２０−ｎに
対してデータバス２５−１〜２５−ｎを介して送出す
る。各チャンネル装置２０−１〜２０−ｎは送られてき
た各周辺装置１４−１〜１４−ｎからの周辺装置識別情
報をチャンネル制御部１９に送出し、チャンネル制御部
１９は全チャンネル装置２０−１〜２０−ｎから送られ
てきた全周辺装置識別情報を、順に周辺装置識別情報格
納部１８の各チャンネルに対応するエリアにデータバス
２６を介して格納し、全てチャンネル分格納し終わる
と、命令制御部１６に格納完了の指示を信号線２７を介
して行なう。命令制御部１６は格納完了の指示を受ける
と、信号線２８、２９を介して第１の周辺装置識別情報
格納部１７と第２の周辺装置識別情報格納部１８に対し
て、若番チャンネルから順に内容を比較器２２により比
較を指示する。比較した結果不一致であった場合、チャ
ンネル制御部１６は、第１の周辺装置識別情報格納部１
７の該当周辺装置の装置識別情報を使用不可能（Ｖ←
０）に更新し、命令制御部１６に対して信号線２７を介
して立ち上げ完了の報告を行い、命令制御部１６はその
報告で、演算処理装置１２に対して信号線１５を介して
入出力処理装置立ち上げ完了を報告する。その後演算処
理装置１２から入出力命令が発行されると、主記憶装置
１１と周辺装置１４−１〜１４−ｎの間でデータ転送を
行なう。The input / output processing unit 13 is the arithmetic processing unit 12
When the instruction control unit 13 receives an input / output processing device startup instruction from the command control unit 13 via the signal line 15, all peripheral devices 14-1 to 14-1 connected from the information in the peripheral device identification information storage unit 17 are connected.
A start-up instruction for 4-n is issued to the channel control unit 19 via the signal line 22. Upon receiving the instruction, the channel control unit 19 operates the all-channel device 20.
It issues an instruction to take out the device identification information of all the peripheral devices 14-1 to 14-n to the -1 to 20-n via the signal lines 23-1 to 23-n. All the channel devices 20-1 to 20-n that have received the instruction are the peripheral devices 14-1.
To 14-n own device identification information storage units 21-1 to 21-
The information transmission within n is transmitted via the signal lines 23-1 to 23-n to the channel interface control units 24-1 to 24-1 of the peripheral device.
Issue to 24-n. Peripheral devices 14-1 to 14-
n channel interface control units 24-1 to 24-24
-N reads out the device information of its own device identification information storage units 21-1 to 21-n and sends it to the channel devices 20-1 to 20-n via the data buses 25-1 to 25-n. Each of the channel devices 20-1 to 20-n sends the sent peripheral device identification information from each of the peripheral devices 14-1 to 14-n to the channel control unit 19, and the channel control unit 19 sends all the channel devices 20-. When all the peripheral device identification information sent from 1 to 20-n is sequentially stored in the area corresponding to each channel of the peripheral device identification information storage unit 18 via the data bus 26 and all the channels are stored, The instruction control unit 16 is instructed to complete the storage through the signal line 27. When the instruction control unit 16 receives the storage completion instruction, the first peripheral device identification information storage unit 17 and the second peripheral device identification information storage unit 18 are instructed from the youngest channel via the signal lines 28 and 29. The comparator 22 instructs the contents to be compared in order. If they do not match as a result of the comparison, the channel control unit 16 determines that the first peripheral device identification information storage unit 1
The device identification information of the corresponding peripheral device of 7 cannot be used (V ←
0), the start-up completion is reported to the instruction control unit 16 via the signal line 27, and the instruction control unit 16 inputs the report to the arithmetic processing unit 12 via the signal line 15 by the report. Reports that the output processing unit startup is complete. After that, when an input / output instruction is issued from the arithmetic processing unit 12, data transfer is performed between the main storage device 11 and the peripheral devices 14-1 to 14-n.
【００１１】なお、図１中の３０−１、３０−２、３０
−３、３０−４は情報レジスタである。Incidentally, 30-1, 30-2, 30 in FIG.
-3 and 30-4 are information registers.
【００１２】図２は本発明の他の実施例を示す情報処理
装置のブロック図である。図において図１の構成に対応
する構成部分には同一の番号を付している。FIG. 2 is a block diagram of an information processing apparatus showing another embodiment of the present invention. In the figure, the same numbers are assigned to the components corresponding to those in FIG.
【００１３】主記憶装置１１は、周辺装置１４−１〜１
４−ｎに送るデータが格納してある。演算処理装置１２
は、入出力処理装置１３および全周辺装置１４−１〜１
４−ｎに送る装置情報を格納する周辺装置識別情報格納
部１７に対してのシステム立ち上げ指示などを制御する
命令制御部１６とからなっている。入出力処理装置１３
は演算処理装置１２からの命令、チャンネル制御部１９
からの指示を受付、それぞれの命令、指示に応じた動作
を制御する命令動作部３１とチャンネル装置２０−１〜
２０−ｎからの指示、データを受付制御するチャンネル
制御部１９からなっている。周辺装置１４−１〜１４−
ｎは、自装置の識別情報が格納してある自装置識別情報
格納部２１−１〜２１−ｎと、システム立ち上げ時チャ
ンネル装置２０−１〜２０−ｎから送られてくる周辺装
置識別情報を受け付け、これを格納する情報レジスタ３
２−１〜３２−ｎ、情報レジスタ３２−１〜３２−ｎの
内容と自装置識別情報格納部２１−１〜２１−ｎの内容
とを比較する比較器２２−１〜２２−ｎと、これらの比
較結果でチャンネル装置２０−１〜２０−ｎとのインタ
ーフェイスを制御する、チャンネルインターフェイス制
御部３３−１〜３３−ｎとから構成されている。The main memory device 11 includes peripheral devices 14-1 to 14-1.
It stores data to be sent to 4-n. Processor 12
Are input / output processing devices 13 and all peripheral devices 14-1 to 14-1.
An instruction control unit 16 that controls a system start-up instruction or the like to a peripheral device identification information storage unit 17 that stores device information to be sent to 4-n. Input / output processing device 13
Is a command from the arithmetic processing unit 12, the channel control unit 19
From the command operation unit 31 and the channel devices 20-1 to 20-1.
The channel controller 19 receives and controls instructions and data from 20-n. Peripheral devices 14-1 to 14-
n is peripheral device identification information sent from the own device identification information storage units 21-1 to 21-n in which the identification information of the own device is stored, and the channel devices 20-1 to 20-n at system startup. Information register 3 that accepts and stores this
2-1 to 32-n, comparators 22-1 to 22-n for comparing the contents of the information registers 32-1 to 32-n and the contents of the own device identification information storage units 21-1 to 21-n, It is composed of channel interface control units 33-1 to 33-n that control the interfaces with the channel devices 20-1 to 20-n based on the comparison results.
【００１４】次に、このように構成された情報処理装置
の動作を説明する。Next, the operation of the information processing apparatus thus configured will be described.
【００１５】入出力処理装置１３に対して立ち上げ指示
を発行する場合、演算処理装置１２の命令制御部１６
は、主記憶装置１１から全周辺装置１４−１〜１４−ｎ
の装置情報を取り出し、周辺装置識別情報格納部１７に
格納する。その後、入出力処理装置立ち上げ指示を信号
線３４を介して命令動作部３１に発行する。命令動作部
３１は、入出力処理装置１３の立ち上げが完了すると、
演算処理装置１２に入出力処理装置立ち上げ完了を信号
線３４を介して発行する。その指示を演算処理装置１２
は受け付けると、周辺装置識別情報格納部１７から全周
辺装置１４−１〜１４−ｎの装置識別情報を入出力処理
装置１３にデータバス３５を介し送り、また信号線３４
を介して全周辺装置１４−１〜１４−ｎの立ち上げ指示
をする。入出力処理装置１３の命令動作部３１は、その
指示で送られてきた全周辺装置１４−１〜１４−ｎの装
置識別情報をチャンネル制御部１９に送り、チャンネル
制御部１９はそれぞれの周辺装置を接続しているチャン
ネル装置２０−１〜２０−ｎに対して送る。各チャンネ
ル装置２０−１〜２０−ｎはそれぞれの周辺装置のチャ
ンネルインターフェイス制御部３３−１〜３３−ｎに対
して装置識別情報をデータバス３６−１〜３６−ｎを介
して送る。チャンネルインターフェイス制御部３３−１
〜３３−ｎは送られてきた装置識別情報を情報レジスタ
３２−１〜３２−ｎに送り、自装置識別情報格納部２１
−１〜２１ｎの内容と比較器２２−１〜２２−ｎにより
比較する。比較の結果不一致の場合はチャンネルンイタ
ーフェイス制御部３３−１〜３３−ｎはチャンネル装置
２０−１〜２０−ｎとのインターフェイスを切り離す様
にチャンネルに指示を出す。その指示をチャンネル装置
２０−１〜２０−ｎが受け取ると、チャンネル制御部１
９に対して立ち上げ失敗を報告する。チャンネル制御部
１９は、全チャンネル装置２０−１〜２０−ｎからの失
敗／成功を受取り、立ち上げ完了を命令動作部３４に送
り、データバス３７を介して周辺装置識別情報格納部１
７を使用不可能（Ｖ←０）に更新する。命令制御部３４
は立ち上げ完了を信号線３４を介して演算処理装置１２
に報告する。その演算処理装置１２から入出力命令が発
行されると、主記憶装置１１と接続されている周辺装置
１４−１〜１４−ｎの間でデータ転送を行なう。When issuing a start-up instruction to the input / output processing unit 13, the instruction control unit 16 of the arithmetic processing unit 12 is issued.
From the main memory 11 to all peripheral devices 14-1 to 14-n
Device information is stored in the peripheral device identification information storage unit 17. After that, an instruction to start up the input / output processing device is issued to the instruction operation unit 31 via the signal line 34. When the command operation unit 31 completes the startup of the input / output processing device 13,
The start-up completion of the input / output processing unit is issued to the arithmetic processing unit 12 via the signal line 34. The instruction is sent to the arithmetic processing unit 12
Is received, the device identification information of all the peripheral devices 14-1 to 14-n is sent from the peripheral device identification information storage unit 17 to the input / output processing device 13 via the data bus 35, and the signal line 34 is also sent.
The start-up instruction of all the peripheral devices 14-1 to 14-n is issued via. The command operation unit 31 of the input / output processing device 13 sends the device identification information of all the peripheral devices 14-1 to 14-n sent by the instruction to the channel control unit 19, and the channel control unit 19 causes the peripheral devices to operate. Are sent to the connected channel devices 20-1 to 20-n. Each of the channel devices 20-1 to 20-n sends device identification information to the channel interface control units 33-1 to 33-n of the respective peripheral devices via the data buses 36-1 to 36-n. Channel interface control unit 33-1
.. 33-n sends the sent device identification information to the information registers 32-1 to 32-n, and the own device identification information storage unit 21
The contents of -1 to 21n are compared with the comparators 22-1 to 22-n. If they do not match as a result of the comparison, the channel interface control units 33-1 to 33-n issue an instruction to the channel to disconnect the interface with the channel devices 20-1 to 20-n. When the channel devices 20-1 to 20-n receive the instruction, the channel control unit 1
Report the startup failure to 9. The channel control unit 19 receives failures / successes from all the channel devices 20-1 to 20-n, sends start-up completion to the command operation unit 34, and the peripheral device identification information storage unit 1 via the data bus 37.
7 is updated to be unusable (V ← 0). Command controller 34
Indicates the completion of startup via the signal line 34
Report to. When an input / output instruction is issued from the arithmetic processing unit 12, data transfer is performed between the peripheral devices 14-1 to 14-n connected to the main storage device 11.
【００１６】[0016]
【発明の効果】以上説明したように本発明は、各々の周
辺装置から装置識別情報を読みだす手段と、前記読みだ
した装置識別情報を格納する手段と、あらかじめ格納し
てある全周辺装置の装置識別情報と前記読みだした各々
の周辺装置の装置識別情報を比較する手段と、前記比較
手段によって比較した結果不一致であった場合、該当周
辺装置を使用不可能とする手段とを有することにより、
システム構築時、システムと周辺装置の接続経路を誤っ
て接続してしまった場合でも、システム立ち上げ時周辺
装置は使用不可能として立ち上がる為、周辺装置の誤接
続がわかり、周辺装置の障害対処を的確に行なうことが
できるという効果がある。As described above, according to the present invention, the means for reading the device identification information from each peripheral device, the means for storing the read device identification information, and all the peripheral devices stored in advance. By having means for comparing the device identification information with the read device identification information of each peripheral device, and means for rendering the corresponding peripheral device unusable if there is a mismatch as a result of comparison by the comparison means. ,
Even if you mistakenly connect the connection route between the system and peripheral devices when building the system, the peripheral devices will start up as unusable when the system starts up, so you can understand the incorrect connection of the peripheral devices and take corrective actions for the peripheral devices. The effect is that it can be done accurately.
【００１７】また本発明によれば、あらかじめ格納して
ある全周辺装置の装置情報を各々の周辺装置に送出する
手段と、前記送出した装置情報と周辺装置の自装置情報
と比較する手段と、前記比較手段によって比較した結果
不一致であった場合、該当周辺装置を使用不可能とする
手段とを有することにより、同様な効果が得られる。According to the present invention, means for sending the device information of all the peripheral devices stored in advance to each peripheral device, and means for comparing the sent device information with the own device information of the peripheral device, If there is a mismatch as a result of comparison by the comparison means, the same effect can be obtained by including means for disabling the corresponding peripheral device.
【図１】本発明の一実施例に係る情報処理装置を示すブ
ロック図である。FIG. 1 is a block diagram showing an information processing apparatus according to an embodiment of the present invention.
【図２】本発明の他の実施例に係る情報処理装置を示す
ブロック図である。FIG. 2 is a block diagram showing an information processing apparatus according to another embodiment of the present invention.
１１……主記憶装置 １２……演算処理装置 １３……入出力処理装置 １４−１〜１４−ｎ……周辺装置 １５……信号線 １６……制御部 １７……第１の周辺装置識別情報格納部 １８……第２の周辺装置識別情報格納部 １９……チャンネル制御部 ２０−１〜２０−ｎ…チャンネル装置 ２１−１〜２１−ｎ……自装置識別情報格納部 ２２……比較器 ２３−１〜２３−ｎ……信号線 ２４−１〜２４−ｎ……チャンネルインターフェイス制
御部 ２５−１〜２５−ｎ……データバス命令制御部 ２６……データバス ２７〜２９……信号線11 ... Main storage device 12 ... Arithmetic processing device 13 ... Input / output processing device 14-1 to 14-n ... Peripheral device 15 ... Signal line 16 ... Control unit 17 ... First peripheral device identification information Storage unit 18 ... Second peripheral device identification information storage unit 19 ... Channel control unit 20-1 to 20-n ... Channel device 21-1 to 21-n ... Own device identification information storage unit 22 ... Comparator 23-1 to 23-n ... Signal line 24-1 to 24-n ... Channel interface control unit 25-1 to 25-n ... Data bus command control unit 26 ... Data bus 27 to 29 ... Signal line
Claims (3)
れた演算処理装置と、この演算処理装置に接続された入
出力処理装置と、この入出力処理装置を介して前記演算
処理装置に接続され、それぞれ自装置識別情報を記憶し
た複数の周辺装置と、これらの複数の周辺装置の前記自
装置識別情報をあらかじめ格納してある周辺装置識別情
報記憶装置と、前記各周辺装置から読み出された前記自
装置識別情報を前記あらかじめ格納してある周辺装置識
別情報と比較する手段と、この比較手段によって比較し
た結果、不一致であった場合、その自装置識別情報を記
憶した周辺装置を使用不可能とする手段とを備え、周辺
装置の誤接続を防止するようにしたことを特徴とする情
報処理装置。1. A main memory, an arithmetic processing unit connected to the main memory, an input / output processing unit connected to the arithmetic processing unit, and an arithmetic processing unit connected to the arithmetic processing unit via the input / output processing unit. A plurality of connected peripheral devices, each of which stores its own device identification information, a peripheral device identification information storage device in which the own device identification information of each of the plurality of peripheral devices is stored in advance, and read from each of the peripheral devices. A means for comparing the identified device identification information with the previously stored peripheral device identification information, and if the result of comparison by this comparison means is a mismatch, the peripheral device storing the identified device identification information is used. An information processing apparatus comprising: means for disabling and preventing erroneous connection of peripheral devices.
装置に記憶された自装置識別情報をあらかじめ格納して
ある第１の周辺装置識別情報記憶装置と、前記演算装置
に接続された複数の周辺装置から周辺装置識別情報を読
み出すチャンネル装置と、このチャンネル装置により読
み出された周辺装置識別情報を記憶する第２の周辺装置
識別情報記憶装置を含んでいることを特徴とする前記請
求項１記載の情報処理装置。2. The input / output processing device includes a first peripheral device identification information storage device in which self-device identification information stored in the plurality of peripheral devices is stored in advance, and a plurality of storage devices connected to the arithmetic device. 7. A channel device for reading peripheral device identification information from the peripheral device, and a second peripheral device identification information storage device for storing the peripheral device identification information read by the channel device. 1. The information processing device according to 1.
してある全周辺装置の周辺装置識別情報を前記各周辺装
置の記憶装置に送出して記憶させる手段を備え、前記比
較手段は各周辺装置に設けられており、前記入出力処理
装置から送出された周辺装置識別情報と前記あらかじめ
各周辺装置に記憶された自装置情報とを比較することを
特徴とする前記請求項１記載の情報処理装置。3. The input / output processing device comprises means for sending the peripheral device identification information of all peripheral devices stored in advance to a storage device of each of the peripheral devices to store the peripheral device identification information, and the comparing means for each of the peripheral devices. 2. The information processing device according to claim 1, wherein the peripheral device identification information, which is provided in the peripheral device and is transmitted from the input / output processing device, is compared with the own device information stored in advance in each of the peripheral devices. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236326A JPH08101735A (en) | 1994-09-30 | 1994-09-30 | Information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236326A JPH08101735A (en) | 1994-09-30 | 1994-09-30 | Information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08101735A true JPH08101735A (en) | 1996-04-16 |
Family
ID=16999153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6236326A Withdrawn JPH08101735A (en) | 1994-09-30 | 1994-09-30 | Information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08101735A (en) |
-
1994
- 1994-09-30 JP JP6236326A patent/JPH08101735A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4195344A (en) | Computer system with a configuration monitor | |
| US6272529B1 (en) | Point-of-sale system and distributed computer network for same | |
| JPS62243050A (en) | Construction of terminal | |
| JPH04126423A (en) | Data processing system | |
| JP2728066B2 (en) | Unit switching device | |
| JPH08101735A (en) | Information processor | |
| EP0372411A2 (en) | Floating console control system | |
| EP0315111B1 (en) | Data processing device | |
| JPS6259333B2 (en) | ||
| WO1998052124A1 (en) | Point-of-sale system and distributed computer network for same | |
| JPH04239831A (en) | Inter processor backup system | |
| JPS62209638A (en) | Managing system for file edition number | |
| JP2756315B2 (en) | Update control method for system configuration information | |
| US4028676A (en) | Control of peripheral apparatus in telecommunication | |
| JPS61190626A (en) | Process display device | |
| JPS6041845A (en) | Line connecting system | |
| JP3375039B2 (en) | Automatic exchange method and automatic exchange configuration method | |
| JPH0346050A (en) | Extension system for input/output controller | |
| JPS63288543A (en) | Data transfer speed switching system | |
| JP2758307B2 (en) | Programmable controller | |
| JP3139160B2 (en) | Control switching method for redundant control system | |
| JP2552027B2 (en) | I / O controller number setting method | |
| JPH05325030A (en) | Commodity sales registration data processor | |
| JPH0535648A (en) | Time division multiplex interruption informing system | |
| JPH07146849A (en) | Inter-computer communication backup system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |