JPH0535648A - Time division multiplex interruption informing system - Google Patents

Time division multiplex interruption informing system

Info

Publication number
JPH0535648A
JPH0535648A JP18795091A JP18795091A JPH0535648A JP H0535648 A JPH0535648 A JP H0535648A JP 18795091 A JP18795091 A JP 18795091A JP 18795091 A JP18795091 A JP 18795091A JP H0535648 A JPH0535648 A JP H0535648A
Authority
JP
Japan
Prior art keywords
processing unit
central processing
interrupt
output devices
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18795091A
Other languages
Japanese (ja)
Inventor
Akira Goto
亮 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18795091A priority Critical patent/JPH0535648A/en
Publication of JPH0535648A publication Critical patent/JPH0535648A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PURPOSE:To surely perform the interruption information between a central processing unit and plural input output devices. CONSTITUTION:A central processing unit 2 reads and performs an instruction from a main memory 1 to store a processing program. To the central processing unit 2, plural input output devices 3a-3d to operate by the control of the central processing unit 2 are connected. Between the central processing unit 2 and plural input output devices 3a-3d, one interruption informing signal line 5 is connected. The interruption information to occur due to the processing completion report factor or the trouble information factor of the input output devices 3a-3d is performed at the time assigned for respective input output devices 3a-3d and transferred to the interruption informing signal line 5. Thus, even when an input output device 3 is increased, the interruption information can be surely performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、各入出力装置から中央
処理装置に対して割り込みを通知する時分割多重割込通
知システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a time division multiple interrupt notifying system for notifying an interrupt from each input / output device to a central processing unit.

【0002】[0002]

【従来の技術】従来の割込通知システムは、図3に示す
ように、処理プログラムを格納する主記憶装置11と、
主記憶装置11から命令を読み出し実行する中央処理装
置12と、中央処理装置12の制御で動作する複数の入
出力装置13a〜13dと、中央処理装置12と複数の
入出力装置13a〜13dの間のデータ送受を行うため
の共通バス14と、各入出力装置13a〜13dから中
央処理装置装置12への割込通知線15a〜15fを有
する。なお、中央処理装置12には端子16が、各入出
力装置13a〜13dには端子17a〜17dがそれぞ
れ設けられている。
2. Description of the Related Art A conventional interrupt notification system, as shown in FIG. 3, includes a main storage device 11 for storing a processing program,
Between the central processing unit 12 that reads and executes instructions from the main memory 11, a plurality of input / output devices 13a to 13d that operate under the control of the central processing unit 12, and between the central processing unit 12 and the plurality of input / output devices 13a to 13d. Common data bus 14 for transmitting and receiving data, and interrupt notification lines 15a to 15f from each of the input / output devices 13a to 13d to the central processing unit 12. The central processing unit 12 is provided with a terminal 16 and each of the input / output devices 13a to 13d is provided with a terminal 17a to 17d.

【0003】次に動作について説明する。Next, the operation will be described.

【0004】図4(a)はアドレス情報100が、図4
(b)はデータ情報200がそれぞれ示されている。ア
ドレス情報100は、受信装置番号101と、送信装置
番号102とがある。また、データ情報200はIS番
号である。
In FIG. 4A, the address information 100 is shown in FIG.
Data information 200 is shown in each of (b). The address information 100 has a receiving device number 101 and a transmitting device number 102. The data information 200 is an IS number.

【0005】第1番目の入出力装置13aで処理終了報
告要因発生時は割込信号線15aを介して、障害通知要
因発生時は割込信号線15bを介して中央処理装置12
に割込通知を行い、中央処理装置12はその割込処理を
行う。
In the first input / output device 13a, the central processing unit 12 is operated via the interrupt signal line 15a when a processing end report factor occurs and via the interrupt signal line 15b when a fault notification factor occurs.
To the central processing unit 12, and the central processing unit 12 performs the interrupt processing.

【0006】同様に第2番目の入出力装置13bは割込
信号線15c、15dを介し、第n番目の入出力装置1
3cは割込信号線15e、15fを介して中央処理装置
12に割込通知を行う。
Similarly, the second input / output device 13b is connected to the nth input / output device 1 through the interrupt signal lines 15c and 15d.
3c sends an interrupt notification to the central processing unit 12 via the interrupt signal lines 15e and 15f.

【0007】また、第m番目の入出力装置13dは共通
バス14を介して中央処理装置12に割込通知を行う。
この場合受信装置番号101と送信装置番号102とか
らなるアドレス情報100を送出し、データ情報200
として割込番号ISを送出する。
The mth input / output device 13d sends an interrupt notification to the central processing unit 12 via the common bus 14.
In this case, the address information 100 including the receiving device number 101 and the transmitting device number 102 is transmitted, and the data information 200 is transmitted.
As an interrupt number IS.

【0008】[0008]

【発明が解決しようとする課題】従来の割込通知システ
ムでは、各入出力装置から中央処理装置へ信号線を接続
して割り込みの通知をしているため、入出力装置の数が
増えた場合に中央処理装置の端子不足により信号線が接
続できなくなるという欠点があった。
In the conventional interrupt notification system, since a signal line is connected from each input / output device to the central processing unit to notify an interrupt, the number of input / output devices increases. In addition, there is a drawback that the signal line cannot be connected due to lack of terminals of the central processing unit.

【0009】また、共通バスを介して割込通知をする場
合、共通バス障害時に割込通知が不可となる問題があっ
た。
Further, in the case of issuing an interrupt notification via the common bus, there is a problem that the interrupt notification is disabled when the common bus fails.

【0010】本発明は、上述した問題点を解消したもの
であり、入出力装置の増加しても割り込み通知が確実に
できるようにした時分割多重割込通知システムを提供す
ることを目的とする。
The present invention solves the above-mentioned problems, and an object of the present invention is to provide a time division multiplex interrupt notification system capable of reliably issuing an interrupt notification even if the number of input / output devices increases. .

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明の時分割多重割込通知システムは、処理プロ
グラムを格納する主記憶装置と、前記主記憶装置から命
令を読み出し実行する中央処理装置と、前記中央処理装
置の制御で動作する複数の入出力装置と、前記中央処理
装置と複数の入出力装置間を接続する割込通知信号線と
を備え、入出力装置の処理終了報告要因または障害通知
要因により発生する割込通知を各入出力装置毎に割り当
てられた時刻に行うことを特徴とするものである。
In order to achieve the above object, a time division multiple interrupt notification system of the present invention includes a main storage device for storing a processing program and a central processing unit for reading and executing an instruction from the main storage device. A processing unit, a plurality of input / output units that operate under the control of the central processing unit, and an interrupt notification signal line that connects the central processing unit and the plurality of input / output units; It is characterized in that an interrupt notification generated by a factor or a failure notification factor is given at a time assigned to each input / output device.

【0012】ここで、前記割込通知信号線は、一本で構
成してある。
Here, the interrupt notification signal line is composed of one line.

【0013】本発明では、割込通知を1本の信号線上で
時分割多重して送出するため、入出力装置の数が増加し
ても割込通知信号線数が不変であり、中央処理装置の端
子不足による入出力装置の接続数に対する制限がなくな
る。また、本発明では、共通バスをデータ送受のみに使
用し、割込通知線を別に設けたので、共通バス障害であ
っても割込通知が不可となることがない。
In the present invention, since the interrupt notification is time-division multiplexed on one signal line and is sent out, the number of interrupt notification signal lines does not change even if the number of input / output devices increases, and the central processing unit. There is no limit on the number of I / O devices that can be connected due to lack of terminals. Further, in the present invention, since the common bus is used only for data transmission / reception and the interrupt notification line is separately provided, the interrupt notification is not disabled even if the common bus fails.

【0014】[0014]

【実施例】次に、本発明について図面を参照して説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.

【0015】図1は、本発明に係る時分割多重割込通知
システムの実施例を示すブロック図である。図1におい
て主記憶装置1は、処理プログラムを格納してある。こ
の主記憶装置1は中央処理装置2に接続されている。中
央処理装置2は、主記憶装置1から命令を読み出し解釈
して実行する。中央処理装置2には、中央処理装置2の
制御で動作する複数の入出力装置3a〜3dが共通バス
4を介して接続されており、中央処理装置2と複数の入
出力装置3a〜3dとの間でデータ送受を行う。また、
複数の入出力装置3a〜3dは、割込信号線5を介して
中央処理装置2と接続されており、各入出力装置3a〜
3dから中央処理装置2に割り込み通知を行う。なお、
符号6は中央処理装置2の端子、符号7a〜7dは入出
力装置3a〜3dの端子である。
FIG. 1 is a block diagram showing an embodiment of a time division multiplex interrupt notification system according to the present invention. In FIG. 1, the main storage device 1 stores a processing program. The main storage device 1 is connected to the central processing unit 2. The central processing unit 2 reads and interprets an instruction from the main memory 1 and executes it. To the central processing unit 2, a plurality of input / output devices 3a to 3d which operate under the control of the central processing unit 2 are connected via a common bus 4, and the central processing unit 2 and the plurality of input / output devices 3a to 3d are connected. Send and receive data between Also,
The plurality of input / output devices 3a to 3d are connected to the central processing unit 2 via the interrupt signal line 5, and each of the input / output devices 3a to 3d.
An interrupt notification is sent to the central processing unit 2 from 3d. In addition,
Reference numeral 6 is a terminal of the central processing unit 2, and reference numerals 7a to 7d are terminals of the input / output devices 3a to 3d.

【0016】このように構成された実施例の作用を説明
する。
The operation of the embodiment thus constructed will be described.

【0017】図2は割込信号線上を伝送される割込多重
信号を示すフォーマットである。
FIG. 2 is a format showing an interrupt multiple signal transmitted on the interrupt signal line.

【0018】第1番目の入出力装置3aを起動する場
合、中央処理装置2は共通バス4を経由して入出力装置
3aに対しオーダを送出する。入出力装置3aはオーダ
で指示された処理を行って処理が終了すると、終了報告
として割込信号ISB1 を時刻t2 に割込信号線5に送
出する。
When activating the first input / output device 3a, the central processing unit 2 sends an order to the input / output device 3a via the common bus 4. If output device 3a is processed by performing the processing indicated by the order is completed, and sends the interrupt signal line 5 an interrupt signal ISB 1 at time t 2 as the end report.

【0019】第2番目の入出力装置3bの終了報告割込
は割込信号ISB2を時刻t4 のときに送出する。同様
に第n番目の入出力装置3dの終了報告割込は割込信号
ISBn を時刻tm のときに出力する。
The end report interrupt of the second input / output device 3b sends an interrupt signal ISB 2 at time t 4 . Similarly, the completion report interrupt of the n-th I / O device 3d outputs the interrupt signal ISB n at time t m .

【0020】ここで、第1番目の入出力装置3aが故障
した場合の障害割込信号ISA1 を時刻t1 のときに割
込信号線5に送出する。第2番目の入出力装置3bが故
障の場合の割込信号ISA2 を時刻t3 のときに送出す
る。
Here, the fault interrupt signal ISA 1 when the first input / output device 3a has failed is sent to the interrupt signal line 5 at time t 1 . An interrupt signal ISA 2 when the second input / output device 3b has a failure is sent at time t 3 .

【0021】同様に第n番目の入出力装置3dが故障の
場合の割込信号ISAn は時刻tm -1のときに送出す
る。
Similarly, the interrupt signal ISA n when the n-th input / output device 3d fails is sent at the time t m -1 .

【0022】中央処理装置2は、割込信号線5の上を伝
送されてくる各時刻毎の割込の有無を判断して割込処理
を行う。
The central processing unit 2 determines whether or not there is an interrupt transmitted on the interrupt signal line 5 at each time and performs an interrupt process.

【0023】上述したように、本実施例では、割込通知
を1本の信号線5上で時分割多重して送出するため、入
出力装置3の数が増加しても割込通知信号線数5が不変
であり、中央処理装置2の端子不足による入出力装置3
の接続数に対する制限がなくなる。また、本実施例で
は、共通バスをデータ送受のみに使用し、割込通知線を
別に設けたので、共通バス障害であっても割込通知が不
可となることがない。
As described above, in this embodiment, the interrupt notification is time-division multiplexed on one signal line 5 and is sent out. Therefore, even if the number of input / output devices 3 increases, the interrupt notification signal line The number 5 is invariant and the input / output device 3 due to lack of terminals of the central processing unit 2
There is no limit on the number of connections in. Further, in this embodiment, since the common bus is used only for data transmission / reception and the interrupt notification line is separately provided, the interrupt notification will not be disabled even if the common bus fails.

【0024】[0024]

【発明の効果】以上説明したように、本発明によれば、
割込通知を1本の信号線を使用して時分割多重し送出す
るので、入出力装置の数が増加しても割込通知信号線数
の増加がなく、中央処理装置に対する割り込み通知が確
実にできる効果がある。
As described above, according to the present invention,
Since the interrupt notification is time-division multiplexed using one signal line and sent out, the number of interrupt notification signal lines does not increase even if the number of input / output devices increases, and the interrupt notification to the central processing unit is reliable. There is an effect that can be.

【0025】また、本発明によれば、割込通知線を別に
設けたので、共通バスをデータ送受のみに使用でき、か
つ共通バスに障害等があっても割込通知が確実にできる
効果がある。
Further, according to the present invention, since the interrupt notification line is separately provided, there is an effect that the common bus can be used only for data transmission / reception and the interrupt notification can be surely performed even if the common bus has a failure. is there.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の時分割多重割込通知システムの実施例
を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of a time division multiple interrupt notification system of the present invention.

【図2】本発明の実施例の作用を説明するための割込多
重信号を示すフォーマットである。
FIG. 2 is a format showing an interrupt multiple signal for explaining the operation of the embodiment of the present invention.

【図3】従来の割込通知システムを示すブロック図であ
る。
FIG. 3 is a block diagram showing a conventional interrupt notification system.

【図4】従来の割込通知システムで使用する信号のフォ
ーマットである。
FIG. 4 is a signal format used in a conventional interrupt notification system.

【符号の説明】[Explanation of symbols]

1 主記憶装置 2 中央処理装置 3 入出力装置 4 共通バス 5 割込信号線 1 main memory 2 Central processing unit 3 I / O device 4 common buses 5 interrupt signal line

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 処理プログラムを格納する主記憶装置
と、 前記主記憶装置から命令を読み出し実行する中央処理装
置と、 前記中央処理装置の制御で動作する複数の入出力装置
と、 前記中央処理装置と複数の入出力装置間を接続する割込
通知信号線とを備え、入出力装置の処理終了報告要因ま
たは障害通知要因により発生する割込通知を各入出力装
置毎に割り当てられた時刻に行うことを特徴とする時分
割多重割込通知システム。
1. A main storage device for storing a processing program; a central processing unit for reading and executing instructions from the main storage device; a plurality of input / output devices operating under the control of the central processing unit; and the central processing unit. And an interrupt notification signal line connecting between a plurality of I / O devices, and performs an interrupt notification generated by a processing completion report factor or a failure notification factor of the I / O device at a time assigned to each I / O device. A time-division multiple interrupt notification system characterized in that
【請求項2】 前記割込通知信号線は、一本であること
を特徴とする請求項1記載の時分割多重割込通知システ
ム。
2. The time division multiplex interrupt notification system according to claim 1, wherein the number of the interrupt notification signal lines is one.
JP18795091A 1991-07-26 1991-07-26 Time division multiplex interruption informing system Pending JPH0535648A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18795091A JPH0535648A (en) 1991-07-26 1991-07-26 Time division multiplex interruption informing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18795091A JPH0535648A (en) 1991-07-26 1991-07-26 Time division multiplex interruption informing system

Publications (1)

Publication Number Publication Date
JPH0535648A true JPH0535648A (en) 1993-02-12

Family

ID=16215007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18795091A Pending JPH0535648A (en) 1991-07-26 1991-07-26 Time division multiplex interruption informing system

Country Status (1)

Country Link
JP (1) JPH0535648A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205458A (en) * 2008-02-28 2009-09-10 Kyocera Corp Electronic equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259157A (en) * 1986-05-06 1987-11-11 Hitachi Ltd Interruption system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259157A (en) * 1986-05-06 1987-11-11 Hitachi Ltd Interruption system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205458A (en) * 2008-02-28 2009-09-10 Kyocera Corp Electronic equipment

Similar Documents

Publication Publication Date Title
US6757777B1 (en) Bus master switching unit
JPH0670787B2 (en) Command transfer control system between processors
JP2728066B2 (en) Unit switching device
US4989130A (en) System for determining and storing valid status information received from cross coupled unit
JPH0535648A (en) Time division multiplex interruption informing system
JP2626127B2 (en) Backup route test method
JP3288158B2 (en) Channel control method
JPH0537421A (en) Method and device for switching transmission line
JP2736055B2 (en) Route separation device for electronic exchange
JPH0233179B2 (en)
JP2786050B2 (en) Redundant configuration of voice storage module
JP2679384B2 (en) Voice response device
JP2022146404A (en) Fire alarm system, terminal, and controller
JPS637051A (en) Setting system for information peculiar to distributed type network
JPS6138665B2 (en)
JP3351581B2 (en) Data relay device
JP2778343B2 (en) Monitoring and control equipment
JPH0888598A (en) Dual system information transmission equipment
JPS6031334A (en) Fault supervisory system of communication system
JPS61289795A (en) Time division switch control system
JPH05225116A (en) Setting system for package identification number
JPH06301561A (en) Real time inter-process communication equipment
JPH04216155A (en) Message transfer control system
JPH0439722A (en) Printer multiple address output device
JPH05158848A (en) Plural bits batch on/off control method