JPH04148262A - Multi-address transfer device - Google Patents

Multi-address transfer device

Info

Publication number
JPH04148262A
JPH04148262A JP27080990A JP27080990A JPH04148262A JP H04148262 A JPH04148262 A JP H04148262A JP 27080990 A JP27080990 A JP 27080990A JP 27080990 A JP27080990 A JP 27080990A JP H04148262 A JPH04148262 A JP H04148262A
Authority
JP
Japan
Prior art keywords
transfer
response signal
slave
broadcast
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27080990A
Other languages
Japanese (ja)
Inventor
Shigeharu Abe
阿部 重治
Yaezo Shiotsuki
塩月 八重三
Akira Ito
明 伊藤
Yasushi Ozaki
靖 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27080990A priority Critical patent/JPH04148262A/en
Publication of JPH04148262A publication Critical patent/JPH04148262A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To use even for a general purpose bus protocol such as a VME bus while suppressing the increase of a hardware amount by controlling response signal to a transfer by a slave identifier storage part inside a slave block. CONSTITUTION:In case a master block 9 executes a multi-address transfer, both slave parts 21 and 22 of slave blocks 11 and 12 respond. Since in a slave identifier storage part 51, an identifier outputting a response signal 6 at the multi-address transfer is stored, and in a slave identifier storage part 52, the identifier not outputting the response signal 6 at the multi-address transfer is stored, a response signal control part 41 asserts the response signal 6. When the master block 9 confirms that the response signal 6 is asserted same as the case of a non multi-address transfer even at the multi-address transfer, the master block 9 finishes the transfer. Thus, while suppressing the increase of the hardware amount, it is possible to obtain the device which can be used for the general purpose bus protocol such as the VME bus.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数のマスクが情報を転送しながら処理を進
めるコンピュータの同報転送装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a computer broadcast transfer device in which a plurality of masks proceed with processing while transferring information.

従来の技術 近年、複数のマスクが情報を転送しながら処理を進める
マルチコンピュータの技術の中で、一つのマスクが中心
になシその他の全てのマスクの同期をとったシ、全ての
マスクに同一の情報を転送。
Conventional technology In recent years, in multi-computer technology in which multiple masks transfer information while processing, one mask is the center and all other masks are synchronized. transfer information.

高力する時に、一つのマスクから複数のスレーブに対し
同時に情報を転送する同報転送装置が、重要な技術にな
ってきている。
Broadcast transfer devices that simultaneously transfer information from one mask to multiple slaves at high power levels have become an important technology.

以下図面を参照しながら、従来の同報転送装置の一例に
ついて説明する。第3図は従来の同報転送装置のスレー
ブのブロック構成図、第4図は従来の同報通信のシヌテ
ムのブロック構成図である。
An example of a conventional broadcast transfer device will be described below with reference to the drawings. FIG. 3 is a block diagram of a slave of a conventional broadcast transfer device, and FIG. 4 is a block diagram of a conventional broadcast communication system.

図に示すように、同報転送を行なうスレーブブロック1
はスレーブ部2と転送制御部33と非回報転送時の応答
信号制御部43と回報転送時の応答信号制御部44から
なる。システム内にはマスタブロック9と回報転送を受
は取る複数のスレーブブロック13.14があシ、それ
ぞれ、転送バス7、非同報転送時の応答信号63、回報
転送時の応答信号64で接続される。
As shown in the figure, slave block 1 that performs broadcast transfer
consists of a slave section 2, a transfer control section 33, a response signal control section 43 for non-return transfer, and a response signal control section 44 for circular transfer. In the system, there are multiple slave blocks 13 and 14 that receive and receive circular transfers from the master block 9, and are connected to each other by a transfer bus 7, a response signal 63 for non-broadcast transfer, and a response signal 64 for circular transfer. be done.

転送制御部33は、システム内の転送パス7に接続され
、マスタブロック9からの転送バヌ7を介して転送デー
タを受は取り、スレーブ部2に対する制御をしたシ、同
報転送ではなく1対1の転送のときは非同報転送時の制
御信号66を使用して非同報転送時の応答信号制御部4
3を制御し、あるいは同報転送のときには同報転送時の
制御信号66を使用して同報転送時の応答信号制御部4
4の制御をする。
The transfer control unit 33 is connected to the transfer path 7 in the system, receives and receives transfer data from the master block 9 via the transfer link 7, and controls the slave unit 2. For pair-to-one transfer, the response signal control unit 4 for non-broadcast transfer uses the control signal 66 for non-broadcast transfer.
3, or in the case of broadcast transfer, using the control signal 66 at the time of broadcast transfer, the response signal control unit 4 at the time of broadcast transfer.
4 controls.

非同報転送時の応答信号制御部43は、転送制御部33
から同報転送ではなく1対1の転送であるという指示を
受けると、非同報転送時の応答信号63をアサートする
。マスタブロック9は、非同報転送時の応答信号63が
アサートされたのを確認すると、転送を終了する。
The response signal control unit 43 at the time of non-broadcast transfer is the transfer control unit 33
When receiving an instruction that the transfer is not a broadcast transfer but a one-to-one transfer, a response signal 63 for non-broadcast transfer is asserted. When the master block 9 confirms that the response signal 63 for non-broadcast transfer is asserted, it ends the transfer.

同報転送時の応答信号制御部44は、転送制御部33か
ら同報転送であるという指示を受けると、同報転送時の
応答信号64をアサートする。同時に回報転送時の応答
信号64の信号衝突の判定を。
When receiving an instruction from the transfer control unit 33 indicating that the multicast transfer is a multicast transfer, the multicast transfer response signal control unit 44 asserts a multicast transfer response signal 64 . At the same time, a signal collision of the response signal 64 during broadcast transfer is determined.

行なう。同報転送時の応答信号制御部44は、同報転送
時の応答信号64が衝突している間は、同報転送時の応
答信号64をアサートし続ける。そして、複数あるスレ
ーブブロック13.14のすべてが同報転送時の応答信
号64をアサートすると、同報転送時の応答信号64が
衝突しなくなシ、マスタブロック9は、同報転送時の応
答信号64がアサートされたのを確認する。マスタブロ
ック9が、同報転送時の応答信号64のアサートを確認
すると、同報転送を終了させる。
Let's do it. The multicast transfer response signal control unit 44 continues to assert the multicast transfer response signal 64 while the multicast transfer response signals 64 collide. When all of the plurality of slave blocks 13 and 14 assert the response signal 64 at the time of broadcast transfer, the response signals 64 at the time of broadcast transfer will not collide, and the master block 9 will respond to the response signal 64 at the time of broadcast transfer. Verify that signal 64 is asserted. When the master block 9 confirms the assertion of the response signal 64 during broadcast transfer, it ends the broadcast transfer.

発明が解決しようとする課題 このような従来の同報転送装置では、非同報転送時の応
答信号63とは別に同報転送時の応答信号64が必要に
なりVMEバスなどの汎用バスプロトコルが使えなくな
ったシ、同報転送時の応答信号制御部44など特別のハ
ードウェアが必要になるという欠点があった。
Problems to be Solved by the Invention In such a conventional broadcast transfer device, a response signal 64 for broadcast transfer is required in addition to a response signal 63 for non-broadcast transfer, and a general-purpose bus protocol such as the VME bus is required. There were disadvantages in that it became unusable and required special hardware such as a response signal control unit 44 for broadcast transfer.

本発明は上記課題を解決するもので、ハードウェア量の
増加を押さえつつ、VMEバヌなどの汎用パスプロトコ
ルでも使える回報転送装置を提供することを目的として
いる。
The present invention solves the above problems, and aims to provide a broadcast transfer device that can be used with general-purpose path protocols such as VME Vanu while suppressing an increase in the amount of hardware.

課題を解決するだめの手段 本発明は上記目的を達成するために、転送制御部と、転
送制御部の制御によりスレーブ動作をするスレーブ部と
、同報転送する場合応答信号をアサートするかしないか
の識別子を記憶させたスレーブ識別子記憶部と、転送制
御部とスレーブ識別子記憶部から制御される応答信号制
御部とを備えてなるものである。
Means for Solving the Problems In order to achieve the above object, the present invention includes a transfer control unit, a slave unit that operates as a slave under the control of the transfer control unit, and a method for determining whether or not to assert a response signal when performing broadcast transfer. , and a response signal control section controlled by the transfer control section and the slave identifier storage section.

作  用 本発明は上記した構成によシ、スレーブブロック内にあ
るスレーブ識別子記憶部によシ、転送に対する応答信号
を制御するよう配しであるので、ハードウェア量の増加
を抑えつつ、VMEバスなどの汎用パスプロトコルでも
使える同報転送装置が得られる。
Effect of the Invention The present invention is arranged so that the response signal to the transfer is controlled by the slave identifier storage section in the slave block according to the above-described configuration, so that the VME bus can be controlled while suppressing an increase in the amount of hardware. It is possible to obtain a broadcast transfer device that can be used with general-purpose path protocols such as .

実施例 以下、本発明の一実施例について第1図および第2図を
参照しながら説明する。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to FIGS. 1 and 2.

第1図に示すように、スレーブブロック1はスレーブ部
2と転送制御部3と応答信号制御部4とスレーブ識別子
記憶部6からなる。スレーブ部2は転送制御部3からの
制御によシスレープ動作をする。転送制御部3は、シス
テム内の転送バス7からの情報によシ転送制御を行なう
。スレーブ識別子記憶部6には、回報転送時に応答信号
6をアサートするかどうかの識別子を記憶しである。シ
ステム内に複数のスレーブブロック1が存在するときは
、システム内のただ一つのスレーブブロック内のスレー
ブ識別子記憶部5に、同報転送時に応答信号6をアサー
トするという識別子を記憶させる。その他のスレーブブ
ロック内のスレーブ識別子記憶部5には、同報転送時に
応答信号6をアサートしないという識別子を記憶させる
As shown in FIG. 1, the slave block 1 includes a slave section 2, a transfer control section 3, a response signal control section 4, and a slave identifier storage section 6. The slave section 2 performs a syslave operation under control from the transfer control section 3. The transfer control unit 3 performs transfer control based on information from the transfer bus 7 within the system. The slave identifier storage unit 6 stores an identifier indicating whether or not to assert the response signal 6 during broadcast transfer. When a plurality of slave blocks 1 exist in the system, an identifier for asserting a response signal 6 at the time of broadcast transfer is stored in the slave identifier storage section 5 in only one slave block in the system. The slave identifier storage unit 5 in the other slave blocks stores an identifier indicating that the response signal 6 is not asserted during broadcast transfer.

応答信号制御部4は、転送制御部3の制御によって、ス
レーブ部2の応答が完了したことを示すために、システ
ムの応答信号6をアサートする。
The response signal control section 4 asserts the system response signal 6 under the control of the transfer control section 3 to indicate that the response of the slave section 2 is completed.

ただし、転送制御部3が転送バス7から同報転送の指示
を受けたときには、スレーブ識別子記憶部5に記憶され
ている識別子が同報転送時に応答信号6をアサートする
識別子かどうかを調べる。もし、スレーブ識別子記憶部
6に記憶されている識別子が同報転送時に応答信号6を
アサートする識別子の場合は、転送制御部3は応答信号
制御部4に対し、応答信号6をアサートするよう制御す
る。
However, when the transfer control unit 3 receives a broadcast transfer instruction from the transfer bus 7, it checks whether the identifier stored in the slave identifier storage unit 5 is an identifier that will assert the response signal 6 during broadcast transfer. If the identifier stored in the slave identifier storage unit 6 is an identifier that asserts the response signal 6 during broadcast transfer, the transfer control unit 3 controls the response signal control unit 4 to assert the response signal 6. do.

もし、スレーブ識別子記憶部6に記憶されている識別子
が回報転送時に応答信号6をアサートしない識別子の場
合は、転送制御部3は応答信号制御部4に対し、応答信
号6をアサートしないよう制御する。
If the identifier stored in the slave identifier storage unit 6 is an identifier that does not assert the response signal 6 during circular transfer, the transfer control unit 3 controls the response signal control unit 4 not to assert the response signal 6. .

第2図を用いて動作を説明する。あらかじめ、スレーブ
識別子記憶部51には同報転送時に応答信号6をアサー
トする識別子を記憶させ、スレーブ識別子記憶部52に
は同報転送時に応答信号6ををアサートしない識別子を
記憶させる。
The operation will be explained using FIG. In advance, the slave identifier storage section 51 stores an identifier for asserting the response signal 6 during broadcast transfer, and the slave identifier storage section 52 stores an identifier for not asserting the response signal 6 during broadcast transfer.

マスタブロック9がスレーブブロック11に対して非同
報転送をした場合、対応するただ一つのスレーブブロッ
ク11が応答し、応答信号制御部41が応答信号6をア
サートする。マスタブロック9は応答信号6がアサート
されたのを確認すると、転送を終了する。また、マスタ
ブロック9がスレーブブロック12に対して非同報転送
をした場合、対応するただ一つの7レープブロツク12
が応答し、応答信号制御部42が応答信号6をアサート
する。マスタブロック9は応答信号6がアサートされた
のを確認すると、転送を終了する。
When master block 9 performs non-broadcast transfer to slave block 11, only one corresponding slave block 11 responds, and response signal control unit 41 asserts response signal 6. When the master block 9 confirms that the response signal 6 is asserted, it ends the transfer. Furthermore, when the master block 9 performs non-broadcast transfer to the slave block 12, only one corresponding 7-leap block 12
responds, and the response signal control section 42 asserts the response signal 6. When the master block 9 confirms that the response signal 6 is asserted, it ends the transfer.

一方、マスタブロック9が同報転送をした場合、スレー
ブブロック11、スレーブブロック12の両方のスレー
ブ部21.22が応答するが、スレーブ識別子記憶部5
1には同報転送時に応答信号6を圧力する識別子が記憶
されており、スレーブ識別子記憶部62には回報転送時
に応答信号6を出力しない識別子が記憶されているので
、応答信号制御部41が応答信号6をアサートする。マ
スタブロック9は同報転送の場合であっても非同報転送
の場合と同様に、応答信号6がアサートされたのを確認
すると、転送を終了する。
On the other hand, when the master block 9 performs broadcast transfer, both slave units 21 and 22 of the slave block 11 and slave block 12 respond, but the slave identifier storage unit 5
1 stores an identifier that outputs the response signal 6 during broadcast transfer, and the slave identifier storage section 62 stores an identifier that does not output the response signal 6 during broadcast transfer. Assert response signal 6. Even in the case of broadcast transfer, the master block 9 ends the transfer when it confirms that the response signal 6 is asserted, as in the case of non-broadcast transfer.

このように本発明の実施例の同報転送装置によれば、ス
レーブブロック1にスレーブ識別子記憶部6を設けると
いう・・−ドウエアの追加によシ、また同報転送用に特
別にバスの制御線を必要とせずに、回報転送が可能にな
る。
As described above, according to the broadcast transfer device of the embodiment of the present invention, the slave block 1 is provided with the slave identifier storage section 6. Circular transmission becomes possible without the need for wires.

発明の効果 以上の実施例から明らかなように、本発明によれば同報
転送時にただ一つ応答するスレーブブロックが存在する
ように、スレーブ識別子記憶部を設けることにより、ハ
ードウェアの追加を少量にとどめ、また同報転送用に特
別にバスの制御線を必要とせずに回報転送装置を提供で
きる。
Effects of the Invention As is clear from the above embodiments, according to the present invention, by providing a slave identifier storage unit so that there is only one slave block that responds during broadcast transfer, a small amount of additional hardware is required. Moreover, it is possible to provide a broadcast transfer device without requiring a special bus control line for broadcast transfer.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例である同報転送装置のスレー
ブブロックのブロック図、第2図は同システムのブロッ
ク図、第3図は従来の同報転送装置のスレーブブロック
のブロック図、第4図は同システムのブロック図である
。 2・・・・・・スレーブ部、3・・・・・・転送制御部
、4・旧・・応答信号制御部、6・・・・・・スレーブ
識別子記憶部。
FIG. 1 is a block diagram of a slave block of a broadcast transfer device according to an embodiment of the present invention, FIG. 2 is a block diagram of the same system, and FIG. 3 is a block diagram of a slave block of a conventional broadcast transfer device. FIG. 4 is a block diagram of the system. 2... Slave unit, 3... Transfer control unit, 4... Old response signal control unit, 6... Slave identifier storage unit.

Claims (1)

【特許請求の範囲】[Claims] 転送制御部と、前記転送制御部の制御によりスレーブ動
作をするスレーブ部と、同報転送をする場合応答信号を
アサートするかしないかを記憶させたスレーブ識別子記
憶部と、前記転送制御部と前記スレーブ識別子記憶部か
ら制御される応答信号制御部とを具備した同報転送装置
a transfer control section, a slave section that performs slave operation under the control of the transfer control section, a slave identifier storage section that stores whether or not to assert a response signal when performing broadcast transfer, the transfer control section and the slave section; A broadcast transfer device comprising a response signal control section controlled from a slave identifier storage section.
JP27080990A 1990-10-08 1990-10-08 Multi-address transfer device Pending JPH04148262A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27080990A JPH04148262A (en) 1990-10-08 1990-10-08 Multi-address transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27080990A JPH04148262A (en) 1990-10-08 1990-10-08 Multi-address transfer device

Publications (1)

Publication Number Publication Date
JPH04148262A true JPH04148262A (en) 1992-05-21

Family

ID=17491321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27080990A Pending JPH04148262A (en) 1990-10-08 1990-10-08 Multi-address transfer device

Country Status (1)

Country Link
JP (1) JPH04148262A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163366A (en) * 1998-11-30 2000-06-16 Nec Corp Bus snoop control circuit
KR101633906B1 (en) * 2015-07-09 2016-06-27 부산대학교 산학협력단 Muscular function deterioration protection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163366A (en) * 1998-11-30 2000-06-16 Nec Corp Bus snoop control circuit
KR101633906B1 (en) * 2015-07-09 2016-06-27 부산대학교 산학협력단 Muscular function deterioration protection

Similar Documents

Publication Publication Date Title
JP2005182754A (en) Inter-process communication mechanism
JPH04148262A (en) Multi-address transfer device
JP2002032326A (en) Extended slot hot plug controller
JPH0318958A (en) Multiprocessor system
JPS57166759A (en) Controlling method for common input/output bus
JPH05324545A (en) Bus controller
JPS61138354A (en) Dual bus type high speed data processing circuit
JPS59177629A (en) Data transfer system
JPS5922585Y2 (en) Display device control circuit
JPH0895927A (en) Large scale mutual connection switch
JP2000347712A (en) Programmable controller
JPS61217855A (en) Bus controlling system
JPS61290565A (en) Multiprocessor coupling circuit
JPS61131057A (en) Serial i/o system
JPH04106651A (en) Controller for system bus
JPH04654A (en) Bus control system
JP2638932B2 (en) Apparatus and method for setting identification code
JPH04178869A (en) Interruption control device for multiprocessor system and its interruption communication method
JPH03288205A (en) Programmable controller system
JPH0433152A (en) Bus system
JPS55153021A (en) Data transfer system of multiprocessor system
JPS6211958A (en) Multi-microprocessor system
JP2002259328A (en) Bus arbitration system and method for interruption processing of device to be bus master in this system
JPH0262649A (en) Input/output controller
JPH04100168A (en) Multiprocessor system