JP2002193561A - Elevator control transmission system - Google Patents

Elevator control transmission system

Info

Publication number
JP2002193561A
JP2002193561A JP2000400864A JP2000400864A JP2002193561A JP 2002193561 A JP2002193561 A JP 2002193561A JP 2000400864 A JP2000400864 A JP 2000400864A JP 2000400864 A JP2000400864 A JP 2000400864A JP 2002193561 A JP2002193561 A JP 2002193561A
Authority
JP
Japan
Prior art keywords
data
transmission
display data
address
slave station
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000400864A
Other languages
Japanese (ja)
Inventor
Katsuhiro Sumi
克宏 須見
Yoichi Sekimoto
陽一 関本
Koichi Mishima
浩一 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000400864A priority Critical patent/JP2002193561A/en
Publication of JP2002193561A publication Critical patent/JP2002193561A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Indicating And Signalling Devices For Elevators (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an elevator control transmission system capable of improving transmission efficiency of the whole of the system. SOLUTION: A master station 1 transmits display data between transmission of lower rank address data and higher rank address data divided into two. A slave station 2 receives the display data on the basis of the transmission interval between the lower rank address data and the higher rank address data, and outputs it for display.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、昇降機の制御情報
をマスタ局とスレーブ局との間で伝送し昇降機を制御す
る昇降機制御伝送システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an elevator control transmission system for transmitting control information of an elevator between a master station and a slave station to control the elevator.

【0002】[0002]

【従来の技術】一般に、昇降機の制御は複数の制御装置
が設けられ、そのうちのマスタ局からスレーブ局に指令
を出力して昇降機を制御するようにしている。例えば、
昇降機の制御装置と各階に設けられたホール操作盤やか
ご操作盤との間を伝送路で接続し、昇降機の制御装置を
マスタ局とし、ホール操作盤やかご操作盤をスレーブ局
として構成した昇降機制御伝送システムがある。このよ
うな昇降機制御伝送システムでは、制御情報をサイクリ
ックにマスタ局とスレーブ局との間で交換するようにし
ている。
2. Description of the Related Art Generally, a plurality of control devices are provided for controlling an elevator, of which a command is output from a master station to a slave station to control the elevator. For example,
Elevator that connects the control device of the elevator and the hall operation panel or car operation panel provided on each floor by a transmission line, and configures the control device of the elevator as a master station and the hall operation panel or car operation panel as a slave station There is a control transmission system. In such an elevator control transmission system, control information is cyclically exchanged between a master station and a slave station.

【0003】この場合、マスタ局から伝送路にアドレス
情報を送り、そのアドレスに対応したスレーブ局が入出
力の応答をすることになる。すなわち、スレーブ局で
は、アドレス情報を受信し、スレーブ局ではマスタ局か
らアドレス情報が正しく受け取れた場合にデータ伝送応
答やデータ書き込み処理を行っている。
In this case, address information is sent from the master station to the transmission line, and the slave station corresponding to the address responds to input / output. That is, the slave station receives the address information, and the slave station performs the data transmission response and the data writing process when the address information is correctly received from the master station.

【0004】また表示データなどの多量のデータをマス
タ局からスレーブ局に送る場合は、制御伝送系以外のL
ANを用いたり、制御情報の伝送を一旦中断して制御伝
送系により表示データを送ったり、表示データを分割し
制御情報が送られていない時間に伝送したりしている。
また、マスタ局からスレーブ局に伝達された表示データ
は表示バッファに直接書き込まれているので、伝達され
てきた表示データがそのまま表示される。
When a large amount of data such as display data is transmitted from a master station to a slave station, L data other than the control transmission system is used.
An AN is used, display data is sent by a control transmission system by temporarily interrupting transmission of control information, or display data is divided and transmitted at a time when control information is not sent.
Since the display data transmitted from the master station to the slave station is directly written in the display buffer, the transmitted display data is displayed as it is.

【0005】また、サイクリックにデータを送る時間間
隔は固定化されており、情報伝達点数が少なくても多く
ても、固定の時間間隔で伝送が行われる。これにより、
情報更新間隔は一定となるようにしている。
[0005] Further, the time interval for sending data cyclically is fixed, and transmission is performed at a fixed time interval regardless of whether the number of information transmission points is small or large. This allows
The information update interval is set to be constant.

【0006】[0006]

【発明が解決しようとする課題】しかし、このような昇
降機制御伝送システムでは、データの伝送時間間隔が固
定されているので情報伝達量が限られてしまう。特に、
メッセージ用の表示データなどのような情報量の多い情
報を伝達する場合には、制御伝送系以外のLANを用い
たり、制御伝送系での制御情報の伝送を中断して表示デ
ータを送ったり、表示データを分割して制御情報が送ら
れていない時間に制御伝送系を用いて伝送したりしなけ
ればならない。
However, in such an elevator control transmission system, the amount of information transmitted is limited because the data transmission time interval is fixed. In particular,
When transmitting information having a large amount of information such as display data for a message, a LAN other than the control transmission system is used, transmission of control information is interrupted in the control transmission system, and display data is transmitted. Display data must be divided and transmitted using a control transmission system at a time when control information is not transmitted.

【0007】また、表示データは表示バッファに直接書
き込まれているので、表示データが変化し伝達されてく
ると、それに応じて表示内容が変化する。従って、表示
データが分割して送られてきた場合には、前後で表示内
容に不連続性が生じる場合がある。これを防ぐために
は、表示更新時間に制限を設ける必要があり、そうした
場合にはシステムの伝送効率が悪化する。
Further, since the display data is directly written in the display buffer, when the display data changes and is transmitted, the display content changes accordingly. Therefore, when the display data is divided and sent, there may be a discontinuity in the display contents before and after. In order to prevent this, it is necessary to limit the display update time, and in such a case, the transmission efficiency of the system deteriorates.

【0008】一方、伝送情報点数が少ない場合には、サ
イクリックにデータを送る時間間隔が固定化されている
ことから、情報伝達が行われる時間の割合が全体時間に
対して少なくなり、全体の時間間隔に占める情報伝達時
間が短い場合がある。
On the other hand, when the number of transmission information points is small, the time interval at which data is transmitted is fixed because the time interval at which data is transmitted cyclically is fixed, so that the ratio of time during which information transmission is performed becomes smaller than the entire time. The information transmission time in the time interval may be short.

【0009】本発明は、システム全体の伝送効率を高め
ることができる昇降機制御伝送システムを提供すること
を目的とする。
An object of the present invention is to provide an elevator control transmission system capable of increasing the transmission efficiency of the entire system.

【0010】[0010]

【課題を解決するための手段】請求項1の発明に係わる
昇降機制御伝送システムは、昇降機用の制御情報をアド
レスを指定してマスタ局からスレーブ局にサイクリック
シリアル伝送する昇降機制御伝送システムにおいて、前
記マスタ局は、前記アドレスを下位アドレスデータと上
位アドレスデータとに2分割し、前記上位アドレスデー
タと前記下位アドレスデータとの間に前記スレーブ局に
伝送する表示データを挿入して送信し、前記スレーブ局
は、前記上位アドレスデータと前記下位アドレスデータ
との間の表示データを受信し表示出力することを特徴と
する。
The elevator control transmission system according to the first aspect of the present invention is an elevator control transmission system for transmitting serial control serial information from a master station to a slave station by designating an address of an elevator control information. The master station divides the address into lower address data and upper address data, and inserts and transmits display data to be transmitted to the slave station between the upper address data and the lower address data. The slave station receives the display data between the upper address data and the lower address data, and outputs and displays the display data.

【0011】請求項1の発明に係わる昇降機制御伝送シ
ステムにおいては、マスタ局は、2分割された下位アド
レスデータと上位アドレスデータとの間に表示データを
挿入して伝送する。スレーブ局では下位アドレスデータ
と上位アドレスデータとの間の送信間隔に基づいて表示
データを受信し表示出力する。
In the elevator control transmission system according to the first aspect of the present invention, the master station inserts display data between the divided lower address data and upper address data and transmits the data. The slave station receives and displays and outputs the display data based on the transmission interval between the lower address data and the upper address data.

【0012】請求項2の発明に係わる昇降機制御伝送シ
ステムは、請求項1の発明において、前記マスタ局は同
一の前記表示データを複数回連続して送り、前記スレー
ブ局はその中の一致する表示データを正しい表示データ
として受信処理することを特徴とする。
According to a second aspect of the present invention, in the elevator control transmission system according to the first aspect, the master station continuously sends the same display data a plurality of times, and the slave station transmits the same display data. The data is received as correct display data.

【0013】請求項2の発明に係わる昇降機制御伝送シ
ステムにおいては、請求項1の発明の作用に加え、マス
タ局は同一の表示データをスレーブ局に複数回連続して
送る。スレーブ局では同一の複数の表示データが一致す
るか否かを判定し、一致する表示データを正しい表示デ
ータとして受信処理する。これにより伝送ノイズによる
誤受信を防止する。
[0013] In the elevator control transmission system according to the second aspect of the present invention, in addition to the operation of the first aspect, the master station continuously sends the same display data to the slave station a plurality of times. The slave station determines whether or not the same plurality of display data matches, and performs reception processing on the matching display data as correct display data. This prevents erroneous reception due to transmission noise.

【0014】請求項3の発明に係わる昇降機制御伝送シ
ステムは、請求項1の発明において、前記マスタ局は、
前記スレーブ局に伝送する表示データを分割して前記上
位アドレスデータと前記下位アドレスデータとの間に挿
入して送信し、前記スレーブ局は、受信した分割された
表示データが一つの表示データとなったときに表示出力
することを特徴とする。
According to a third aspect of the present invention, in the elevator control transmission system according to the first aspect, the master station comprises:
The display data to be transmitted to the slave station is divided and inserted between the upper address data and the lower address data and transmitted, and the slave station converts the received divided display data into one display data. It is characterized in that it is displayed when it is output.

【0015】請求項3の発明に係わる昇降機制御伝送シ
ステムにおいては、請求項1の発明の作用に加え、マス
タ局は、スレーブ局に伝送する表示データが大きいとき
は分割して下位アドレスデータと上位アドレスデータと
の間に挿入して送信する。スレーブ局では、受信した分
割表示データが一つの表示データとなったときに表示出
力する。これにより、表示データの切り換え時に違和感
を発生させないようにする。
In the elevator control transmission system according to the third aspect of the present invention, in addition to the operation of the first aspect, when the display data transmitted to the slave station is large, the master station divides the display data into the lower address data and the upper address data. It is inserted between address data and transmitted. The slave station outputs a display when the received divided display data becomes one display data. This prevents a sense of incongruity from occurring when switching the display data.

【0016】請求項4の発明に係わる昇降機制御伝送シ
ステムは、請求項2の発明において、前記スレーブ局
は、前記表示データが正しく受信処理できないときはそ
の旨をマスタ局に通知し、前記マスタ局は前記スレーブ
局が正しく受信処理できなかった表示データを再送する
ことを特徴とする。
According to a fourth aspect of the present invention, in the elevator control transmission system according to the second aspect, when the display data cannot be correctly received and processed, the slave station notifies the master station of the fact that the display data cannot be correctly received. Is characterized in that the slave station retransmits the display data that could not be correctly received.

【0017】請求項4の発明に係わる昇降機制御伝送シ
ステムにおいては、請求項2の発明の作用に加え、スレ
ーブ局は、表示データが正しく受信処理できないときは
その旨をマスタ局に通知する。マスタ局ではスレーブ局
が正しく受信処理しなかった表示データを再送し、スレ
ーブ局での伝送情報漏れをなくす。
In the elevator control transmission system according to the invention of claim 4, in addition to the effect of the invention of claim 2, when the display data cannot be correctly received and processed, the slave station notifies the master station of the fact. The master station resends the display data that the slave station did not receive correctly, and eliminates transmission information leakage at the slave station.

【0018】請求項5の発明に係わる昇降機制御伝送シ
ステムは、請求項1の発明において、前記マスタ局は、
前記スレーブ局に伝送するサイクリックの伝送周期を伝
送最大アドレス値に応じて変更することを特徴とする。
According to a fifth aspect of the present invention, in the elevator control transmission system according to the first aspect, the master station comprises:
It is characterized in that a cyclic transmission cycle to be transmitted to the slave station is changed according to a maximum transmission address value.

【0019】請求項5の発明に係わる昇降機制御伝送シ
ステムにおいては、請求項1の発明の作用に加え、マス
タ局は、スレーブ局に伝送するサイクリックの伝送周期
を伝送最大アドレス値に応じて変更し、制御情報や表示
データの更新周期を短くする。
In the elevator control transmission system according to a fifth aspect of the present invention, in addition to the operation of the first aspect, the master station changes a cyclic transmission cycle to be transmitted to the slave station according to the maximum transmission address value. Then, the update cycle of the control information and the display data is shortened.

【0020】請求項6の発明に係わる昇降機制御伝送シ
ステムは、請求項5の発明において、前記スレーブ局
は、前記マスタ局から伝送周期毎に分周信号を受信し、
前記分周信号に基づいて前記スレーブ局が正常に動作し
ていることを表示することを特徴とする。
According to a sixth aspect of the present invention, in the elevator control transmission system according to the fifth aspect, the slave station receives a frequency-divided signal from the master station every transmission cycle,
It is characterized by displaying that the slave station is operating normally based on the frequency-divided signal.

【0021】請求項6の発明に係わる昇降機制御伝送シ
ステムにおいては、請求項5の発明の作用に加え、スレ
ーブ局では、マスタ局から伝送周期毎に受信した分周信
号を利用する。例えば、スレーブ局が正常に動作してい
ることを分周信号をカウントして所定のカウント値毎に
フリッカ表示することに利用する。
In the elevator control transmission system according to the sixth aspect of the present invention, in addition to the operation of the fifth aspect, the slave station utilizes a frequency-divided signal received from the master station every transmission cycle. For example, the fact that the slave station is operating normally is used to count the frequency-divided signal and display flicker at each predetermined count value.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の形態を説明
する。図1は、本発明の第1の実施の形態に係わる昇降
機制御伝送システムの構成図である。マスタ局1と複数
台のスレーブ局2は伝送路で接続され、基本的に同じ要
素で構成されている。例えば、昇降機の制御装置がマス
タ局1となり、各階床のホール操作盤やかご操作盤がス
レーブ局2となる。そして、マスタ局1から制御情報が
サイクリックにスレーブ局2に送信され、マスタ局1と
スレーブ局2との間で制御情報を交換するようにしてい
る。
Embodiments of the present invention will be described below. FIG. 1 is a configuration diagram of an elevator control transmission system according to a first embodiment of the present invention. The master station 1 and a plurality of slave stations 2 are connected by a transmission line, and are basically composed of the same elements. For example, the control device of the elevator is the master station 1, and the hall operation panel and the car operation panel of each floor are the slave stations 2. Then, the control information is cyclically transmitted from the master station 1 to the slave station 2, and the control information is exchanged between the master station 1 and the slave station 2.

【0023】スレーブ局2は基本的にはマスタ局1と同
じ要素で構成されたものであるが、この第1の実施の形
態では、スレーブ局2は設定テーブル5aを持たずに、
スレーブ局2の固有のアドレスを有し、マスタ局1はそ
のアドレスを指定して該当のスレーブ局2に昇降機用の
制御情報をサイクリックシリアルに伝送するものを示し
ている。
The slave station 2 is basically composed of the same elements as the master station 1. However, in the first embodiment, the slave station 2 has no setting table 5a,
The master station 1 has a unique address of the slave station 2, and the master station 1 specifies the address and transmits the control information for the elevator to the corresponding slave station 2 in a cyclic serial manner.

【0024】マスタ局1の記憶手段4aには、演算手段
3aで作成された制御情報が設定テーブル5aとして記
憶されている。また、スレーブ局2に伝送する表示デー
タは、情報データサーバ9からマスタ局1の演算手段3
aに供給される。
The storage information 4a of the master station 1 stores the control information created by the arithmetic means 3a as a setting table 5a. The display data transmitted to the slave station 2 is transmitted from the information data server 9 to the arithmetic unit 3 of the master station 1.
a.

【0025】伝送制御手段6aは、設定テーブル5aの
アドレスを下位アドレスデータと上位アドレスデータと
に2分割し、演算手段3aから表示データの送信要求が
あるときは、分割された下位アドレスデータと上位アド
レスデータと間に表示データを挿入して、スレーブ局2
にデータ送信する。
The transmission control means 6a divides the address of the setting table 5a into lower address data and upper address data, and when there is a display data transmission request from the arithmetic means 3a, the divided lower address data and upper Display data is inserted between the address data and the slave station 2
Send data to

【0026】一方、スレーブ局2の記憶手段4bには、
自己が管轄する昇降機の制御情報に対応して設定された
アドレスが記憶され、伝送入出力手段7は、マスタ局1
の伝送制御手段6aから受信したアドレス(下位アドレ
スデータと上位アドレスデータとに2分割されて示され
るアドレス)が自己のアドレスである場合には、そのア
ドレスの制御情報に基づいて応答動作を行い、必要に応
じてその結果を操作表示手段8に表示出力する。
On the other hand, the storage means 4b of the slave station 2
The address set corresponding to the control information of the elevator controlled by itself is stored.
If the address received from the transmission control means 6a (address indicated by being divided into lower address data and upper address data) is its own address, a response operation is performed based on the control information of the address, The result is displayed on the operation display means 8 as necessary.

【0027】また、下位アドレスデータと上位アドレス
データとの間に表示データが挿入されている場合には、
その表示データを取り出し操作表示手段8に表示する。
また、伝送入出力手段7は、マスタ局1からの指令に基
づき操作表示手段8から入力された操作情報をマスタ局
1に送信する。
When display data is inserted between the lower address data and the upper address data,
The display data is taken out and displayed on the operation display means 8.
Further, the transmission input / output unit 7 transmits operation information input from the operation display unit 8 to the master station 1 based on a command from the master station 1.

【0028】図2は、マスタ局1で使用される設定テー
ブル5aの説明図である。例えば、設定テーブル5a
は、n個の伝送テーブル1〜伝送テーブルnを持ち、こ
のn個の伝送テーブル1〜伝送テーブルnの内容をスレ
ーブ局に対してサイクリックに伝送する。1回の伝送周
期はスキャン時間として定められており、このスキャン
時間は、伝送点数量により変化させるようにしている。
例えば、最大送信点数の際に設定される基本タイマ設定
値の1/nとなるようにしており、この場合、nは送信
情報量を基に設定される。このように、伝送周期は伝送
最大アドレス値に応じて変更される。なお、nはスキャ
ン周期分周値でシステム情報としてマスタ局1からから
スレーブ局2に伝達される。
FIG. 2 is an explanatory diagram of the setting table 5a used in the master station 1. For example, the setting table 5a
Has n transmission tables 1 to n, and cyclically transmits the contents of the n transmission tables 1 to n to the slave station. One transmission cycle is defined as a scan time, and the scan time is changed according to the number of transmission points.
For example, it is set to 1 / n of the basic timer set value set at the time of the maximum number of transmission points. In this case, n is set based on the amount of transmission information. Thus, the transmission cycle is changed according to the maximum transmission address value. It should be noted that n is a scan cycle frequency division value and is transmitted from the master station 1 to the slave station 2 as system information.

【0029】各々の伝送テーブルは、それぞれ開始アド
レス、終了アドレス、伝送種別から構成されている。伝
送種別は、“トーカ”、“リスナ”、“設定・同報“、
“テーブル終了”等からなり、後述のテストモード動作
では“トーカ”、“リスナ“設定のみのテストチェック
伝送を行う。また、“設定・同報”設定では、マスタ局
1でトーカ動作を行う。“テーブル終了”設定の場合
は、伝送動作は実行せず、一定時間経過後に先頭のテー
ブルから伝送動作を再度実行する。この設定テーブル5
aに保管される送信アドレスは、あくまで昇順にセット
され、重なることはないようになっている。
Each transmission table includes a start address, an end address, and a transmission type. Transmission types are "talker", "listener", "setting / broadcast",
In the test mode operation described later, a test check transmission of only the "talker" and "listener" settings is performed. In the “setting / broadcast” setting, the master station 1 performs a talk operation. In the case of the "table end" setting, the transmission operation is not executed, and the transmission operation is executed again from the first table after a predetermined time has elapsed. This setting table 5
The transmission addresses stored in "a" are set in ascending order, and do not overlap.

【0030】図3は、マスタ局1とスレーブ局2との間
での伝送動作の説明図であり、図3(a)はマスタトー
カ伝送動作の説明図、図3(b)はマスタリスナ伝送動
作の説明図、図3(c)は表示データの伝送動作の説明
図である。
FIG. 3 is an explanatory diagram of a transmission operation between the master station 1 and the slave station 2. FIG. 3 (a) is an explanatory diagram of a master talker transmission operation, and FIG. 3 (b) is a diagram of a master listener transmission operation. FIG. 3C is an explanatory diagram of the transmission operation of the display data.

【0031】図3(a)において、マスタトーカ伝送動
作は、マスタ局1からスレーブ局2に対して情報を伝達
する場合(データの書き込みを行う場合)に使用され
る。まず、マスタ局1からアドレスを送信するわけであ
るが、アドレスの送信にあたっては、アドレスを下位ア
ドレスデータと上位アドレスデータに分割して送信する
(A1、A2)。そして、その時間間隔Tの間に表示デ
ータを挿入して送信する。アドレスの送信完了後に続い
てデータ(昇降機の制御情報)を送信する(B)。スレ
ーブ局では、アドレスが自分に割り当てられているもの
と一致するか否かを検出し(C)、一致する場合は送ら
れてきたデータを受け取り、外部表示などに出力する
(D)。
In FIG. 3A, the master talker transmission operation is used when information is transmitted from the master station 1 to the slave station 2 (when data is written). First, an address is transmitted from the master station 1. When transmitting the address, the address is divided into lower address data and upper address data and transmitted (A1, A2). Then, display data is inserted and transmitted during the time interval T. After the transmission of the address is completed, data (control information of the elevator) is transmitted (B). The slave station detects whether or not the address matches the address assigned to itself (C), and if so, receives the transmitted data and outputs it to an external display or the like (D).

【0032】このように、アドレスは下位アドレスデー
タと上位アドレスデータとに分割して送られ、表示デー
タ内容に対応した時間間隔を持って送られる。受け取っ
たスレーブ局においては、下位アドレスデータと上位ア
ドレスデータとの受信完了間隔時間を基に表示データを
復元する。
As described above, the address is transmitted while being divided into the lower address data and the upper address data, and transmitted at time intervals corresponding to the contents of the display data. The received slave station restores the display data based on the reception completion interval time between the lower address data and the upper address data.

【0033】図3(b)において、マスタリスナ伝送動
作は、スレーブ局1からマスタ局2に対して情報を伝達
する場合に使用される。まず、マスタ局1から情報を提
供して貰うスレーブ局2のアドレスを送信する。この場
合においても、図3(a)のマスタトーカ伝送動作と同
じように、マスタ局1からのアドレスの送信にあたって
は、アドレスを下位アドレスデータと上位アドレスデー
タに分割して送信する(A1、A2)。そして、その時
間間隔Tの間に表示データを挿入して送信しスレーブ局
2からのデータの受信待ちする。
In FIG. 3B, the master listener transmission operation is used when information is transmitted from the slave station 1 to the master station 2. First, the address of the slave station 2 to which information is provided from the master station 1 is transmitted. Also in this case, as in the master talker transmission operation of FIG. 3A, when transmitting the address from the master station 1, the address is divided into lower address data and upper address data and transmitted (A1, A2). . Then, display data is inserted and transmitted during the time interval T, and reception of data from the slave station 2 is waited.

【0034】スレーブ局2では、アドレスが自分に割り
当てられているものと一致するか否かを検出し(B)、
一致する場合は、スイッチデータ入力などを行いデータ
をマスタ局1に送信する(C)。マスタ局1では送られ
てきたデータを受け取り、スレーブ局2からのデータと
して保管する(D)。この場合も、マスタトーカの場合
と同様に表示データがマスタ局1からスレーブ局2に伝
達される。
The slave station 2 detects whether the address matches the address assigned to itself (B),
If they match, switch data is input and the data is transmitted to the master station 1 (C). The master station 1 receives the transmitted data and stores it as data from the slave station 2 (D). Also in this case, the display data is transmitted from the master station 1 to the slave station 2 as in the case of the master talker.

【0035】図3(c)において、表示データ伝送要求
があると、マスタ局1は表示データを分割してスキャン
時間単位で表示データを送る。すなわち、分割された表
示データを各々の下位アドレスデータと上位アドレスデ
ータに挿入して伝送し、一伝送周期(一スキャン時間)
で表示データを送信する。この場合、表示データは下位
アドレスデータと上位アドレスデータとの間に挿入され
て送信されるが、表示データは3回連続して同じデータ
が用いられる。
In FIG. 3C, when there is a display data transmission request, the master station 1 divides the display data and sends the display data in scan time units. That is, the divided display data is inserted into each of the lower address data and the upper address data and transmitted, and one transmission cycle (one scan time)
Send display data with. In this case, the display data is inserted and inserted between the lower address data and the upper address data, and the same display data is used three times in succession.

【0036】スレーブ局2では、同一の表示データが3
回連続して送られてくるので、それらをそれぞれ比較
し、その中の一致する表示データを正しい表示データと
して受信処理する。正常に表示データが受信されたとき
にスキャン時間単位ごとに表示データの受信OK情報を
マスタ局2に送る。受信OK情報があるときはマスタ局
1は次のスキャン時間で別の表示データを送り、受信O
K情報がない場合には再度同じ表示データを送ることに
なる。
In the slave station 2, the same display data is 3
Since the data is sent consecutively, they are compared with each other, and the matching display data among them is received and processed as correct display data. When display data is normally received, the reception OK information of the display data is sent to the master station 2 for each scan time unit. When there is reception OK information, the master station 1 sends another display data at the next scan time, and
If there is no K information, the same display data is sent again.

【0037】そして、最後の表示データを送り終えた時
点でマスタ局1は表示更新OK情報をスレーブ局2に伝
達し、これを受け取ったスレーブ局2は表示内容を更新
する。なお、受信OK情報および表示更新OK情報は制
御情報の中の固定アドレスを用いる。
Then, when the last display data has been sent, the master station 1 transmits display update OK information to the slave station 2, and the slave station 2 receiving this updates the display content. Note that the reception OK information and the display update OK information use a fixed address in the control information.

【0038】以上述べたように、第1の実施の形態によ
れば、アドレスを2分割してマスタ局1から送信し、ア
ドレス送信間隔時間を基にスレーブ局2に情報を伝達す
るので、制御情報の送受信に加えて表示データをマスタ
局1からスレーブ局2に送ることが可能となる。この結
果、複雑な回路を付加することなしに取り出せる情報量
を多くすることができ、システム全体の伝送効率を高め
ることができる。
As described above, according to the first embodiment, the address is divided into two and transmitted from the master station 1, and the information is transmitted to the slave station 2 based on the address transmission interval time. In addition to transmitting and receiving information, display data can be transmitted from the master station 1 to the slave station 2. As a result, the amount of information that can be taken out without adding a complicated circuit can be increased, and the transmission efficiency of the entire system can be increased.

【0039】次に、本発明の第2の実施の形態を説明す
る。図4は本発明の第2の実施の形態に係わる昇降機制
御伝送システムの構成図である。この第2の実施の形態
は、第1の実施の形態のマスタ局1およびスレーブ局2
を昇降機の制御を行う制御装置に適用したものである。
すなわち、マスタコントローラ11がマスタ局となり、
ホールコントローラ12およびかごコントローラ13が
スレーブ局として機能するように構成されている。そし
て、表示データは情報データサーバ9から情報伝送ライ
ン10を介してマスタコントローラ11に供給されるよ
うになっている。
Next, a second embodiment of the present invention will be described. FIG. 4 is a configuration diagram of an elevator control transmission system according to a second embodiment of the present invention. The second embodiment is different from the master station 1 and the slave station 2 of the first embodiment.
Is applied to a control device for controlling an elevator.
That is, the master controller 11 becomes the master station,
The hall controller 12 and the car controller 13 are configured to function as slave stations. Then, the display data is supplied from the information data server 9 to the master controller 11 via the information transmission line 10.

【0040】図4において、マスタコントローラ11
は、ライン伝送系14にて、エレベータホールでのスイ
ッチ入力や表示出力を行うホールコントローラ12、お
よびエレベータかご内部のスイッチ入力や表示出力を行
うかごコントローラ13と接続され、システム制御やか
ご動作制御を行う。この場合、マスタコントローラ11
はマスタ局として動作し、ホールコントローラ12やか
ごコントローラ13はスレーブ局として動作する。
In FIG. 4, the master controller 11
Is connected to a hall controller 12 for performing switch input and display output in an elevator hall and a car controller 13 for performing switch input and display output inside an elevator car by a line transmission system 14, and performs system control and car operation control. Do. In this case, the master controller 11
Operates as a master station, and the hall controller 12 and the car controller 13 operate as slave stations.

【0041】また、マスタコントローラ11は情報デー
タサーバ9と情報伝送ライン10を通じ接続され、情報
データサーバ9においてはホールコントローラ12など
で表示する表示データを保管し、表示データ変更時には
マスタコントローラ11に情報を受け渡す。
The master controller 11 is connected to the information data server 9 through an information transmission line 10. The information data server 9 stores display data to be displayed by the hall controller 12 and the like. Hand over.

【0042】図5は、マスタコントローラ11の構成図
である。図5において、ホストCPU17は図1の演算
手段3aに相当し、共通RAM18は図1の記憶手段4
aに相当し、マスタ伝送インタフェース回路19および
RS485インタフェース20は図1の伝送制御手段6
aに相当する。また、情報サーバインタフェース15は
図1では図示が省略されているが、情報データサーバ9
とホストCPU17とのインタフェースである。
FIG. 5 is a configuration diagram of the master controller 11. 5, the host CPU 17 corresponds to the calculating means 3a in FIG. 1, and the common RAM 18 is the storage means 4 in FIG.
a, and the master transmission interface circuit 19 and the RS485 interface 20 correspond to the transmission control means 6 in FIG.
a. The information server interface 15 is not shown in FIG.
And an interface with the host CPU 17.

【0043】ホストCPU17は、マスタ伝送インタフ
ェース回路19とCPU制御信号線21およびローカル
バス22で接続され、かご動作制御や伝送データ内容の
作成等を行う。ローカルバス22には情報サーバインタ
フェース15が設けられ、ホストCPU17は情報伝送
ライン10を経由し情報データサーバ9から表示データ
を受け取る。ホストCPU17は受け取った内容をマス
タ伝送インタフェース部19を経由して共通RAM18
に書き込むと共に表示データ伝送要求をマスタ伝送イン
タフェース部19のレジスタ部に書き込む。
The host CPU 17 is connected to the master transmission interface circuit 19 via the CPU control signal line 21 and the local bus 22, and controls the operation of the car and creates transmission data. An information server interface 15 is provided on the local bus 22, and the host CPU 17 receives display data from the information data server 9 via the information transmission line 10. The host CPU 17 transfers the received contents to the common RAM 18 via the master transmission interface unit 19.
And a display data transmission request is written into the register section of the master transmission interface section 19.

【0044】マスタ伝送インタフェース回路19は、共
通RAM18に対しRAM入出力信号により、伝送設定
データ(設定テーブル)や伝送入出力データの書き込み
読み出しを行う。すなわち、ホストCPU17からはマ
スタ伝送インタフェース回路19に対し、共通RAM1
8アクセス要求を出力し、マスタ伝送インタフェース回
路19が共通RAM18に対してのデータ入出力を行
う。
The master transmission interface circuit 19 writes and reads transmission setting data (setting table) and transmission input / output data to and from the common RAM 18 by RAM input / output signals. That is, the host CPU 17 sends the common RAM 1 to the master transmission interface circuit 19.
8), and the master transmission interface circuit 19 inputs and outputs data to and from the common RAM 18.

【0045】また、マスタ伝送インタフェース回路19
は、RS485インタフェース20を介しライン伝送系
14に接続され信号を送受信する。マスタ伝送インタフ
ェース回路19は、ホストCPU17から伝送実施指令
を受け取ると、共通RAM18から設定テーブルの伝送
動作設定データを読み出し、データの内容に応じて送受
信処理を行う。
The master transmission interface circuit 19
Are connected to the line transmission system 14 via the RS485 interface 20 to transmit and receive signals. When receiving the transmission execution command from the host CPU 17, the master transmission interface circuit 19 reads the transmission operation setting data of the setting table from the common RAM 18 and performs transmission / reception processing according to the data content.

【0046】図6は、図5に示したマスタ伝送インタフ
ェース回路19の内部構成図である。マスタ伝送インタ
フェース回路19のCPUバスインタフェース23は、
ホストCPU17からのCPU制御信号線21およびロ
ーカルバス22に接続され、CPUバスインタフェース
23ではホストCPU17からの動作設定を内部の制御
レジスタに保管する。動作設定は、伝送開始(表示デー
タ伝送要求も含まれる)、動作モード、タイムアウト時
間などとなる。
FIG. 6 is an internal configuration diagram of the master transmission interface circuit 19 shown in FIG. The CPU bus interface 23 of the master transmission interface circuit 19
It is connected to a CPU control signal line 21 from the host CPU 17 and a local bus 22, and the CPU bus interface 23 stores operation settings from the host CPU 17 in an internal control register. The operation settings include a transmission start (including a display data transmission request), an operation mode, a timeout time, and the like.

【0047】また、伝送異常状態の発生回数などを内部
の制御レジスタに蓄え、ホストCPU17から読み出し
を行えるようにする。動作設定および伝送異常情報は、
ラインCPU入出力信号s1により、ラインマスタイン
タフェース回路24とやり取りされる。共通RAM17
へのアクセス要求があった場合は、CPUバスインタフ
ェース23は、ホストCPU17とのやりとりをCPU
直接RAM入出力信号s3を用いてRAMインタフェー
ス26に入出力する。
Further, the number of times of occurrence of the abnormal transmission state and the like are stored in an internal control register so that the host CPU 17 can read the information. Operation settings and transmission error information
It is exchanged with the line master interface circuit 24 by the line CPU input / output signal s1. Common RAM 17
When there is an access request to the host CPU 17, the CPU bus interface 23
The data is directly input to and output from the RAM interface 26 using the RAM input / output signal s3.

【0048】ラインマスタインタフェース回路24で
は、ホストCPU17からの動作設定をラインCPU入
出力信号s1として受け取り伝送動作を開始する。この
場合、RAMインタフェース26に対し設定データの読
み出し要求を行い、ラインRAM入出力信号s4として
データを得る。その結果に基づきライン送信信号s6お
よびライン受信信号s7の入出力を実施する。
The line master interface circuit 24 receives the operation setting from the host CPU 17 as the line CPU input / output signal s1 and starts the transmission operation. In this case, a read request for setting data is made to the RAM interface 26, and data is obtained as the line RAM input / output signal s4. Based on the result, input / output of the line transmission signal s6 and the line reception signal s7 is performed.

【0049】RAMインタフェース26では、ラインR
AM入出力信号s4およびCPU直接RAM入出力信号
s3の2種類の要求を受け取り、そのうち一つを選択し
RAM入出力信号s10を用いて共通RAM18とのデ
ータ入出力を行う。
In the RAM interface 26, the line R
It receives two types of requests, the AM input / output signal s4 and the CPU direct RAM input / output signal s3, selects one of them, and performs data input / output with the common RAM 18 using the RAM input / output signal s10.

【0050】図7はラインマスタインタフェース回路2
4の構成図である。設定読み込み動作回路27は、CP
Uバスインタフェース23からのラインCPU入出力信
号s1上の動作設定信号を基に、動作許可が与えられる
と伝送動作を開始する。ここで初期化動作が開始され、
図示省略のスキャン時間タイマおよびテーブル読み出し
アドレスが初期化される。前述のようにスキャン時間タ
イマは伝送点数量により変化する。
FIG. 7 shows a line master interface circuit 2.
4 is a configuration diagram of FIG. The setting reading operation circuit 27
When an operation permission is given based on the operation setting signal on the line CPU input / output signal s1 from the U bus interface 23, the transmission operation starts. Here, the initialization operation starts,
A scan time timer and a table read address (not shown) are initialized. As described above, the scan time timer changes depending on the number of transmission points.

【0051】次に、設定読み込み動作回路27は、RA
Mインタフェース26からRAM読み込みデータd1を
取り出し送受信設定データd2として取り込み出力す
る。この送受信設定データd2を基にデータ内のスター
トアドレスを送信アドレスとし、データ送受信制御部2
8内のアドレスレジスタ29に書き込み、これをアドレ
ス送信データd3とする。アドレス送信データd3は、
送信データ作成回路30に出力されると共に、RAMイ
ンタフェース26に出力される。
Next, the setting read operation circuit 27
The RAM read data d1 is taken out from the M interface 26 and taken in as transmission / reception setting data d2 and outputted. Based on the transmission / reception setting data d2, the start address in the data is used as the transmission address, and the data transmission / reception control unit 2
8 is written to the address register 29, and this is set as address transmission data d3. The address transmission data d3 is
The data is output to the transmission data generation circuit 30 and also output to the RAM interface 26.

【0052】送信データ作成回路30ではアドレス送信
データd3が入力されると、送受信制御回路32から指
令を受けて、アドレスを2分割し下位アドレスデータお
よび上位アドレスデータとして作成する。また、送信デ
ータ作成回路30は、アドレス値を基に表示データを共
通RAM18からデータ入出力動作回路34を介してR
AM読み込みデータd1を取り出し、その表示データの
大きさに応じて分割した上位アドレスおよび下位アドレ
スとの時間間隔を送信間隔タイマ25にセットする。送
受信制御回路32ではアドレス送信を下位アドレスデー
タ送信タイミングと上位アドレスデータ送信タイミング
とに分割し、送信間隔タイマ25に保管された間隔をお
いて送信する。ここで、下位アドレスデータと上位アド
レスデータとの間に挿入される表示データは3回連続し
て同じデータが用いられる。
When the address transmission data d3 is input, the transmission data generation circuit 30 receives an instruction from the transmission / reception control circuit 32 and divides the address into two to generate lower address data and upper address data. Further, the transmission data creation circuit 30 sends the display data from the common RAM 18 to the R via the data input / output operation circuit 34 based on the address value.
The AM read data d1 is taken out, and the time interval between the upper address and the lower address divided according to the size of the display data is set in the transmission interval timer 25. The transmission / reception control circuit 32 divides the address transmission into a lower address data transmission timing and an upper address data transmission timing, and transmits the transmission at intervals stored in the transmission interval timer 25. Here, as the display data inserted between the lower address data and the upper address data, the same data is used three consecutive times.

【0053】このようにして、送信データ作成回路30
では、アドレスと表示データとのシリアル送信データd
4を作成し、シリアルデータ送受信回路33に出力す
る。一方、送受信制御回路32では送信要求信号s11
をシリアルデータ送受信回路33に出力する。これによ
り、シリアルデータ送受信回路33は受け取ったシリア
ル送信データd4をシリアル変換し伝送ライン送信信号
s6として出力し、アドレスおよび表示データのシリア
ル伝送を行う。
Thus, the transmission data creation circuit 30
Then, the serial transmission data d of the address and the display data
4 is generated and output to the serial data transmission / reception circuit 33. On the other hand, in the transmission / reception control circuit 32, the transmission request signal s11
Is output to the serial data transmission / reception circuit 33. As a result, the serial data transmission / reception circuit 33 converts the received serial transmission data d4 into a serial signal and outputs it as a transmission line transmission signal s6, and performs serial transmission of the address and the display data.

【0054】次に、送受信設定内容が制御情報データ送
信(マスタトーカ)の場合は、データ入出力動作回路3
4は共通RAM18から送信する制御情報データをRA
M読み込みデータd1として取り出し、送信データd5
として送信データ作成回路30に渡す。送信データ作成
回路30は、送受信制御回路32から指令を受けてシリ
アル送信データd4を送信データd5を用いて作成しシ
リアルデータ送受信回路33に渡す。また、送受信制御
回路32では送信要求信号s11をシリアルデータ送受
信回路33に出力しシリアル伝送を行う。シリアルデー
タ送受信回路33では受け取ったシリアル送信データd
4をシリアル変換し伝送ライン送信信号s6として出力
する。
Next, when the transmission / reception setting content is control information data transmission (master talker), the data input / output operation circuit 3
4 stores control information data transmitted from the common RAM 18 in the RA.
M read data d1 and send data d5
To the transmission data creation circuit 30. The transmission data creation circuit 30 receives a command from the transmission / reception control circuit 32, creates serial transmission data d4 using the transmission data d5, and passes it to the serial data transmission / reception circuit 33. The transmission / reception control circuit 32 outputs the transmission request signal s11 to the serial data transmission / reception circuit 33 to perform serial transmission. The serial transmission / reception circuit 33 receives the serial transmission data d
4 is converted to serial and output as a transmission line transmission signal s6.

【0055】また送信設定内容がデータ受信(マスタリ
スナ)の場合は、送受信制御回路32では、受信要求信
号s12をシリアルデータ送受信回路33に送る。シリ
アルデータ送受信回路33では、伝送ライン受信信号s
7中の受信データをシリアル/パラレル変換し、シリア
ル受信データd6として取り出す。これを送受信制御回
路32からの指令でデータレジスタ35に書き込む。
When the transmission setting is data reception (master listener), the transmission / reception control circuit 32 sends a reception request signal s12 to the serial data transmission / reception circuit 33. In the serial data transmission / reception circuit 33, the transmission line reception signal s
7 is subjected to serial / parallel conversion and taken out as serial received data d6. This is written in the data register 35 by a command from the transmission / reception control circuit 32.

【0056】データ入出力動作回路34ではデータ受信
が行われるとラインCPU入出力信号s1上にRAM書
き込み要求をセットし共通RAM18へも保管を実行す
る。設定読み込み動作回路27では、アドレス送信やデ
ータ送受信が終ると、アドレスレジスタ29の値を一つ
増やし次のアドレスのデータの処理を行う。
When data is received, the data input / output operation circuit 34 sets a RAM write request on the line CPU input / output signal s1 and executes storage in the common RAM 18. When the address transmission and the data transmission / reception are completed, the setting read operation circuit 27 increments the value of the address register 29 by one and processes the data of the next address.

【0057】また、アドレス値が設定データ内の終了ア
ドレス値となった場合は、設定読み込み動作回路27は
次の設定データを読み込む動作を行い、伝送動作を続け
ていく。ここで、異常処理回路36は受信応答時間のタ
イムアウト処理およびエラー処理等を実施する。
When the address value becomes the end address value in the setting data, the setting reading operation circuit 27 reads the next setting data and continues the transmission operation. Here, the abnormality processing circuit 36 performs a timeout process, an error process, and the like of the reception response time.

【0058】図8は、マスタコントローラ11の伝送動
作を示すフローチャートである。まず、スキャン時間お
よび伝送テーブルの読み出しアドレスの初期化処理が行
われる(S1)。初期化が行われると記憶手段4aに記
憶された伝送テーブル5aを読み出し(S2)、伝送テ
ーブル5aのすべてのテーブルを一巡して読み出したか
否かを判定する(S3)。テーブルの読み出しが終了し
ていない場合には、読み出すテーブルのアドレスをセッ
トする(S4)。
FIG. 8 is a flowchart showing the transmission operation of the master controller 11. First, processing for initializing a scan time and a read address of a transmission table is performed (S1). When the initialization is performed, the transmission table 5a stored in the storage unit 4a is read (S2), and it is determined whether or not all the tables of the transmission table 5a have been read in one cycle (S3). If the reading of the table has not been completed, the address of the table to be read is set (S4).

【0059】次に、表示データに更新要求があるか否か
を判定し(S5)、表示データの更新要求があるとき
は、表示データを取り出す(S6)。そして、下位アド
レスデータを送信し(S7)、送信間隔タイマ25に設
定された時間だけ時間待ちする(S8)。この間に表示
データがあるときは表示データが送信される。そして、
上位アドレスデータを送信する(S9)。
Next, it is determined whether or not there is a display data update request (S5). If there is a display data update request, the display data is taken out (S6). Then, the lower address data is transmitted (S7), and the control waits for a time set in the transmission interval timer 25 (S8). If there is display data during this time, the display data is transmitted. And
The upper address data is transmitted (S9).

【0060】次に、異常処理回路36内の送受信時間監
視タイマがセットされ(S10)、制御情報の送信か否
かが判定される(S11)。制御情報の送信の場合に
は、マスタ局1からスレーブ局に制御情報を伝送するマ
スタトーカであるのでトーカ処理を行う。(S12)。
一方、制御情報の送信でない場合には、マスタ局1がス
レーブ局2からの情報を受信するマスタリスナであるの
で、リスナ処理を行う(S13)。
Next, a transmission / reception time monitoring timer in the abnormality processing circuit 36 is set (S10), and it is determined whether or not control information is transmitted (S11). In the case of transmitting control information, a talker process is performed because the master station 1 is a master talker that transmits control information to a slave station. (S12).
On the other hand, if the control information is not transmitted, the master station 1 is the master listener that receives the information from the slave station 2, so that the listener processing is performed (S13).

【0061】そして、送受信時間監視タイマのタイマ終
了待ちをして正常に処理が行われたことを確認し(S1
4)、伝送テーブル内の最終アドレスか否かを判定する
(S15)。伝送テーブル内の最終アドレスでない場合
には、次のアドレスを指定して(S16)、ステップS
5に戻る。一方、伝送テーブル内の最終アドレスである
場合には、ステップS2に戻り月の伝送テーブルの処理
を行う。
Then, it waits for the end of the transmission / reception time monitoring timer and confirms that the processing has been performed normally (S1).
4), it is determined whether or not it is the last address in the transmission table (S15). If the address is not the last address in the transmission table, the next address is specified (S16), and step S16 is performed.
Return to 5. On the other hand, if it is the last address in the transmission table, the process returns to step S2 to process the month transmission table.

【0062】ステップS3の判定で、すべての伝送テー
ブルの処理を終了したときは、スキャン時間待ちをする
(S17)。つまり、すべてのテーブル5aの処理を一
巡させる伝送周期であるスキャン時間待ちし、そのスキ
ャン時間内に送信されてきた表示データの受信がOKで
あるか否かを判定する(S18)。受信OKの場合には
表示データの送信が終了か否かを判定し(S19)、表
示データの送信完了しているときは、表示データの表示
更新OK情報を出力する(S20)。一方、表示データ
の送信が完了していないときは、表示データ取り出しア
ドレスを更新し(S21)、ステップS1の処理に戻
る。
If it is determined in step S3 that all the transmission tables have been processed, the process waits for a scan time (S17). In other words, the process waits for a scan time, which is a transmission cycle for making a round of the processing of all the tables 5a, and determines whether the reception of the display data transmitted within the scan time is OK (S18). If the reception is OK, it is determined whether or not the transmission of the display data is completed (S19). If the transmission of the display data is completed, the display update OK information of the display data is output (S20). On the other hand, when the transmission of the display data is not completed, the display data extracting address is updated (S21), and the process returns to the step S1.

【0063】図9は、ホールコントローラ12の構成図
である。図9において、RS485インタフェース2
0、シリアルデータ送受信回路33、伝送入出力回路3
8が図1の伝送入出力手段7に相当し、押しボタン・表
示部41およびアドレス指定スイッチ48が図1の操作
表示手段8に相当する。
FIG. 9 is a configuration diagram of the hall controller 12. In FIG. 9, RS485 interface 2
0, serial data transmission / reception circuit 33, transmission input / output circuit 3
Reference numeral 8 corresponds to the transmission input / output unit 7 in FIG. 1, and the push button / display unit 41 and the address designation switch 48 correspond to the operation display unit 8 in FIG.

【0064】ホールコントローラ12では、アドレス設
定スイッチ48から設定アドレスs16を読み出す。こ
れが伝送入出力回路38内のアドレス一致検出回路31
に与えられ、マスタコントローラ11から送られてきた
データに対するアドレスチェックデータとして使用され
る。伝送入出力回路38内の入出力制御回路43では上
記アドレス取り出し動作終了後に伝送を開始する。
The hall controller 12 reads the set address s16 from the address setting switch 48. This is the address match detection circuit 31 in the transmission input / output circuit 38.
And is used as address check data for the data sent from the master controller 11. The input / output control circuit 43 in the transmission input / output circuit 38 starts transmission after the end of the address fetch operation.

【0065】この場合、入出力制御回路43から送信許
可を与えシリアルデータ送受信回路33を通じ伝送ライ
ン受信信号s7中の受信データをシリアルパラレル変換
しシリアル受信データd6として取り出す。
In this case, transmission permission is given from the input / output control circuit 43, and the received data in the transmission line received signal s7 is serial-parallel converted through the serial data transmitting / receiving circuit 33 and is taken out as serial received data d6.

【0066】シリアルデータ送受信回路33はRS48
5インタフエース20を通じライン伝送系14と接続し
ている。データ受信が有る場合は、RS485インタフ
ェース20から伝送ライン受信信号s7が受け取られ
る。また伝送ライン送信信号s6がシリアルデータ送受
信回路33から送られるとRS485インタフェース2
0はデータを送信する。
The serial data transmitting / receiving circuit 33 is connected to the RS 48
It is connected to the line transmission system 14 through the five interfaces 20. If there is data reception, the transmission line reception signal s7 is received from the RS485 interface 20. When the transmission line transmission signal s6 is sent from the serial data transmission / reception circuit 33, the RS485 interface 2
0 transmits data.

【0067】受け取られたシリアル受信データd6は入
出力レジスタ44に与えられ読み出しデータd10とし
て蓄えられる。またアドレス一致検出回路31に与えら
れ、使用するアドレスかどうかの判定が与えられる。判
定結果は伝送入出力制御信号s14として入出力制御回
路43に与えられる。
The received serial received data d6 is applied to the input / output register 44 and stored as read data d10. It is also applied to an address match detection circuit 31 to determine whether the address is a used address. The determination result is provided to the input / output control circuit 43 as a transmission input / output control signal s14.

【0068】アドレス信号は下位アドレスデータと上位
アドレスデータとに分割されて送られ、それぞれの受信
時間の間隔時間はアドレス受信間隔タイマ36で確認さ
れ、下位アドレスデータと上位アドレスデータとの間に
挿入された表示データは、表示データ判定部37に入力
される。
The address signal is divided into lower address data and upper address data and sent. The reception time interval is confirmed by the address reception interval timer 36 and inserted between the lower address data and the upper address data. The displayed display data is input to the display data determination unit 37.

【0069】表示データ判定部37では、受け取った同
一の3個の表示データを比較し、3個中2個一致する表
示データがある場合には、表示データの受信OK情報を
マスタコントローラ11に返送すると共に、その表示デ
ータを表示データ受信バッファ39に保存される。一
方、すべてが一致しない場合は無効データ発生と判断さ
れ、受信OK情報はマスタコントローラ11に返送され
ない。表示データ受信バッファ39に保存された表示デ
ータが一つのメッセージ表示データとなったときに、マ
スタコントローラ11からの表示更新OK情報が受信さ
れ、表示データ表示バッファ40にまとめて出力され
る。これにより情報表示部42に一つのメッセージ表示
データが表示出力される。これにより、表示更新が適正
に行われ、一つのメッセージ中の一部だけが更新される
と言う違和感のない表示が可能となる。
The display data determination section 37 compares the same three pieces of received display data, and if there is two pieces of display data that match, returns the display OK information of the display data to the master controller 11. At the same time, the display data is stored in the display data reception buffer 39. On the other hand, if they do not match, it is determined that invalid data has occurred, and the reception OK information is not returned to the master controller 11. When the display data stored in the display data receiving buffer 39 becomes one message display data, the display update OK information is received from the master controller 11 and output to the display data display buffer 40 collectively. As a result, one message display data is displayed and output on the information display section 42. As a result, the display can be updated properly, and a display without discomfort that only a part of one message is updated can be realized.

【0070】受け取ったアドレスがアドレスデータから
与えられる入力用アドレスの場合は送信動作モードとな
り、押しボタン・表示部41から入力されるボタン入力
情報を取り出し、入出力レジスタ44を介しシリアル送
信データd8としてシリアルデータ送受信回路33に送
る。
When the received address is the input address given from the address data, the operation mode is the transmission operation mode, in which the button input information input from the push button / display unit 41 is extracted and converted as serial transmission data d8 via the input / output register 44. The data is sent to the serial data transmission / reception circuit 33.

【0071】受け取ったアドレスがアドレスデータから
与えられる出力用アドレスの場合は受信動作モードとな
りシリアルデータ送受信回路33から受け取ったシリア
ル受信データd6を入出力レジスタ44に保管後、出力
バッファ46を介して押しボタン・表示部41に対し出
力する。
When the received address is an output address given from the address data, the receiving operation mode is set and the serial received data d6 received from the serial data transmitting / receiving circuit 33 is stored in the input / output register 44 and then pushed through the output buffer 46. Output to the button / display unit 41.

【0072】また受け取ったアドレスが特殊指定アドレ
スの場合は、その内容に応じ内部の伝送制御レジスタ4
5にデータを保管する。例えば、スキャン分周設定値に
対応づけられたアドレスが受信された場合には、そのア
ドレスを用いて受信回数カウンタ47を増加させ、その
カウンタ値を用いてフリッカ用カウントフラグfのオン
オフを行う。これにより、押しボタン・表示部41にそ
の旨を表示し、ホストコントローラ12が正常に動作し
ていることが分かるようにする。
If the received address is a specially designated address, the internal transmission control register 4
5. Store the data. For example, when an address associated with the scan frequency setting value is received, the reception number counter 47 is incremented using the address, and the flicker count flag f is turned on / off using the counter value. As a result, the fact is displayed on the push button / display unit 41 so that the host controller 12 can recognize that the host controller 12 is operating normally.

【0073】このように、設定データの中にはスキャン
分周設定値が含まれ、スキャン分周設定は定期的に送ら
れてくるので、このアドレスでの受信がその分周回数発
生するたびに受信回数カウンタ47を1だけ増加させ
る。そして、受信回数カウンタ47の最上位桁をフリッ
カ表示カウントフラグfとして使用すると、フリッカ表
示用受信データがONでかつフリッカ表示カウントフラ
グfがONの場合のみ外部に対してのフリッカ表示をO
Nとする。また表示更新OK信号も含まれる。ホールコ
ントローラ12では、この表示更新OK情報がONとな
ったことを受けて、表示データを表示データ表示バッフ
ァ40に転送する。
As described above, the setting data includes the scan frequency setting value, and the scan frequency setting is sent periodically, so that the reception at this address occurs every time the frequency division number occurs. The reception counter 47 is increased by one. When the most significant digit of the number-of-times-of-reception counter 47 is used as the flicker display count flag f, flicker display to the outside is disabled only when the flicker display reception data is ON and the flicker display count flag f is ON.
N. Also, a display update OK signal is included. In response to the display update OK information being turned ON, the hall controller 12 transfers the display data to the display data display buffer 40.

【0074】[0074]

【発明の効果】以上述べたように、本発明によれば、昇
降機の制御情報をサイクリックにシリアル伝送するシス
テムで、送信アドレスを2分割し、その間に表示データ
を挿入してスレーブ局に情報を伝達するので、複雑な構
成を取ることを避け、システム全体の伝送効率を高める
ことができる。
As described above, according to the present invention, in a system for serially transmitting control information of an elevator in a serial manner, a transmission address is divided into two parts, display data is inserted between them, and information is transmitted to a slave station. Therefore, it is possible to avoid taking a complicated configuration and to improve the transmission efficiency of the entire system.

【0075】また、マスタ局からスレーブ局に送信する
表示データが一つのメッセージ表示データの全データ受
信した後に、スレーブ局にてそのデータを表示するの
で、表示データの切り換え時に違和感を発生させること
がない。
Further, the display data to be transmitted from the master station to the slave station is displayed at the slave station after all the data of one message display data is received. Absent.

【0076】また、マスタ局からスレーブ局に同じ内容
の表示データを複数回連続して送り、その中の一致する
データを正しいデータとして処理するので、伝送ノイズ
による誤動作を妨げる。また、スレーブ局にて表示デー
タを正しく受け取れたかどうかを判断し、受け取れてい
ない場合はマスタ局で表示データを再送するので、伝送
データの漏れをなくすことができる。
Further, since display data of the same content is continuously transmitted from the master station to the slave station a plurality of times, and matching data is processed as correct data, malfunction due to transmission noise is prevented. In addition, the slave station determines whether the display data has been correctly received. If the display data has not been received, the master station resends the display data, so that leakage of transmission data can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係わる昇降機制御
伝送システムの構成図。
FIG. 1 is a configuration diagram of an elevator control transmission system according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態におけるマスタ局で
使用される設定テーブルの説明図。
FIG. 2 is an explanatory diagram of a setting table used in a master station according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態におけるマスタ局と
スレーブ局との間での伝送動作の説明図。
FIG. 3 is an explanatory diagram of a transmission operation between a master station and a slave station according to the first embodiment of the present invention.

【図4】本発明の第2の実施の形態に係わる昇降機制御
伝送システムの構成図。
FIG. 4 is a configuration diagram of an elevator control transmission system according to a second embodiment of the present invention.

【図5】本発明の第2の実施の形態におけるマスタコン
トローラの構成図。
FIG. 5 is a configuration diagram of a master controller according to a second embodiment of the present invention.

【図6】図5に示したマスタ伝送インタフェース回路の
内部構成図。
6 is an internal configuration diagram of a master transmission interface circuit shown in FIG.

【図7】図6に示したラインマスタインタフェース回路
の構成図。
FIG. 7 is a configuration diagram of a line master interface circuit shown in FIG. 6;

【図8】本発明の第2の実施の形態におけるマスタコン
トローラの伝送動作を示すフローチャート。
FIG. 8 is a flowchart illustrating a transmission operation of the master controller according to the second embodiment of the present invention.

【図9】本発明の第2の実施の形態におけるホールコン
トローラの構成図。
FIG. 9 is a configuration diagram of a hall controller according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…マスタ局、2…スレーブ局、3…演算手段、4…記
憶手段、5…設定テーブル、6…伝送制御手段、7…伝
送入出力手段、8…操作表示手段、9…情報データサー
バ、10…情報伝送ライン、11…マスタコントロー
ラ、12…ホールコントローラ、13…かごコントロー
ラ、14…ライン伝送系、15…情報サーバインタフェ
ース、16…異常処理回路、17…ホストCPU、18
…共通RAM、19…マスタ伝送インタフェース回路、
20…RS485インタフェース、21…CPU制御信
号線、22…ローカルバス、23…CPUバスインタフ
ェース、24…ラインマスタインタフェース回路、25
…送信間隔タイマ、26…RAMインタフェース、27
…設定読み込み動作回路、28…データ送受信制御部、
29…アドレスレジスタ、30…送信データ作成回路、
31…アドレス一致回路、32…送受信制御回路、33
…シリアルデータ送受信回路、34…データ入出力動作
回路、35…データレジスタ、36…アドレス受信間隔
タイマ、37…表示データ判定部、38…伝送入出力回
路、39…表示データ受信バッファ、40…表示データ
表示バッファ、41…押しボタン・表示部、42…、4
3…入出力制御回路、44…入出力レジスタ、45…、
46…出力バッファ、47…カウンタ、48…アドレス
設定スイッチ
DESCRIPTION OF SYMBOLS 1 ... master station, 2 ... slave station, 3 ... arithmetic means, 4 ... storage means, 5 ... setting table, 6 ... transmission control means, 7 ... transmission input / output means, 8 ... operation display means, 9 ... information data server, 10 information transmission line, 11 master controller, 12 hall controller, 13 car controller, 14 line transmission system, 15 information server interface, 16 abnormality processing circuit, 17 host CPU, 18
... common RAM, 19 ... master transmission interface circuit,
20 RS485 interface, 21 CPU control signal line, 22 local bus, 23 CPU bus interface, 24 line master interface circuit, 25
... Transmission interval timer, 26 ... RAM interface, 27
... setting read operation circuit, 28 ... data transmission / reception control unit,
29: address register, 30: transmission data creation circuit,
31: Address matching circuit, 32: Transmission / reception control circuit, 33
... Serial data transmission / reception circuit, 34 ... Data input / output operation circuit, 35 ... Data register, 36 ... Address reception interval timer, 37 ... Display data judgment unit, 38 ... Transmission input / output circuit, 39 ... Display data reception buffer, 40 ... Display Data display buffer, 41 ... Push button / display part, 42 ... 4
3 ... I / O control circuit, 44 ... I / O register, 45 ...,
46: output buffer, 47: counter, 48: address setting switch

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三島 浩一 東京都府中市東芝町1番地 株式会社東芝 府中事業所内 Fターム(参考) 3F303 CA01 FA07 FA10 5K032 BA02 BA08 CC08 CD01 DA01 DB19 DB22  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Koichi Mishima 1 Toshiba-cho, Fuchu-shi, Tokyo F-term in Fuchu Works, Toshiba Corporation 3F303 CA01 FA07 FA10 5K032 BA02 BA08 CC08 CD01 DA01 DB19 DB22

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 昇降機用の制御情報をアドレスを指定し
てマスタ局からスレーブ局にサイクリックシリアル伝送
する昇降機制御伝送システムにおいて、前記マスタ局
は、前記アドレスを下位アドレスデータと上位アドレス
データとに2分割し、前記上位アドレスデータと前記下
位アドレスデータとの間に前記スレーブ局に伝送する表
示データを挿入して送信し、前記スレーブ局は、前記上
位アドレスデータと前記下位アドレスデータとの間の表
示データを受信し表示出力することを特徴とする昇降機
制御伝送システム。
In an elevator control transmission system for transmitting serial control information for a lift from a master station to a slave station by specifying an address, the master station converts the address into lower address data and upper address data. Display data to be transmitted to the slave station is inserted and transmitted between the upper address data and the lower address data, and the slave station transmits the upper address data and the lower address data between the upper address data and the lower address data. An elevator control transmission system for receiving and outputting display data.
【請求項2】 前記マスタ局は同一の前記表示データを
複数回連続して送り、前記スレーブ局はその中の一致す
る表示データを正しい表示データとして受信処理するこ
とを特徴とする請求項1記載の昇降機制御伝送システ
ム。
2. The apparatus according to claim 1, wherein the master station continuously sends the same display data a plurality of times, and the slave station receives matching display data among the display data as correct display data. Elevator control transmission system.
【請求項3】 前記マスタ局は、前記スレーブ局に伝送
する表示データを分割して前記上位アドレスデータと前
記下位アドレスデータとの間に挿入して送信し、前記ス
レーブ局は、受信した分割された表示データが一つの表
示データとなったときに表示出力することを特徴とする
請求項1記載の昇降機制御伝送システム。
3. The master station divides display data to be transmitted to the slave station, inserts the display data between the upper address data and the lower address data, and transmits the display data. The elevator control transmission system according to claim 1, wherein the display is output when the display data becomes one display data.
【請求項4】 前記スレーブ局は、前記表示データが正
しく受信処理できないときはその旨をマスタ局に通知
し、前記マスタ局は前記スレーブ局が正しく受信処理で
きなかった表示データを再送することを特徴とする請求
項2記載の昇降機制御伝送システム。
4. The slave station, when the display data cannot be correctly received, is notified to a master station, and the master station retransmits the display data that the slave station could not correctly receive. 3. The elevator control transmission system according to claim 2, wherein:
【請求項5】 前記マスタ局は、前記スレーブ局に伝送
するサイクリックの伝送周期を伝送最大アドレス値に応
じて変更することを特徴とする請求項1記載の昇降機制
御伝送システム。
5. The elevator control transmission system according to claim 1, wherein the master station changes a cyclic transmission cycle to be transmitted to the slave station according to a maximum transmission address value.
【請求項6】 前記スレーブ局は、前記マスタ局から伝
送周期毎に分周信号を受信し、前記分周信号に基づいて
前記スレーブ局が正常に動作していることを表示するこ
とを特徴とする請求項5記載の昇降機制御伝送システ
ム。
6. The slave station receives a frequency-divided signal from the master station for each transmission cycle, and indicates that the slave station is operating normally based on the frequency-divided signal. The elevator control transmission system according to claim 5, wherein
JP2000400864A 2000-12-28 2000-12-28 Elevator control transmission system Pending JP2002193561A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000400864A JP2002193561A (en) 2000-12-28 2000-12-28 Elevator control transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000400864A JP2002193561A (en) 2000-12-28 2000-12-28 Elevator control transmission system

Publications (1)

Publication Number Publication Date
JP2002193561A true JP2002193561A (en) 2002-07-10

Family

ID=18865378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000400864A Pending JP2002193561A (en) 2000-12-28 2000-12-28 Elevator control transmission system

Country Status (1)

Country Link
JP (1) JP2002193561A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005280885A (en) * 2004-03-29 2005-10-13 Toshiba Elevator Co Ltd Control circuit for transmission of elevator controlling information
JP2006076773A (en) * 2004-09-13 2006-03-23 Toshiba Elevator Co Ltd Data transmission system for elevator
JP2010064843A (en) * 2008-09-10 2010-03-25 Toshiba Elevator Co Ltd Elevator transmission system
JP2010095342A (en) * 2008-10-16 2010-04-30 Mitsubishi Electric Corp Elevator safety system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005280885A (en) * 2004-03-29 2005-10-13 Toshiba Elevator Co Ltd Control circuit for transmission of elevator controlling information
JP4633378B2 (en) * 2004-03-29 2011-02-16 東芝エレベータ株式会社 Elevator control information transmission control circuit
JP2006076773A (en) * 2004-09-13 2006-03-23 Toshiba Elevator Co Ltd Data transmission system for elevator
JP2010064843A (en) * 2008-09-10 2010-03-25 Toshiba Elevator Co Ltd Elevator transmission system
JP2010095342A (en) * 2008-10-16 2010-04-30 Mitsubishi Electric Corp Elevator safety system

Similar Documents

Publication Publication Date Title
JP2002193561A (en) Elevator control transmission system
JP4493147B2 (en) Elevator control transmission system
JP5670870B2 (en) Drive system adaptable to matrix scanning device
KR20050046932A (en) System for checking state of slave devices using i2c bus
JPS63228363A (en) Method of operating computer system and multiple processor system using the same
JP2002064520A (en) Elevator control transmission system
JP4603054B2 (en) Scalable bus structure
US20220171691A1 (en) Data transmission
JPH09146901A (en) Program transfer system
JPS63234304A (en) Data link system for multi-pc system
JP2708366B2 (en) Data processing system and auxiliary control device
JP4633378B2 (en) Elevator control information transmission control circuit
JPH0658655B2 (en) Serial I / O method
JP2002259324A (en) Data processor
JPH03204254A (en) Data receiver
JPS5844426Y2 (en) Inter-processor information transfer device
JP3092167U (en) TV receiver and control device
JPS62274815A (en) Timer device
JPH04107595A (en) Display system
JPH09179803A (en) Serial data transfer device
JPH0439938B2 (en)
JPH0540728A (en) Bus control method
JPS5923659A (en) Data transmission controller
JPH08235109A (en) Transfer controller
JPS58197505A (en) Complex process controller