JPS58196686A - 磁気バブルメモリ記憶装置 - Google Patents
磁気バブルメモリ記憶装置Info
- Publication number
- JPS58196686A JPS58196686A JP57080386A JP8038682A JPS58196686A JP S58196686 A JPS58196686 A JP S58196686A JP 57080386 A JP57080386 A JP 57080386A JP 8038682 A JP8038682 A JP 8038682A JP S58196686 A JPS58196686 A JP S58196686A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access
- information
- magnetic bubble
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、磁気バブルメモリ記憶装置にかかり、特に、
該記憶装置内の特定の記憶情報群に対しては、アクセス
・タイム及びデータ転送速度を速くしたＩｔ６気バブル
メモリ記憶装置に関するものである。
該記憶装置内の特定の記憶情報群に対しては、アクセス
・タイム及びデータ転送速度を速くしたＩｔ６気バブル
メモリ記憶装置に関するものである。
磁気バブルメモリ記憶装置に記憶素子として使用される
磁気パズルメモリは、−例として、第１図に示すように
、マイナ・ループ１と呼ばれる記憶領域とメジャ・ルー
プ２と呼ばれる領域によ多構成されている。
磁気パズルメモリは、−例として、第１図に示すように
、マイナ・ループ１と呼ばれる記憶領域とメジャ・ルー
プ２と呼ばれる領域によ多構成されている。
記憶情報は、各マイナ・ループ１上に記憶されており、
ある指定アドレス３に対してアクセス要求が発生した場
合、マイナ・ループｌ上の該アドレス３の記憶情報は、
回転磁界によシマイナ・ループ１上を回転方向７ａに沿
って、メジャ・ループ２に接する位置に移動し、ゲート
・パルスにより、さらにメジャ・ループ２上に該情報が
移される。
ある指定アドレス３に対してアクセス要求が発生した場
合、マイナ・ループｌ上の該アドレス３の記憶情報は、
回転磁界によシマイナ・ループ１上を回転方向７ａに沿
って、メジャ・ループ２に接する位置に移動し、ゲート
・パルスにより、さらにメジャ・ループ２上に該情報が
移される。
移された情報は回転磁界により、メジ子ループ２上會回
転方向７ｂに沿って移動し、検出器５あるいは、消去器
８２発生器６により読み出し、あるいは、書を込みの動
作が行なわれる。
転方向７ｂに沿って移動し、検出器５あるいは、消去器
８２発生器６により読み出し、あるいは、書を込みの動
作が行なわれる。
次に、読み出し・誓き込みの動作を行なった情報は、さ
らにメジャ・ループ２上に沿って移動し、マイカ・ルー
プｌとの接点まで到達し、ゲート・パルスによシマイナ
・ループ１上に移された後、マイカ・ループｌに沿って
移動し、以前に存在した位置に戻された時点で、１回の
アクセスが昶了となる。
らにメジャ・ループ２上に沿って移動し、マイカ・ルー
プｌとの接点まで到達し、ゲート・パルスによシマイナ
・ループ１上に移された後、マイカ・ループｌに沿って
移動し、以前に存在した位置に戻された時点で、１回の
アクセスが昶了となる。
従来、磁気バブルメモリ記憶装置は、該記憶素子内の記
憶情報全外部装置に対して、容易に読み出し、薔き込み
可能とするための構成に主眼が置かれているため、従っ
て、該１ｉｌｌ気バブルメモリ装置のアクセ、ス・り、
イム及びデータ転送速度は、記憶素子であるｉ気バブル
メモリの構造と使用される回転磁界周波数に依存してい
る事には変わりがない。
憶情報全外部装置に対して、容易に読み出し、薔き込み
可能とするための構成に主眼が置かれているため、従っ
て、該１ｉｌｌ気バブルメモリ装置のアクセ、ス・り、
イム及びデータ転送速度は、記憶素子であるｉ気バブル
メモリの構造と使用される回転磁界周波数に依存してい
る事には変わりがない。
列えば、該磁気バブルメモリ記憶装置の読み出し時の平
均アクセスタイムＴａは、回転磁界の周ＭＹＴ、マイナ
・ループのビｙトＩＲｋＮｍ、マイナ・ループ数ｋＮ１
％蝦初のマイカ・ループからバブル検出器までのビット
数＝ｉＤとすると、但し、マイカ・ループは、ｌビ、ト
おきにメジャ・ループに接しているものとする。
均アクセスタイムＴａは、回転磁界の周ＭＹＴ、マイナ
・ループのビｙトＩＲｋＮｍ、マイナ・ループ数ｋＮ１
％蝦初のマイカ・ループからバブル検出器までのビット
数＝ｉＤとすると、但し、マイカ・ループは、ｌビ、ト
おきにメジャ・ループに接しているものとする。
として表現され、これは、磁気バブルメモリ索子の記憶
ｄ童が大きくなるに従い、大きくなる事會惠味している
。
ｄ童が大きくなるに従い、大きくなる事會惠味している
。
１ｆｆ１様にデータ転送速度も回転磁界周波数により規
疋されている事は衆知である。
疋されている事は衆知である。
また、−気バプルメモリ素子の記憶容菫が太きいため、
アクセス要求頻度の高い情報と低い情報が同−素子内に
混仕する事になり、どのような情檜であろうと、例外な
く上記アクセス・タイムＴａ＠度の待ち時間が必要とい
う欠点含有している。
アクセス要求頻度の高い情報と低い情報が同−素子内に
混仕する事になり、どのような情檜であろうと、例外な
く上記アクセス・タイムＴａ＠度の待ち時間が必要とい
う欠点含有している。
本発明の目的は、上記欠点ｔ−４１，滅するために、ア
クセス要求頻度の高い記憶情報に対しては、アクセス・
タイム及び、データ転送ｌ音度を速くする−を考ｊ直し
た磁気パブ−メモリ記憶装置を提供す するこ
とにある。
クセス要求頻度の高い記憶情報に対しては、アクセス・
タイム及び、データ転送ｌ音度を速くする−を考ｊ直し
た磁気パブ−メモリ記憶装置を提供す するこ
とにある。
本発明の特徴は％１″＃報をｄピ億するための環数のル
ープ状領域と、該づ−Ｒ報全外部回路と送・受信するだ
めのループ及びジインのいずれか一方からなる領域とで
構成される磁気バブルメモリ素子を、記憶素子と［うて
用いた磁気バブルメモリ記憶装置において、該磁気バブ
ルメモリ素子内特定アドレス領域へのアクセス要求が生
じた場合にのみ、外部′！ＡＩＩＩｔに対して選択・接
続される高速アクセス可Ｎヒな一時記憶メモリと該一時
記憶メモリの選択手段とｔ設けたＩＪ′ｋｉ気パズルメ
モリ記憶装置にある。
ープ状領域と、該づ−Ｒ報全外部回路と送・受信するだ
めのループ及びジインのいずれか一方からなる領域とで
構成される磁気バブルメモリ素子を、記憶素子と［うて
用いた磁気バブルメモリ記憶装置において、該磁気バブ
ルメモリ素子内特定アドレス領域へのアクセス要求が生
じた場合にのみ、外部′！ＡＩＩＩｔに対して選択・接
続される高速アクセス可Ｎヒな一時記憶メモリと該一時
記憶メモリの選択手段とｔ設けたＩＪ′ｋｉ気パズルメ
モリ記憶装置にある。
本発明の磁気バブルメモリ記憶装置は、具体的にはたと
えば少なくとも、情報を記憶する磁気バブルメモリ記憶
素子と、該記憶素子を厘４１！駆動する駆動回路と、該
記憶素子から出力される情報を検知するデータ・センス
回路と、外部装置と情報を送・受イ６するだめのデータ
変換回路と、該駆動回路とデータ・センス回路に対して
タイミングは号を出力するタイミング発生回路と、外部
装置からの１６号により前記データ変換回路及び、タイ
ミング発生回路を制御する制御回路とにより、構成され
る従来の＠気バブルメモリ記憶装置について、該記ｕＩ
ＪＡ予肉の特定アドレス領域の記憶１＃報群についての
み格納するための、牛導体ＲＡＭ等、高速アクセス可能
な一時記憶メモリと、該特定アドレス領域内へのアクセ
ス要求が発生した場合のみ１４ｔ＋記一時記憶メモＩ）
ｔ−外部装置に対して接続し、それ以外の領域へのア
クセス要求の場合は、前記データ変換回路に接続する切
換手段全付加することで構成され、予かしめ該磁気バブ
ルメモリｄＣ憶表置がアクセスされていない時に、該磁
気パズルメモリ紀ＩＪｉ［Ａ予肉の特定アドレス領域に
格納されている情報群ｔ１前記記憶装置内の一時記憶メ
モリ内に転送してお′１１、該特定アドレス領域に対す
るアクセス要求が発生した時には、外部装置に対して前
ｍｌ一時記憶メモリから高速に情報を送・受信するよう
になしたものである。
えば少なくとも、情報を記憶する磁気バブルメモリ記憶
素子と、該記憶素子を厘４１！駆動する駆動回路と、該
記憶素子から出力される情報を検知するデータ・センス
回路と、外部装置と情報を送・受イ６するだめのデータ
変換回路と、該駆動回路とデータ・センス回路に対して
タイミングは号を出力するタイミング発生回路と、外部
装置からの１６号により前記データ変換回路及び、タイ
ミング発生回路を制御する制御回路とにより、構成され
る従来の＠気バブルメモリ記憶装置について、該記ｕＩ
ＪＡ予肉の特定アドレス領域の記憶１＃報群についての
み格納するための、牛導体ＲＡＭ等、高速アクセス可能
な一時記憶メモリと、該特定アドレス領域内へのアクセ
ス要求が発生した場合のみ１４ｔ＋記一時記憶メモＩ）
ｔ−外部装置に対して接続し、それ以外の領域へのア
クセス要求の場合は、前記データ変換回路に接続する切
換手段全付加することで構成され、予かしめ該磁気バブ
ルメモリｄＣ憶表置がアクセスされていない時に、該磁
気パズルメモリ紀ＩＪｉ［Ａ予肉の特定アドレス領域に
格納されている情報群ｔ１前記記憶装置内の一時記憶メ
モリ内に転送してお′１１、該特定アドレス領域に対す
るアクセス要求が発生した時には、外部装置に対して前
ｍｌ一時記憶メモリから高速に情報を送・受信するよう
になしたものである。
次に、本発明の１実施列図面を８照して詳細に説明する
。第２図は５本発明の１実施例を示す磁気バブルメモリ
記憶装置のブロック図である。
。第２図は５本発明の１実施例を示す磁気バブルメモリ
記憶装置のブロック図である。
ＭＢＭは、磁気バブルメモリ記憶素子、１６は記憶媒体
である磁気バブル１に駆動する回転磁界発主回路、１７
・１８は、それぞれ核磁気バブルの発生、消去及び分割
等全行なうパズル発生回路。
である磁気バブル１に駆動する回転磁界発主回路、１７
・１８は、それぞれ核磁気バブルの発生、消去及び分割
等全行なうパズル発生回路。
ゲート・パルス発生回路、１９は数記憶素子から出力さ
れる信号を記憶情報として検知するデータ・センス回路
、１４は各発星回路及び、データ・センス回路に対して
タイ建ング信号を出力するタイミング発生回路、１５は
前記磁気バブルメモリｄピ憶素子に対して、外部装置と
情報を送・受信するためのデータ変換回路、２１は前記
磁気バブルメモリ記憶素子内の特定アドレス領域の情報
を記憶し九一時記憶メモ！Ｊ、２０は、切換回路、１３
は制御回路である。＃Ｉ２図において、予がしめ４時記
憶メモリ２，１には、Ｉ＃足アドレスＡｉ〜Ａｊの領域
の記憶情報が格納されているとして、外部装置から制御
回路１３に、アドレスＡｘに対する読み出し要求が行な
われた場合には、以下に示す動作となる。
れる信号を記憶情報として検知するデータ・センス回路
、１４は各発星回路及び、データ・センス回路に対して
タイ建ング信号を出力するタイミング発生回路、１５は
前記磁気バブルメモリｄピ憶素子に対して、外部装置と
情報を送・受信するためのデータ変換回路、２１は前記
磁気バブルメモリ記憶素子内の特定アドレス領域の情報
を記憶し九一時記憶メモ！Ｊ、２０は、切換回路、１３
は制御回路である。＃Ｉ２図において、予がしめ４時記
憶メモリ２，１には、Ｉ＃足アドレスＡｉ〜Ａｊの領域
の記憶情報が格納されているとして、外部装置から制御
回路１３に、アドレスＡｘに対する読み出し要求が行な
われた場合には、以下に示す動作となる。
制御回路１３は、外部装置からアドレス情報線９全通し
てアドレス情報を受信し、ｌ！求されたアドレスＡｘが
特定アドレスＡｔ〜Ａｊの領域内であもし、前記領域外
であるならば、制御回路１３は、切換回路２０に指示し
て、データ転送線１２ｔデータ変換回路１５に接続し、
タイミング発生回路１４及び、データ変換回路１５に指
示して、磁気バブルメモリ素子を駆動し、アクセス・タ
イムＴａ１ｌに、データ・センス回路１９から絖み出さ
れてくる記憶情報をデータ変換回路１５全通して、外部
装置へ送信し、１アクセス動作が終了する。もし、前記
特定アドレスＡｉ〜Ａｊの領域内であるならば、制御回
路１３は切換回路２０に指示して、データ転送線１２に
確認時記憶メモリ２１に接続して、皺一時紀憧メモリか
ら記憶情報を外部装置へ送信し、１アクセス動作全終了
する。
てアドレス情報を受信し、ｌ！求されたアドレスＡｘが
特定アドレスＡｔ〜Ａｊの領域内であもし、前記領域外
であるならば、制御回路１３は、切換回路２０に指示し
て、データ転送線１２ｔデータ変換回路１５に接続し、
タイミング発生回路１４及び、データ変換回路１５に指
示して、磁気バブルメモリ素子を駆動し、アクセス・タ
イムＴａ１ｌに、データ・センス回路１９から絖み出さ
れてくる記憶情報をデータ変換回路１５全通して、外部
装置へ送信し、１アクセス動作が終了する。もし、前記
特定アドレスＡｉ〜Ａｊの領域内であるならば、制御回
路１３は切換回路２０に指示して、データ転送線１２に
確認時記憶メモリ２１に接続して、皺一時紀憧メモリか
ら記憶情報を外部装置へ送信し、１アクセス動作全終了
する。
反対に、外部装置から制御回路１３に対してアドレスＡ
ｘに対する書き込み要求が行なわれた場８１・）；）、
”ＦＫｙｘ＜Ｔｌｊｈｎｋ６１ｋ ５・”１１“１３１
・ １外部装置からアドレス情報線９を通してアド
レス情報を受信し、要求されたアドレスＡｘが特定アド
レスＡｉ−ＡｊＣ）領域内であるかどうかを判断するＯ もし、前記−域外でめるならば制御回路１３は、切換回
路２０にづΔ示して、データ転送線１２ｔデータ変換回
路１５に接続し、タイミング発生回路１４及びデータ変
換回路１５にＪ１示して磁気バブルメモリ素子Ｍ Ｂ
Ａｉ ′に駆動し、データ転送ｆｉ１ｉ！１２から受信
されるｄビ憶ｔ）ｆ報をデータ変換回路１５ｔ−通して
、パズル発生回路により、前記磁気バブルメモリ素子Ｍ
Ｂ Ｍ内に−ｊき込みｌアクセス動作を範了する。
ｘに対する書き込み要求が行なわれた場８１・）；）、
”ＦＫｙｘ＜Ｔｌｊｈｎｋ６１ｋ ５・”１１“１３１
・ １外部装置からアドレス情報線９を通してアド
レス情報を受信し、要求されたアドレスＡｘが特定アド
レスＡｉ−ＡｊＣ）領域内であるかどうかを判断するＯ もし、前記−域外でめるならば制御回路１３は、切換回
路２０にづΔ示して、データ転送線１２ｔデータ変換回
路１５に接続し、タイミング発生回路１４及びデータ変
換回路１５にＪ１示して磁気バブルメモリ素子Ｍ Ｂ
Ａｉ ′に駆動し、データ転送ｆｉ１ｉ！１２から受信
されるｄビ憶ｔ）ｆ報をデータ変換回路１５ｔ−通して
、パズル発生回路により、前記磁気バブルメモリ素子Ｍ
Ｂ Ｍ内に−ｊき込みｌアクセス動作を範了する。
また、もし前記ＩＪｆｆ矩アドレスｔ’ｔ ｌ −１’
ｔ Ｊの領域内でめるならは、制御回路１３は、切換回
路２ｏに指示してデータ転送縁１２を４時記憶メモリ２
１に４に枕して、外部装置から受（ｉされる情報を該°
−一時憶メモリ２１内ＶＣ記憶させ、外ｇｌｓ装置から
の要求によるアクセス動作を終了する。
ｔ Ｊの領域内でめるならは、制御回路１３は、切換回
路２ｏに指示してデータ転送縁１２を４時記憶メモリ２
１に４に枕して、外部装置から受（ｉされる情報を該°
−一時憶メモリ２１内ＶＣ記憶させ、外ｇｌｓ装置から
の要求によるアクセス動作を終了する。
次に制御回路１３は、外部装置からのアクセス要求が終
了すると同時に、切換１路２０に４示して、前記一時記
憶メモリ２１と、データ変換回路１５ｔ−接続さ、ｔｌ
タイミング発生回路１４及びデータ変換回路１５に指
示して磁気パズルメモリ素子ＭＢＭｔ−駆動し、該磁気
バブルメモリ素子内アドレスＡｘに対して、一時記憶メ
モリ２１に記憶した情報の書き込み全行ない、１アクセ
ス動作の終了とする。但し、この一時記憶メモリから磁
気バブルメモリ素子への書き込み動作は、外部装置から
のアクセス要求が連続して行なわれている時には、外部
装置からのアクセス要求全優先して実行するものとして
、その後に行なわれるものである。
了すると同時に、切換１路２０に４示して、前記一時記
憶メモリ２１と、データ変換回路１５ｔ−接続さ、ｔｌ
タイミング発生回路１４及びデータ変換回路１５に指
示して磁気パズルメモリ素子ＭＢＭｔ−駆動し、該磁気
バブルメモリ素子内アドレスＡｘに対して、一時記憶メ
モリ２１に記憶した情報の書き込み全行ない、１アクセ
ス動作の終了とする。但し、この一時記憶メモリから磁
気バブルメモリ素子への書き込み動作は、外部装置から
のアクセス要求が連続して行なわれている時には、外部
装置からのアクセス要求全優先して実行するものとして
、その後に行なわれるものである。
以上の事から、本発明の磁気バブルメモリ記憶装置にお
いて、アクセス要求頻度の最も高いアドレス領域を特定
アドレス領域として指足し、また、一時記憶メモリとし
゛ては、外部に接続する装置自身から要求されるデータ
転送速度に見合っ九アクセス・タイムを有するｄピ憶素
子全使用する事により、該磁気バブルメモリ記憶装置内
特定アドレス情報に対するアクセス要求については、は
とんど待ち時間損失なしで、かつ、最適なデータ転送速
度に１９、記憶情報を外部装置に対して送・受信紫行な
える墨は明らかである。
いて、アクセス要求頻度の最も高いアドレス領域を特定
アドレス領域として指足し、また、一時記憶メモリとし
゛ては、外部に接続する装置自身から要求されるデータ
転送速度に見合っ九アクセス・タイムを有するｄピ憶素
子全使用する事により、該磁気バブルメモリ記憶装置内
特定アドレス情報に対するアクセス要求については、は
とんど待ち時間損失なしで、かつ、最適なデータ転送速
度に１９、記憶情報を外部装置に対して送・受信紫行な
える墨は明らかである。
なお、本発明の実施例においては、＃足アドレス領域を
固定されたように扱かっているが、本発明の意図からは
そのようなことはなく、任意に領域の設足変にも可能な
ものである。
固定されたように扱かっているが、本発明の意図からは
そのようなことはなく、任意に領域の設足変にも可能な
ものである。
・第１図は、メジャ／マイナ・ループ構成の磁気バブル
メモリ記憶素子の概略図であり、８８２図は、本発明の
１実施例を示すブロック図である。 尚、図において、 １・・・・・・マイナ・ループ、２・・・・・・メジャ
・ループ、３・・・・・・アドレス位置、４・・・・・
・記憶情報、５・・・・・・検出器、６・・・・・・発
生５．７ａ・・・・・・マイナ・ループ回転方向、７ｂ
・・・・・・メジャ・ループ回転方向、８・・・・・・
消去器、９・・・・・・アドレス情報線、１０・・・・
・・制御１！号線、１１・・・・ステータス情報線、１
２．１０１８．データ転送線、ｌａ・・・・・・制拝回
路、１４・・・・・・タイ建ング発生回路、１５・・・
・・・データ変換回路、１６・・・・・・回転磁界完生
回路、１７・・・・・・バブル発生回路、１８・・・・
・・ゲートハルス発生回路、１９・・・・データ・セン
ス回路、２０・・・・・・切換回路、２１・・・・・・
一時０己ｔｍメモリである。 拵１ 図 搾２図
メモリ記憶素子の概略図であり、８８２図は、本発明の
１実施例を示すブロック図である。 尚、図において、 １・・・・・・マイナ・ループ、２・・・・・・メジャ
・ループ、３・・・・・・アドレス位置、４・・・・・
・記憶情報、５・・・・・・検出器、６・・・・・・発
生５．７ａ・・・・・・マイナ・ループ回転方向、７ｂ
・・・・・・メジャ・ループ回転方向、８・・・・・・
消去器、９・・・・・・アドレス情報線、１０・・・・
・・制御１！号線、１１・・・・ステータス情報線、１
２．１０１８．データ転送線、ｌａ・・・・・・制拝回
路、１４・・・・・・タイ建ング発生回路、１５・・・
・・・データ変換回路、１６・・・・・・回転磁界完生
回路、１７・・・・・・バブル発生回路、１８・・・・
・・ゲートハルス発生回路、１９・・・・データ・セン
ス回路、２０・・・・・・切換回路、２１・・・・・・
一時０己ｔｍメモリである。 拵１ 図 搾２図
Claims (1)
- １＃截を記憶するための臘数のループ状領域と、該情報
を外部回路と送・受信するためのループ及びラインのい
ずれか一方からなる領域とで構成される磁気バブルメモ
リ本子金、記憶票子として用いた磁気バブルメモリ記憶
装置において、該磁気バブルメモリ素子内特定アドレス
漬埴へのアクセス請求が生じた場合にのみ、外部装置に
対して選択・接続される高速アクセス可能な一時記憶メ
モリと該一時記憶メモリの選択手段とを設けた事を特徴
とする磁気パズルメモリ記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080386A JPS58196686A (ja) | 1982-05-13 | 1982-05-13 | 磁気バブルメモリ記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080386A JPS58196686A (ja) | 1982-05-13 | 1982-05-13 | 磁気バブルメモリ記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58196686A true JPS58196686A (ja) | 1983-11-16 |
Family
ID=13716845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57080386A Pending JPS58196686A (ja) | 1982-05-13 | 1982-05-13 | 磁気バブルメモリ記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58196686A (ja) |
-
1982
- 1982-05-13 JP JP57080386A patent/JPS58196686A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6484246B2 (en) | High-speed random access semiconductor memory device | |
| JP4493116B2 (ja) | 読み取り／書き込みアドレスバスを有するランダムアクセスメモリ並びに同メモリへの書き込み及び同メモリからの読み取り方法 | |
| TWI271736B (en) | Refresh mechanism in dynamic memories | |
| JP2001052479A (ja) | メモリ装置 | |
| JP3754593B2 (ja) | データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法 | |
| JPH11345489A (ja) | ランダムアクセスメモリ並びに、同メモリへの書込み及び同メモリからの読出し方法 | |
| US6748482B1 (en) | Multiple non-contiguous block erase in flash memory | |
| JP2003223785A (ja) | 高速で動作する半導体メモリ装置及びその使用方法及び設計方法 | |
| JPS58196686A (ja) | 磁気バブルメモリ記憶装置 | |
| JPS5925307B2 (ja) | 記憶装置 | |
| JP3117244B2 (ja) | Ｅｅｐｒｏｍの制御装置 | |
| JPS6051188B2 (ja) | 磁気バブルメモリの駆動法 | |
| US4238834A (en) | Apparatus for coordinating real time transfer of data from a processor to a magnetic media device | |
| JPS6323581B2 (ja) | ||
| JPS59180787A (ja) | プリンタ | |
| KR20180038340A (ko) | 반도체장치 | |
| KR970007525B1 (ko) | 어드레스 프로세싱 회로와 이를 이용한 반도체 기억장치 | |
| US4519049A (en) | Magnetic bubble memory having auxiliary storage loops | |
| JPS6244352B2 (ja) | ||
| SU487417A1 (ru) | Запоминающее устройство | |
| JPS5811711B2 (ja) | 記憶装置 | |
| JPS597147B2 (ja) | 磁気バブル記憶装置 | |
| SU429466A1 (ru) | Запоминающее устройствофшд | |
| JP2002055873A (ja) | メモリ統合装置 | |
| JP2838912B2 (ja) | 半導体記憶装置 |