JPS58196471A - 限界検査装置およびその装置を使用する機械 - Google Patents

限界検査装置およびその装置を使用する機械

Info

Publication number
JPS58196471A
JPS58196471A JP58074172A JP7417283A JPS58196471A JP S58196471 A JPS58196471 A JP S58196471A JP 58074172 A JP58074172 A JP 58074172A JP 7417283 A JP7417283 A JP 7417283A JP S58196471 A JPS58196471 A JP S58196471A
Authority
JP
Japan
Prior art keywords
test
signal
limit test
internal
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58074172A
Other languages
English (en)
Inventor
ロジエ・ドユシン
ルシアン・キエフエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANTERUNASHIYONARU PUURU RANFUORUMATEIKU SEE I I HANIIUERUBURU CO
Original Assignee
ANTERUNASHIYONARU PUURU RANFUORUMATEIKU SEE I I HANIIUERUBURU CO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANTERUNASHIYONARU PUURU RANFUORUMATEIKU SEE I I HANIIUERUBURU CO filed Critical ANTERUNASHIYONARU PUURU RANFUORUMATEIKU SEE I I HANIIUERUBURU CO
Publication of JPS58196471A publication Critical patent/JPS58196471A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits
    • G01R31/3161Marginal testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 この発明は限界検査装置およびその装置を使用する機械
に関するものであり、特にデータ処理装置に関するもの
である。
従来技術 限界検査は、供給電圧またはりはツク周波数のような電
気回路のある動作条件をそれらの公称値の回りで変化さ
せて、回路素子の初期の故障を検出しかつ見つけるとい
う技術である0データブpセツサは、集積回路デバイス
のためのいくつかの相互接続支持体を有する一組の印刷
配線カードを含んだキャビネットから成る0印刷配線カ
ードはそれぞれ給電線によって母線に接続され、その各
々は一定の値の異った供給電圧を配分する。
印刷配線カードのための既知の従来の限界検査技術はそ
れら印刷配線カードを限界tたは動作条件チェック発生
器に接続するためにそれら印刷配線カードの給電線を本
質的に切断しなければならない。この発生器は供給電圧
のための調節可能な制御か与えられる。この技術は多く
の欠点を有している。特に接続および切断のための操作
がそれ自身故障を発生し得るが、一方また給電線の切断
が機械を停止しなければならず、それは通常の動作状態
を回復する時に機械の良く知られた始動立ち上り問題の
すべてを提起する。
これら欠点に打ち勝つために、現在の傾向は動作状態チ
ェック装置の限界をデータプロセッサ内に集中させるこ
とである。それ故、この集中さ詐た装置は、中間および
広範囲のデータプロセッサを作る多くの印刷配線カード
の組のレベルで故障を検出しかつ見つけなければならな
い。仁の集中化はプロセッサの動作の広い視野を提供す
るという長所を有してはいるが、消耗的でない結果を得
るためには本質的に複雑かつ長い走行のチェックプ四グ
2人を実行しなければならないという欠点を有している
さらに既知の限界検査は論理信号すなわち供給または周
波数電圧とは無関係な動作状態に作用することによって
のみ実行可能でおるということに注意すぺ皐である。ま
た、ある回路によ(り  ) って、例えば高い寄生周波数を適用することによって論
理信号に関する限界検査を行ない、このような妨害を取
り除くことを確実にすることが望ましい。   □ この発明は従来のと詐らの欠点を克服することである。
この発明によれば、電気回路に結合される型の限界検査
装置は、その結合が磁気手段を介して行われるという事
実を特徴としている。それ故磁気誘導によって、試験信
号は回路を切断しなければならないということはなしに
もたらされ、種々の動作状態を試験する0選ばれるワイ
ヤは給電線でちって良くまた論理信号ワイヤであっても
良く、この場合において高い寄生周波数が、それら妨害
に対する回路の免除を確実にするために注入されても良
い0 この発明の他の特徴および長所は添付図面を参照して為
される以下の説明から尚業者には明白となるであろう0 (t ) 実施例 第1図は外側にデータプロセッサl−を結合した限界検
査装置IOを示しており、そのデータプロセッサ/−の
内部にはとの発明にとって重要な本質的表要素だけが示
されている。従ってデータブ曹セッサlコは、周辺の入
出力端子16を持ったいくつかの印刷配線カードlダを
含んでおシ、その端子16は導体回路網(図示せず)に
よって集積回路デバイスのための相互接続支持体/1に
接続される0カード端子/4&および/AbFi一つの
異った電圧源の代表的な母@/9および:10に接続さ
れている。示された実施例において母線!9は接地電位
を送シ、一方母線コOは各々の印刷配線カードl弘に給
電線コダによって、電源、2Jで与えられる電圧を送る
この発明によれば、絶縁ワイヤコダは磁気カブ2コロに
動作的に接続され、その磁気カブラ26の入力端子コロ
1および一6bは、ケーブル7ノによって限界検査装置
のそれぞれの出力端子10&および10bに接続されて
いる。長所的にはカプラコロは装置IOが機械lλの外
側にある時ワイヤの回シでクランプされ得る電流クラン
プの形状を有している。このようなりランプはワイヤ:
lp(第1図には閉じられた状態で示されている)と、
1つの変圧器で形成されておシ、その変圧器の1つの顎
は、aつの入力端子、2AILおよびコロbに接続され
かつ磁気コア、2gの一部に巻かれている一次巻線30
を含んでいる。他の顎は磁気コアの他の部分を含んでお
シ、それ故その他の部分はクランプが動作中である時に
ワイヤ、2IIの回シで閉じられた磁気回路を形成する
結合が磁気的であるので弱いエネルギで働くことが明ら
かに好ましい。OML技術において装置が適用されるワ
イヤは、弱い電流強度(例えばlアンペア程度)を与え
る基準電圧(−O,,2?)を含んだものであるであろ
う1゜ この発明の限界または動作モードまたは状態チェック装
置の特定の実施例が第一図に具体的に示されている。こ
の実施例によれば、一つの出力端子10%および10b
を持った装置i。
は、装置10のいくつかの動作モードを決めるために接
続されたスイッチング素子の形体で示されている制御回
路装置3コに結合されている。
3つの代表的な動作状態は、制御回路装置J2のそれぞ
れの状態l、コおよび3に対応して第一図および第3図
に示された例において考慮されてきた。これら3つのす
べての位置は制御回路3コを形成する3つのスイッチ素
子jJa、JコbおよびJJcの各々に位置付けられる
装置10はオシレータ34L1信号整形装置J4、イン
ピーダンス減衰器3f1調整装置ダOおよび出力増幅器
ダコを備えておシ、これらすべての素子は点線のブロッ
クで示されている。オシレータ34Iはスイッチング素
子3コaの位置/、コおよび3に対応した3つの接点端
子j41aと、スイッチ素子3シbの位置l、コおよび
3に対応した3つの接点端子3411)とを備えている
。オシレータ34Iは3つのトランジスタ(//) ダダ、lj、4I4.tつの抵抗ダク〜sj1ダっのダ
イオードj6〜j9、およびコンデンサ6゜からなる。
ダイオード5番およびs7は、端子3ea(位置/およ
び3)と、抵抗lI7を経たトランジスタ++のベース
との間に互い違いに並んで装着されている。同じ事はダ
イオード22および!9に対しても言え、それらは端子
、tubの位置lおよび3と抵抗4ttを介してトラン
ジスタ++のベースとの間に接続されている。端子、?
la  (位置a)は端子、tub  (位置l)に接
続されておシ、他方端子、?4tb (位置コおよび3
)は相互接続されている。トランジスタ4tダのベース
はダイオードj4および!9のアノードそしてダイオー
ドs7およびjlのカソードに接続されておシ、さらに
そのベースはコンデンサ60を介して接地されている。
トランジスタII4!のコレクタおよびトランジスタ亭
6のエミッタは直接接地されている。トランジスタ亭5
のコレクタはトランジスタ亭6のベースに直接接続され
ておシ、それは抵抗ダ?を(/コ ) 介して接地キ詐ている。トランジスタダダおよび41!
のエミッタは相互接続されそして抵抗Sθを介して電圧
−■に接続されている。トランジスタグ50ベースは抵
抗に/を介して接地されかつ抵抗j、tを介して電位−
■に接続され、さらに抵抗5コを介してトランジスタl
I6のコレクタに接続されている。スイッチ素子32a
および3.2bはトランジスタ亭6のコレクタに相応す
る共通点ムに接続されておシ、その共通点ムは抵抗j3
を介して電位−■に接続されている。オシレータ31の
出力端子31Iaは抵抗!4Iを介して点ムに接続され
ている◇信号整形装置31はスイッチ素子3コ0の位置
/9.2および3に相応する3つの接点端子36&と、
出力端子34m)とを有している。この装置34は6つ
のトランジスタ61〜46および70個の抵抗6りa、
47b、At−7sから構成されている。トランジスタ
6/、42.43および4’l、4!r、64は実質的
な対称回路を形成している。トランジスタ61,4コお
よび1s4I、&にのエミッタはそれぞれ抵抗り0およ
び71を介して電位−Vに接続されている。トランジス
タ61およびlhりのコレクタはトランジスタ63およ
び64のベースに接続されておシ、抵抗6デおよびり3
によって接地されている。トランジスタ6:tおよび6
5のコレクタは直接接地されておシそれと共にトランジ
スタ36の二定ツタに接続されている。トランジスタ6
1のエミッタは抵抗クダを介して接地されておシ、かつ
抵抗7sを介して電位−Vに接続されている◇トランジ
スタ61のベースは抵抗6tを介して電位−■に接続さ
れておシ、かつ抵抗&?a。
&7bを介して端子36a (位置コおよび3)に接続
されている。ターミナル36& (位置!およびコ)は
相互接続されている。スイッチ素子3λCは抵抗クコに
よって接地されているトランジスタh4Iのベースに接
続されている。信号変換装置J6の出力端子J4bはト
ランジスタ43および66のコレクタの相互接続によっ
て形成され、かつトランジスタ6−および6!のベース
によって形成されている。
抵抗減衰器3tは装置IOの電気回路の点Bを構成しか
つオシレータ3’lの出力端子34ICおよび信号整形
装置3番の出力端子Jobに接続される入力端子3Sa
と、出力端子3ざbとを有する。
抵抗減衰器3tは一つのトランジスタ76゜77および
工きツタフォロア回路を形成するように一緒に装着され
た1つの抵抗りtから構成されている。それ故トランジ
スタ76は入力端子3taに接続されたベースを有して
、そのエミッタはトランジスタ7りのコレクタに接続さ
れかつ出力端子、trbに接続されておシ、そしてその
コレクタはトランジスタ77のベースにかつ抵抗77r
の電位−Vに接続されている。トランジスタフ7のエミ
ッタは電位−■に接続されている。
調整装置lIoは抵抗減衰器3gの出力端子Jlrbに
接続さ詐た入力端子+Oaと、出力端子ダθbとを有す
る。その調整装置lIOはボテ(lり ンシオメータグッと、コンデンサtOとからなり、ポテ
ンシオメータの抵抗は接地と端子4IOaとの間に接続
されておシ、そしてそのカーソルはコンデンサtoを介
して出力端子qobに接続されている。出力端子4LO
bは装置IOの電気回路の点Cを構成する。
出力増幅器4I2は、入力端子4!J!Lと、装置IO
の出力端子10a、lOb  を形成する一つの出力端
子とを有する。それは7つのトランジスタg/ 〜l!
;7.//の抵抗11〜デt1そして1つのコンデンサ
?デから構成される。トランジスタざコ、t3は、差動
増幅器を形成し、その差動増幅器はトランジスタt3に
よって形成される電流源によって付勢されかつトランジ
スタg/、t4tによって駆動される。トランジスタt
6によってとの差動増幅器から引き出された電圧はトラ
ンジスタtりによって増幅される。
特にトランジスタ1/、1コ、Sダのコレクタとトラン
ジスタざ6のエミッタとトランジスタt3のベースとは
直接接地される。トランジスタ(/1) Ir3のコレクタはトランジスタt6のベースに接続さ
れ、かつ抵抗93を介して接地される。
トランジスタクコおよびt3のエミッタはトランジスタ
j5の;レクタに相互接続され、そのトランジスタff
jのエミッタとベースは抵抗デーおよびtノを介して電
位−Vに接続される。
入力端子4tJILは、それぞれ抵抗11を介して接地
に、抵抗19を介して電位−Vに、そしてトランジスタ
xiのベースに直接接続される。
トランジスタ1/のエミッタはトランジスタクコのベー
スを直接駆動し、他方電位−Vが抵抗?Oを介してそれ
に与えられる。トランジスタ14Iは、そのエミッタが
トランジスタ13のベースに接続され、そのベースがそ
れぞれ抵抗デフおよび9tを介して出力端子10&およ
び10bに接続される。トランジスタt6のコレクタは
抵抗LI4tを介して電位−■に接続され、そして抵抗
?5を介してトランジスタt7のベースに接続される0
トランジスタt7のコレクタは端子10bに接続され、
他方そのエミッタは電位−■に直接接続されかつコンデ
ンサデデを介して端子10aに接続され、端子ioaと
分担さnるそのアノードは抵抗94を介して接地される
。端子iobは装置10の電気回路の注目すべき基準点
りを構成する。
第一図に示される装置IOの動作が第31図〜第3C図
および第1図の例を参照して説明され、機械lコはOM
I+技術のものであシかっ電源コQは基準電圧(vre
f ”−〇、:17ボルト)を表すということを仮定し
ている。、第3a図〜第3C図の各々において波形A−
Dは第1図に示された装置10の電気回路の点ム〜Dに
おいて引き出されたものに相応する。
要約すればオシレータ3ダは、装置36によって変成さ
れ、抵抗減衰器3gおよび調整装置ダ0によって振幅が
調整され、出力増幅器4Iコによって電圧および電流が
増幅され、そして装置IOの出力端子10*、10(b
  によって磁気カプシコ6に与えられる交流電圧を形
成している。
制御回路装置3コの3つのスイッチ素子の位置/、コ、
3は装置lθの3つの動作モードに相応する。位置lお
よび3は位置が7および3であるかどうかに依存して反
対の極性を有する交流の台形信号をカブysbに与える
のに相応し、位置コは交流の対称出力信号に相応する。
別の言いかたをすれば、位置lおよび3は他方に対して
の1つの限界に関する検査を強張するよう企ろまれてお
シ、位置コはコクの限界に関する検査に相応している。
特に第3a図を参照して、オシレータ3ダの点ムにおけ
る電圧は、例えば周期T1−400μBおよび/15の
循環比(それ故θ=/θQμI!I)を有する負の矩形
信号であるということが容易に明白となる0点Bにおい
て信号は台形信号に相応する所望の形状を有しており、
その台形信号の先端および後端は、磁気カプラコ4にお
ける電流ピークを制限するためにオシレータ34Iの周
波数と磁気カプラコロの特性との関数として調節される
。点Aにおける信号変成のために装置3番はもし、もち
ろん、制限されるべき信号(lデ) が小さい振幅を有しているならば、並んで互い違いに設
けられたλつのダイオードによって置き変えられ得ると
言うととに注意すべきである。
点Bにおいて変成された信号ムは、抵抗減衰器3tおよ
び調整装置4!0によって調整された点0における振幅
を有している。抵抗減衰器3gは通常のエミッタフォロ
アで構成され、ポテンシオメータ79は検査信号の振幅
が調整されるのを可能とする。明らかに信号変成装置3
6または調整装置aOの異った構造をもって、抵抗減衰
器は除去され得る。第3a図の点Oにおいて、信号は例
えばコSOミリボルトの正の振幅と6θミリボルトの負
の振幅を有した交流の非対称台形信号である。この信号
は点りにおいて例えばコVの正の振幅と0.3■の負の
振幅とを有するように増幅される。巻線30およびワイ
ヤaダがそれぞれ、例えば/:20の比をもった変圧器
の一次および二次巻線を形成する磁気カプラ、26に対
して、ワイヤコクに注入される信号は0./ボルトに相
応する。
(−〇) 負の限界検査に対して、信号は制御回路装置3コの3つ
のスイッチ素子を位t3に置くことによって反転され、
その場合において信号は第3C図のものに相応する。
同時のコつの限界検査に対して、制御回路装置3コの3
つのスイッチ素子は位置−に置かへその場合において信
号は例えば第3b図のものである。この場合において選
ばれた周波数は例えばs kHz (T−Joo/Ja
) ノわずかに高イモノであシ、それ故過度の磁化電流
がカプラ2乙に流入することを防ぐ。出方信号は例えば
各々コボルトの振幅を有した対称的な台形信号である。
同様に検査装置/θは機械ノー内に集められ得る0との
場合において各カード14tへの作用は第7図に示され
る。第7図において試験装置IOは機械12内に組み込
まれておシそして機械の印刷配線カード/4(のすべて
の検査プログラムプ誼セッサ13と組み合っている。3
つのカード/ダI m ”m s ”mは実施例として
示されてきた。この発明によれば対応する給電!241
.。
コダ!+”3sは物理的に絶縁されそしてコア、2t、
 、2g、、および−g、によって取シ巻かれている。
それらコア上には、巻線3θ1,3θ、。
および30.  が巻かれている。試験装置IOはケー
ブル//、 、//、 、//、によってスイッチング
ブロックlsに接続されるいくつかの出力を有シ、その
スイッチングブロックl!は検査プログラムプロセッサ
13の1つの出力17によって制御される。スイッチン
グブロック1gはケーブル/?、 、/?*、/デ、に
よって磁気カプラコ’1 t”t +コロ、のそれぞれ
の巻線301゜30、.30.に接続される出力を有す
る。それ故検査プログラムプロセッサ/3に集められた
検査プログ2ムの実行は、初期の欠陥を示す関数ブロッ
クを機械全体の中に検出しかつ見つけるのを可能とする
。それ故この発明によれば、修理されまたは置き変えら
れるべきカードを見つけるために、最後の検査が検出さ
れた関数ブロックの各カードのレベルで行なわれ得る。
とのようにケーブル19の数は一般にケーブル/lの数
と異っていることができ、そして図面を参照して説明し
た特定の場合において3つのケーブル//、 、//、
 、//、  は第3a図、第3b図および第3C図の
ような信号を長所的に運び、これら信号は次に集中化さ
れた検査プログラムプロセッサ13の制御のもとにスイ
ッチングブロック/Sによって種々のカプラ(2i、。
・・・、コロn)に撰択的に与えられるということが理
解されるであろう。
このように限界検査は、対応するワイヤ24Iが別々に
接近可能であるならば、所望の位置において磁気結合に
よって行なわれる。一般にこのワイヤ2’lは給電線ま
たは論理信号ワイヤである6後者の場合において装置l
θは高い寄生周波数発生器に対応する。
【図面の簡単な説明】
第1図はこの発明による外部の限界検査装置に接続され
たデータシロセッサを概略的に示す部分図、第2図はこ
の発明による限界検査装置の特定の実施例を示す回路図
、第3a図、第3(23) b図および第3C図゛は、3つの動作例に対してこの装
置の動作を説明するために、第一図に示された限界検査
装置の点A−Dにおける波形を示す波形図、第4図はこ
の発明の別の実施例による集中化された限界検査装置を
含んだデータプロセッサを概略的に示す部分図である。 図において、lコはデータプロセッサ、14tは印刷配
線カード、/Aは入出力端子、/1は集積回路デバイス
、24!は給電線、コロはカプラ、2gはコアである。 (!41)

Claims (1)

  1. 【特許請求の範囲】 (1)  内部に支持された複数の印刷配線カードを有
    したデータプロセッサを備え、前記印刷配線カードは周
    辺の入出力端子を含み、その入出力端子の少くとも1つ
    は前記印刷配線カードおよびそのカード上の集積回路デ
    バイスに外部電圧を供給するよう接続された給電線を有
    する、内部限界検査を使用するための装置において、前
    記印刷配線カードの内部検査を行なうための装置を備え
    、その装置は検査信号を発生するための限界検査発生器
    と、前記検査信号を前記給電線に磁気的に結合するカプ
    ラとを含んでいることを特徴とする内部限界検査を使用
    するだめの装置。 (2)  前記カプラは前記給電線の回シを取り囲むた
    めの装置を有した電流クランプである特許請求の範囲第
    1項記載の内部限界検査を使用するだめの装置。 (3)  前記カプラは変圧器のコアを形成する一対の
    顎素子を含み、その顎素子の少くとも1つは前記コアが
    給電線の回りでクランプされることができるように可動
    である特許請求の範囲第1項記載の内部限界検査を使用
    するための装置。 (4)  前記給電線は前記変圧器の単巻きの二次巻き
    線を形成し、その−次巻き線は複数の巻きを備えそして
    前記発生器の出力を受けるように接続されている特許請
    求の範囲第3項記賊の内部限界検査を使用するための装
    置。 (5)  前記発生器はその出力に論理信号に相応する
    信号を与えるための高い寄生周波数発生器であり、前記
    給電線は前記論理信号のために電源に接続される論理信
    号ワイヤである特許請求の範囲第ダ項記載の内部限界検
    査を使用するための装置。 (6)繭配給電線は電源に接続され、前記限界検査発生
    器は前記印刷配線カードの少くともlつの動作状態をチ
    ェックするための信号を供給するためのオシレータを含
    む特許請求の範囲第1項記載の内部限界検査を使用する
    ための装置。 (7)  複数の動作状態の検査を可能とするためにオ
    シレータ信号の形状を変える装置を含んだ特許請求の範
    囲第6項記載の内部限界検査を使用するための装置。 (8)  前記限界検査発生器は検査信号を発生するた
    めのオシレータと、発生された検査信号の形状を変更す
    るよう接続された信号整形回路と、いくつかの動作状態
    の検査を可能とするためにその整形された信号を磁気カ
    プラに接続する装置とを含んだ特許請求の範囲第1項記
    載の内部限界検査を使用するための装置。 (9)  前記カブ2は前記給電線を取り囲むための装
    置を有した電流クランプである特許請求の範囲第を項記
    載の内部限界]検査を使用するための装置。 (II  前記カプラは変圧器のコアを形成する一対の
    顎素子を含み、その顎素子の少くともlっは前記コアが
    前記系電線の回シでクランプされるのを可能とするよう
    に可動である特許請求の範囲第9項記載の内部限界検査
    を使用するための装置。 (//)前記限界検査発生器はデータプロセッサの内部
    にある特許請求の範囲第6項記載の内部限界検査を使用
    するだめの装置。 (/J)データプロセッサの入力回路ボードを検査する
    ための装置であって、各ボードは限界検査発生器を備え
    た指定された検査ワイヤと、限界検査発生器を検査ワイ
    ヤに磁気的に結合して少くとも1つの限界に関する検査
    のための信号を供給する装置とを有したデータプロセッ
    サの入力回路ボードを検査するための装置Q10 (/3)前記発生器は高い寄生周波数発生器であシ、そ
    して前記検査ワイヤは信号ワイヤである特許請求の範囲
    第1項記載の内部限界検査を使用するための装置。 (/→前記発生器は、オシレータ(3→と、このオシレ
    ータの出力を整形するための信号整形装置(36)と、
    この整形された信号の振幅を設定するための振幅調整装
    置(4IO,ダ、2)と、整形された信号を検査ワイヤ
    に結合するための磁気カブ206)とを含んだ特許請求
    の範囲第7項記載の内部限界検査を使用するための装も
    (/菊前記結合装置は前記検査ワイヤ0→を取υ外し可
    能に取り囲むことが、できる電流クランプである特許請
    求の範囲第1項記載の内部限界検査を使用するための装
    置。 (16)前記カプラO→は検査ワイヤの回シに設けられ
    るようにされたコア42g)と、このコア上に支持され
    かつ前記装置alへ接続されるようにされた巻線(3d
    )とを備え、この巻線(3っけ変圧器の一次巻線を形成
    し二次巻線は検査ワイヤによって形成される特許請求の
    範囲第1項記載の内部限界検査を使用するための装置。 (lり)さらにスイッチングブロック(/j)を含み、
    各巻線(3φが前記スイッチングブロック(/勢に接続
    さ詐て少くとも1つの出力信号を前記限界検査発生器か
    ら受けるようにした特許請求の範囲第16項記載の内部
    限界検査を使用するための装置。 (/l)前記限界検査発生器は第7、第コおよび第3位
    置の間で位置付は可能なスイッチングブロックを含み、
    装置の3つの異った動作モードを決めるようにした特許
    請求の範囲第1項記載の内部限界検査を使用するための
    装置。 (19)前記動作モードは正の限界検査と、負の限界検
    査と、同時に一つの限界検査とに対応する特許請求の範
    囲第11項記載の内部限界検査を使用するための装置。 0φ限界検査発生器およびカブ2はデータプロセッサの
    内部に配置されている特許請求の範囲第1を項記載の内
    部限界検査を使用するための装置。
JP58074172A 1982-04-30 1983-04-28 限界検査装置およびその装置を使用する機械 Pending JPS58196471A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8207481 1982-04-30
FR8207481A FR2526171A1 (fr) 1982-04-30 1982-04-30 Appareil de test aux marges et machine utilisant cet appareil

Publications (1)

Publication Number Publication Date
JPS58196471A true JPS58196471A (ja) 1983-11-15

Family

ID=9273568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58074172A Pending JPS58196471A (ja) 1982-04-30 1983-04-28 限界検査装置およびその装置を使用する機械

Country Status (3)

Country Link
EP (1) EP0093658A1 (ja)
JP (1) JPS58196471A (ja)
FR (1) FR2526171A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012073166A (ja) * 2010-09-29 2012-04-12 Advantest Corp 試験装置および試験方法
US8896332B2 (en) 2011-12-09 2014-11-25 Advantest Corporation Test apparatus with voltage margin test

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679970A (en) * 1970-04-22 1972-07-25 Automatic Elect Lab Selection matrix including a diode test circuit
DE2106163A1 (de) * 1971-02-10 1972-12-28 Siemens Ag Verfahren zum Prüfen von Einheiten eines programmgesteuerten Verarbeitungssystems
US3714556A (en) * 1971-12-08 1973-01-30 Gte Automatic Electric Lab Inc Electro-magnetic current-sensing scanpoint matrix having means for detecting and isolating electrical failures within the matrix

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012073166A (ja) * 2010-09-29 2012-04-12 Advantest Corp 試験装置および試験方法
US8896332B2 (en) 2011-12-09 2014-11-25 Advantest Corporation Test apparatus with voltage margin test

Also Published As

Publication number Publication date
EP0093658A1 (fr) 1983-11-09
FR2526171A1 (fr) 1983-11-04
FR2526171B1 (ja) 1984-06-08

Similar Documents

Publication Publication Date Title
US5101153A (en) Pin electronics test circuit for IC device testing
US4658213A (en) Method and apparatus for testing direct current motors and generators, electromagnetic devices, and the like
JP2016148663A (ja) 接続インタフェース、試験測定システム及び接続指示方法
US10746810B2 (en) Switch apparatus, test apparatus and method for operating a switch apparatus for a measuring device for a transformer
JPS58196471A (ja) 限界検査装置およびその装置を使用する機械
JP3631275B2 (ja) 半導体試験装置のピン試験回路
CN110857953A (zh) 一种测量通电回路中导体连接点电阻的测试仪及测量方法
JP6143617B2 (ja) 回路基板検査装置
JPH05111141A (ja) リレー試験装置
JPH01292269A (ja) インサーキット機能試験装置及び方法
US2753523A (en) Network testing equipment
JPS63314476A (ja) ホ−ムバステスタ
US2233646A (en) Interconnectible portable indicating instruments
JP6143295B2 (ja) 回路基板検査装置
JPH0984885A (ja) 治療装置
JPS5916843Y2 (ja) 4電圧トランス配線検査装置
JPH02189477A (ja) 電子回路の測定仕様作成方法
JPH0422306Y2 (ja)
US2481655A (en) Apparatus for locating faults in cables
JPH04225180A (ja) 半導体測定装置
JPH0449590Y2 (ja)
SU1404984A1 (ru) Устройство дл контрол электрического монтажа
JPH0333019Y2 (ja)
JPH0519819Y2 (ja)
JPS6228678A (ja) 半導体集積回路の試験装置