JPS58188162A - ゲ−ト絶縁膜の形成方法 - Google Patents

ゲ−ト絶縁膜の形成方法

Info

Publication number
JPS58188162A
JPS58188162A JP7041082A JP7041082A JPS58188162A JP S58188162 A JPS58188162 A JP S58188162A JP 7041082 A JP7041082 A JP 7041082A JP 7041082 A JP7041082 A JP 7041082A JP S58188162 A JPS58188162 A JP S58188162A
Authority
JP
Japan
Prior art keywords
gate
film
sio2
less
breakdowns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7041082A
Other languages
English (en)
Inventor
Masayuki Yoshida
正之 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP7041082A priority Critical patent/JPS58188162A/ja
Publication of JPS58188162A publication Critical patent/JPS58188162A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 <発明の分野> 本発明は、MOS型半導体装置のゲート絶縁膜形戎方法
に係わり、特に耐放射線性権化水子の製造に用いて岐適
な方法に関する。
〈従来技術及びその間@点〉 耐放村線性帽化のために、シリコンe縁1とアtwミナ
模との二= re l造を用い九ものが知られている。
然しながら、工程も複離かつアルミナ漠の信頼性も低い
。また、850’0(一定)で、シリコンの熱孜化を行
ない、ゲート酸化・漢とすると耐放5↑−性強化として
良いことが知られているが【俊イヒ奥の信頼性が噛めて
低い。
〈発明の目的〉 く@明の髪薇ン 本4明者の咄々検討を行ケつた桔東によれば、γ−ト絶
→漠を1ステツプでなく、最初925°0μく姥月の実
癩例〉 以F1本宅明を一夷鴫列により祥細に説明する。
列えば、杷→体すファイア琲結晶苓体上に、厚さ〜1u
mのシリコン単債晶1−を設けてなる所sll SO8
青板を用意する。そして、この基板全体を酸素とY菖酸
(3チ)#囲気中で950’Oの温度下に於いて熱+I
I化しる0例えば酸化時間を30分間とすると、厚さ:
+ooXの護tlD艮好なシリコン熱情化膜がまず形成
される。この時の1!1fとしては、925℃以上が□
Aましく、925°Cより低温Fでは、爵終的に形成さ
れるf−ト絶縁模りガンV線照射によるゲートしきいl
1fLイ王の変化t(即ち、照射前と照射後のしきい値
5イヒ)が小となるが、ゲート@暖となが形成された。
この時、酸化1實としては、900℃より低い温度が好
ましい。又、2v目の給縁襖形成としては、シリコン−
シリコン酸化!lI痒面から少くとも100Xよりシエ
〈シた方がよい。
域とその人々成極を形成する。
本J!癩例では、808基板への適用について説明した
が、勿備半4体自体を基板にも用いる所墳ペルクゾリコ
ン半導体素子についても1本発明が適用できることは明
白でちる。
〈発明の幼東〉 木尾明、てよれば、第1図に示す妬く、耐放itt線性
が極6て良好なぺ子が得られる。しかも、第2図にT<
 f lzl+ < 、  ゲート破壊肩「釦も啄めて
小なる素子が【4された。放射線照射ドで聞出しても、
vTI+の変動が極めて少なく回路動作が正常でうった
。11亡っで1枚射線が当たる=111丁で使用する鳴
ゴf、(禎陛の特eこ問いfバイス形成に対し、本発明
ケま縛幼である。iし、第1図に於いて、曲@Plは/
−ト・変化を950 ’Oのみで行なった4合、曲線P
2、−1 ’J 25 ’(1のみ、曲4 P3ば85
0’07)みで行なった一1ii&K K:々対し乙し
、横軸がガンマ線の吸収線≠(1rad = 100 
erg/gのエネルギー吸収l!i1)、縦軸がゲート
し舞いqi Ii!c王のガンマ線照射による変化媛(
zlvv、I(ボνト〕)を示し% n−チャネル+Q
8デバイスについてのf−夕列である。セして1曲iA
が、11工記実施列方法に従ったデバイスの特性でちる
A、VTl(につき、P3と同等の特性となった。
又、第2図において、横軸Pi、P2.P3、人は第1
1図に対応し、横軸がP3で規格化した際のゲート絶縁
・1体の破壊軸度に対応する。破壊帽傘については、P
Iと同等の特性と立った。
【図面の簡単な説明】
第1図は、本発明の一実施例を説明するための特性図、
第2図は、本発明の一実施例方法による効果を説明する
ための図である。 出願人 工業技術院長  石 坂 緘 −策1図 菫2図 暴

Claims (1)

    【特許請求の範囲】
  1. fffs型半導体装置のゲート絶縁膜を形成する方° 
    法に於いて、ゲート絶!I&4の形成工程が、半導体壱
    板を925’0以上の@度下で熱漬化する第1工程と、
    その後900°0以下のat下で前記半導体基板を熱俊
    化する第2工程とを具備することを特命とするゲート絶
    縁膜の形成方法。
JP7041082A 1982-04-28 1982-04-28 ゲ−ト絶縁膜の形成方法 Pending JPS58188162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7041082A JPS58188162A (ja) 1982-04-28 1982-04-28 ゲ−ト絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7041082A JPS58188162A (ja) 1982-04-28 1982-04-28 ゲ−ト絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPS58188162A true JPS58188162A (ja) 1983-11-02

Family

ID=13430666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7041082A Pending JPS58188162A (ja) 1982-04-28 1982-04-28 ゲ−ト絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPS58188162A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286070A (en) * 1976-01-12 1977-07-16 Rca Corp Method of manufacturing concocted oxide
JPS5315775A (en) * 1976-07-28 1978-02-14 Nippon Telegr & Teleph Corp <Ntt> Production of mos type semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286070A (en) * 1976-01-12 1977-07-16 Rca Corp Method of manufacturing concocted oxide
JPS5315775A (en) * 1976-07-28 1978-02-14 Nippon Telegr & Teleph Corp <Ntt> Production of mos type semiconductor device

Similar Documents

Publication Publication Date Title
JPS58156523A (ja) 酸化シリコン層の形成方法
Majumdar The theory of the separation of isotopes by thermal diffusion
JPH0377329A (ja) 半導体装置の製造方法
JPS58188162A (ja) ゲ−ト絶縁膜の形成方法
JPS61193456A (ja) 半導体素子の製造方法
JPS5989796A (ja) 電解コンデンサ用アルミ箔の製造方法
TWI484559B (zh) 一種半導體元件製程
CN105895634A (zh) Cmos器件及其制作方法
JPWO2020084400A5 (ja) 金属酸化物の作製方法
JPS6432678A (en) Thin-film transistor
JPH01134936A (ja) 半導体装置およびその製造方法
Hess et al. Effect of nitrogen and oxygen/nitrogen mixtures on oxide charges in MOS structures
JP2917303B2 (ja) 半導体装置の製造方法
CN103871869B (zh) 非感光性聚酰亚胺钝化层的制作方法
JPS52115189A (en) Production of semiconductor device
JPH07288329A (ja) 半導体装置作製方法
JPH04186835A (ja) 半導体集積回路の製造方法
JP2001298197A (ja) 薄膜トランジスタの作製方法
Narain et al. On solar coronal temperature
JPS53105975A (en) Heat treatment for silicon oxide film
Children II. An account of some experiments, performed with a view to ascertain the most advantageous method of constructing a voltaic apparatus, for the purposes of chemical research
DE690598C (de) Verfahren zur Herstellung von Photozellen, die aus Kupferoxydul und dieses beruehrenden Elektroden bestehen
JPS58130579A (ja) SnO↓2/Si光電変換素子の製造方法
JPS6184828A (ja) 燐化インジユウムイオン注入導電層の形成方法
JPS5980923A (ja) 焦電素子の製造法