JPS5818656B2 - 分散式デ−タ処理システム - Google Patents

Description

【発明の詳細な説明】 本発明は広義にはデータ処理技術に係り、狭義には共通
バスの相互接続系を備えた多重処理システムに係る。

先行技術では、多重処理システムに関連するデータ通信
の問題を解決するため、データ又は制御メツセージの通
信を必要とするすべてのプロセッサの間に専用化された
直通路を設けるという方法が一般に採用されてきた。

この接近方法は多数の欠点、たとえば多重処理システム
中の（所与のプロセッサから見たとき）他のプロセッサ
と同数のＩ１０チャネルを設置しなければならないとい
う欠点を有する。

従って、１つのプロセッサを追加するためのコストは、
このプロセッサ自体のコストのみならず、他のプロセッ
サへ至る通路のコストをも包含しなければならない。

言いかえれは、多重処理システムの性能又は能力を増大
するためにプロセッサを追加したとしても、その効果は
、追加のコストや設置面積、重量及び複雑さによって相
当減殺されるのである。

先行技術の分散式データ処理システムに関係する他の問
題は、これらのシステムが成る種の集中制御を必要とす
るということである。

たとえば、４準−ポーリング動作中のアドレス転送のた
めに集中化された監視ステーションが必要になることが
あるし、或いはすべての分散処理ノードへ優先順位レベ
ルを回報通信するために集中化されたチャネルが必要に
なることもある。

このような集中制御機構は、接続された分散処理要素の
数を変更する際の融通性を制限する。

発明の要約 従って、本発明の目的は、改良された分散式多重処理シ
ステムを提供することにある。

本発明の他の目的は、共有された通信媒体に対する分散
処理要素のアクセスの割当を調整する改良された技法を
提供することにある。

本発明の前記目的は、本明細書に開示した分散システム
・データ・バス（以下［ＤＳＤＢＪと略す）によって達
成される。

本明細書に開示した分散式データ処理システムは、真に
分散された制御特性ヲ有スル。

複数のバス・インタフェース・ユニット（以下１’−Ｂ
ＩＵＪと略す）はＤＳＤＢによって相互接続される。

ＤＳＤＢは、タイミング・サブバスと、直列式のコマン
ド（以下「ＣＭＤ」と略す）線及び直列式のバス割当（
以下「ＢＡＬ」と略す）線から成る制御サブバスと、２
バイト巾のデータ・サブバスとを有する。

メツセージ・フレームのタイミングを規定する処の前記
タイミング・サブバスへ接続された中央のタイミング発
生器は、この分散式多重処理システムにおける唯１つの
集中制御要素である。

ＢＩＵの各々は、１以上のプロセッサ、■１０ボート又
は他の同様のバス・ネットワークへ接続するブリッジへ
接続することができる。

この方式によれば、複数のＢＩＵは、１組の相対的優先
順位、コマンド及び対応するデータ転送動作を確立する
。

これらのＢＩＵは時分割多重アクセス・モードでＤＳＤ
Ｂを共有するので、これらのＢＩＵはその保留メツセー
ジの相対的優先順位の分散評価に基いてＤＳＤＢを時分
割式に割当てられねばならない。

第１の（送信側）ＢＩＵによってサービスされるプロセ
ッサが第２の（受信側）ＢＩＵによってサービスされる
プロセッサへＤＳＤＢを介してデータを転送しようとす
る場合、ＤＳＤＢをこのデータ転送に排他的に割当てる
ために、３段階の優先順位決定（競合解決）動作が行わ
れる。

第１段階では、第１の（送信側）ＢＩＵは他の複数のＢ
ＩＵとともにＣＭＤ線へのアクセスを競合しなければな
らない。

このため前者のＢＩＵは、後者のＢＩＵと同期した態様
で、複数ビットから成る優先順位コードを（上位ビット
から先に）ＣＭＤ線に順次に転送する。

ＣＭＤ線へ接続された各ＢＩＵの第１優先順位決定回路
は、ＣＭＤ線の順次的な２進ビツト状態を同期的に監視
し、これを対応するＢＩＵの優先順位ビット値と比較し
、そして後者の値がＣＭＤ線の状態によって表わされる
２進値に等しいか又はそれより大きい場合にのみその現
優先順位ビットをＣＭＤ線に転送することを許容する。

さもなければ、この第１優先順位決定回路は現メツセー
ジ・フレームをＣＭＤ 線に割当てるための優先順位の
競合（コンテンション）を直ちに放棄させる。

第１の（送信側） ＢＩＴＪが成るメツセージ・フレー
ム中にＣＭＤ線の割当に対する競合に勝った場合、この
ＢＩＵはコマンド及びトランザクション・コードに加え
て行先アドレスを第２の（受信側）ＢＩＵへ転送する。

次いで、第２の（受信側）ＢＩＵは受信されたコマンド
を解釈するとともに、このコマンドによって指定された
メツセージ・タイプに必要な記憶域を割当てる。

このトランザクション・コードは、第１及び第２のＢＩ
Ｕが同じタイプの複数のメツセージを区別することを可
能にする。

第２段階では、第２の（受信側）ＢＩＵは、メツセージ
受信の準備が完了していることを示すトークン・メツセ
ージを第１の（送信側）ＢＩＵへ転送するために、ＢＡ
Ｌ線に対するアクセスを他の複数のＢＩＵと競合しなけ
ればならない。

このため、第２の（受信側） ＢＩＵは他の競合中のＢ
ＩＵと同期した態様で複数ビットから成る優先順位コー
ドを（上位ビットを先に）ＢＡＬ線に順次に転送する。

各ＢＩＵはＢＡＬ線へ接続された第２優先順位決定回路
を有しており、該回路は先に説明した第１優先順位決定
回路と同様の態様でＢＡＬ線に対する優先順位を決定す
る。

第２の（受信側）ＢＩＵが成るメツセージ・フレーム中
にＢＡＬ線の割当に対する競合に勝った場合、このＢＩ
Ｕはトークン・メツセージ及び行先アドレスに加えてト
ランザクション・コードをＢＡＬ線を介して第１の（送
信側）ＢＩＵへ転送する。

この場合、第１の（送信側）ＢＩＵは受信されたトラン
ザクション・ コードを解釈し、次の第３段階を開始さ
せる。

第３段階では、第１の（送信側）ＢＩＵは、第２の（受
信側）ＢＩＵへ割当メツセージを転送し且つデータ・サ
ブバス上の次のメツセージ・フレームがこのトランザク
ション・コードに対応するデータを保持することを第２
の（受信側）ＢＩＵへ指示するために、他の複数のＢＩ
ＵとともにＢＡＬ線及びデータ・サブバスのアクセスを
競合しなければならない。

このことを行うため、第１の（送信側）ＢＩＵは他の競
合中のＢＩＵと同期した態様で複数の２進ビツトからな
る優先順位コードを（上位ビットを先に）ＢＡＬ線上の
トークン・メツセージのフィールドとは異なるフィール
ドに順次に転送する。

このデータ・サブバスの割当に関する優先順位の決定は
、ＢＡＬ線へ接続された第２優先順位決定回路によって
、前記と同様の態様で遂行される。

第１の（送信側）ＢＩＵがＢＡＬ線のデータ・サブバス
割当フィールドの割当に対する競合に勝った場合、この
ＢＩＵはトランザクション・コード及び行先アドレスを
ＢＡＬ線の割当フィールドを介して第２の（受信側）Ｂ
ＩＵへ転送する。

次いで、第２の（受信側）ＢＩＵは受信されたトランザ
クション・コードを解釈し、これを第１の（送信ｆｉｌ
ｔ）ＢＩＵがデータ・サブバスの次のメツセージ・フレ
ームを介して転送するようなデータ・メツセージと相関
させる。

このＤＳＤＢシステムは非常に融通性のある高速データ
転送動作を行うので、種々の組合わせで相互接続された
多重プロセッサ間で多様なメツセージを高速転速するこ
とを可能にする。

このように、ＤＳＤＢの割当及びこのＤＳＤＢに対する
優先順位の決定を完全に分散された様式で制御すると、
このＤＳＤＢを再構成したり又はこのＤＳＤＢを多重バ
ス・ネットワーク中の他の同様のバスと相互接続する際
の融通性が著しく増大することになる。

以下、図面を参照して本発明の実施態様を説明する。

分散システム・データ・バス 分散システム・データ・バス（ＤＳＤＢ）は、分散式デ
ータ処理システムの処理部分、制御部分及びＩ１０部分
を相互接続するように設計された汎用のバースト・モー
ド通信インタフェースである。

このＤＳＤＢは階層ネットワークの実現を可能にする。

即ち、ＤＳＤＢを介して接続された複数のシステムを相
互接続して、任意のバス・ユーザ間の通信を行わしめる
ことができる。

ＤＳ、ＤＢは、制御及びデータのための、独立した複数
の非−干渉通路を含んでいる。

このため、コマンド・プロトコルの交換、バス選択及び
データ転送活動を重複させることができるとともに、共
有インタフェースで生じがちなデータ帯域中の退化を取
除くことができる。

ＤＳＤＢのすべての制御機能は、集中コントローラを必
要としないバス・ユーザに完全に分散される。

このＤＳＤＢの特徴は、完全にプログラム可能なボート
・アドレッシング、分散された多重レベルの優先順位決
定機構、同時的な多重アクセス能力及び自動エラー再試
行にある。

多重レベルの優先順位決定機構は、多重パケット・メツ
セージの各パケットへ優先順位を動的に割当てるために
、締切スケジューリング技法を使用することを容易にす
る。

この技法によれば、バス帯域ＩＪの非常に高い割合をオ
ーバラン条件を生せしめないでデータ・トラヒックのた
めに利用することが可能になる。

ＤＳＤＢは多種類の物理インタフェースを使用した実現
形態に適合するように設計された共有バスである。

第１図及び第２図に示すように、ＤＳＤＢ ２は３つの
サブバス、即ちタイミング・サブバス４、制御サブバス
６及びデータ・サブバス８から成る。

タイミング・サブバス４は単方向性であって、中央のタ
イミング発生器１２によって駆動される。

ＤＳＤＢ ２に対する他のすべての制御機能は、複数
のバス・ユーザ１０に分散される。

ＤＳＤＢ ２は分散された優先順位決定機構を備えてい
るので、これまでのような集中化された制御機能を全く
必要としない。

こうすることにより、通常のＤＳＤＢ動作に影響するこ
となく任意のＤＳＤＢポート１６をオフラインにするこ
とができる。

タイミング・サブバス４ タイミング・サブバス４は、複数のＤＳＤＢボート１６
によって使用される基本タイミング信号を分配するため
に使用される。

タイミング・サブバス・インタフェース１４は、第２図
にブロック形式で示されている。

基本タイミング信号は、タイミング・サブバス４の制御
ストローブ（以下１’−Ｃ８Ｊと略す）線１８及びフレ
ーム同期（以下「ＦＳ」と略す）線２０によって分配さ
れる。

ＣＳパルス１８は制御サブバス６上の時間スロットを規
定し、ＦＳパルス２０はデータ・フレーム及び制御サイ
クルの開始点を規定する。

ＦＳパルス２０はＣＳパルス１８と同期しており、たと
えば後者の８サイクルの間活性で、６０サイクルの間不
活性である。

ＣＳパルス１８とＦＳパルス２０の間のタイミング関係
は、第３図に示されている。

制御サブバス６ 制御サブバス６はＤＳＤＢ ２のために以下に示す３
つの基本制御機能を遂行する。

１、 コマンド及びステータス情報をＤＳＤＢボート１
６へ分配すること。

２、優先順位決定及びバス割当機能を遂行し且つデータ
・サブバス８への又はこのサブバスからのアドレッシン
グを与えること。

３、メツセージ転送の関係ユーザの間にデータ転送トー
クン交換機構を与えること。

制御サブバス６は第４図に示すような独立した２つの信
号線、即ちバス割当（ＢＡＬ）線２２及びコマンド（Ｃ
ＭＤ ）線２４から成る。

これらの線は、ＣＳパルス１８によって規定された６８
個の時間スロットへ分割される。

ＣＭＤ線２２及びＢＡＬ線２４は、制御サブバス６でド
ツトＯＲ機能が行われることを可能にする制御サブバス
・インタフェース回路２６を通して、ＤＳＤＢ２に結合
される。

こうすることにより、完全に分散された優先順位決定プ
ロセス（後出）を使用することが可能となる。

制御サブバス・インタフェース回路２６は、オープン・
コレクタ式のシングルエンド技法又は論理状態０が転送
されるとき線駆動器が高インピーダンス状態を呈するよ
うな平衡式差動技法を使用して構成されうる。

いずれにしても、任意のＤＳＤＢポート１６が制御サブ
バス６に論理状態１を生成することができるように、該
サブバスを論理状態０にバイアスするためのターミネー
タが必要である。

第８図には、線駆動器１１２を構成するＮＰＮトランジ
スタのオープン・コレクタ回路が図示されている。

図示の如く、第１のバス・インタフェース・ユニット（
ＢＩＵ）１０と第２のＢＩＵ１０’に関連する線駆動器
１１２は、そのトランジスタのコレクタをＣＭＤ線２４
へそれぞれ接続されている。

線１１０及び１２２上の正信号は、論理状態１に対応し
てＣＭＤ線２４をアース電位に置く。

もし第１のＢＩＵｌｏ及び第２のＢＩＵＩＯ’の線１１
０又は１２２のいずれかが正でなければ、ＣＭＤ線２４
は論理状態０に対応して＋■電位に置かれる。

コマンド線２４ コマンド（ＣＭＤ）線２４は単一の線から成り、コマン
ド及びステータス情報をＤＳＤＢ ２を通して分配する
ために使用される。

ＣＭＤ線２４は第４図に示すように６８個の時間スロッ
トに分割されており、次のように定義されるフィールド
を含んでいる。

但し、括弧内の数字はビット位置を表わす。

１、ＰＲＩ（０−５）：この優先順位フィールドは現メ
ツセージの相対的優先順位を指定する。

２、ＴＡ（６−１１）：この送信側アドレス・フィール
ドは、ＣＭＤ線２４ヘデータを転送するＤＳＤＢボート
１６のアドレスを保持する。

３、 ＬＡ（１２−１７）：この受信側アドレス・フ
ィールドはＣＭＤ線２線上４上−タを受取るＤＳＤＢボ
ート１６のアドレスを保持する。

、ｉ、 ＴＣ（１８−２３）：このトランザクション
・コードは、転送すべき特定のデータ・メッセージを識
別する。

５．ＣＴＬ（２４−２７）二この制御フィールドは、下
記のコマンド・フィールドに置かれているデータのタイ
プを識別する。

６、 ＣＭＤ（２８−５９）二このコマンド・フィー
ルドは、受信側へ転送中の制御情報を保持する。

７、Ｐ（６０）：このパリティ・ビットは、ビット０−
５９の奇数パリティを表わす。

８、未使用（６１） ９、ＲＴＣ（６２−６３）：この実時間クロック・フィ
ールドは、すべての制御サブバス・インタフェース回路
２６へ共通の時間ベースを分配するために使用される。

実時間クロックは各ＤＳＤＢボート１６に設置された３
２ビツトのカウンタであって、中央のタイミング発生器
１２によって発生された３２サイクルごとにインクレメ
ントされる。

実時間クロック・フィールドの第１ビツト（ビット６２
）は、３２連続サイクルの各ＤＳＤＢサイクル中に実時
間クロックの１ビツトを順次に転送するために使用され
る。

最後のビットが送られているとき、実時間クロック・フ
ィールドの第２ビツト（ビット６３）は実時間クロック
の同期パルスとして付勢される。

追加の下位５ビツトは、ＢＩＵによりＦＳパルス２０を
カウントすることによって実時間クロックの下部へ追加
される（実時間クロックの同期パルスが存在するとき、
これらの下位ビットをオール１ヘセツトすることによっ
て、該ビットが同期される）。

各ＤＳＤＢボート１６はこの実時間クロック・フィール
ドを受取り、これを使用してその動作をシステムの他の
部分と同期させる。

１０、 ＡＣＫ（６４−６６） ：この肯定応答フィー
ルドは、受信側アドレスＬＡによって指定されたＤＳＤ
Ｂボート１６がコマンドを受信したときの応答である。

この肯定応答フィールド中の各ビットは次のように定義
される。

０ビツト６４ （ＢＵＳＹ）：このビットは、受信側ア
ドレスＬＡによって指定されたＤＳＤＢボート１６が現
在コマンドを受信することができないことを指示する。

０ピツ）６５（ＰＥ）：このビットは、受信側アドレス
ＬＡによって指定されたＤＳＤＢボート１６がピッ）０
−５９の偶数パリティを検出したことを指示する。

Ｑビット６６（ＡＣＫ）：このビットは、受信側アドレ
スＬＡによって指定されたＤＳＤＢポートが先行するＣ
ＭＤ線２線上４上−タをエラーなしに受信したことを指
示する。

１１、未使用（６７） バス割当線２２ バス割当（ＢＡＬ）線２２はビット直列の制御線であっ
て、次のように使用される。

１、トークンを返送する。

２、データ・サブバス８の潜在的ユーザのために優先順
位決定機能を遂行する。

３、次のデータ・フレームのためのソース及び行先アド
レッシング並びにメツセージ識別情報を搬送する。

４、先行データ・フレームに対するデータ転送の肯定応
答を返送する。

ＢＡＬ線２２は時分割された線であって、その６８時間
スロットの各々はＣＳパルス１８の期間によって規定さ
れており、そして第４図に示すような予定のフィールド
を有する。

ＢＡＬ線２２は機能的に２つの部分へ分割される。

第１の部分であるトークン部分は、受信側のＤＳＤＢポ
ート１６から送信側のＤＳＤＢボート１６ヘトークンを
転送し、これにより送信側が１つのデータ単位を転送す
ることを許可するために使用される。

トークン部分はＢＡＬ線２２のビット０−３０を含んで
おり、次の各フィールドへ分割される。

１、未使用（０） ２、ＰＲＩ （１−６）：この優先順位フィールドは、
現トークンの相対的優先順位を示す。

３、 ＴＡ（７−１２） ：この送信側アドレス・フ
ィールドは、データを転送すべきＤＳＤＢボート１６の
アドレスを保持する。

４、 ＬＡ（１３−１８） ：この受信側アドレス
・フィールドは、データの転送を許可するＤＳ ＤＢボ
ート１６、即ちトークンを転送するＤＳＤＢボート１６
のアドレスを保持する。

５、 ＴＣ（１９＝２６）：このトランザクション・
コードは、データ転送を許可されたメツセージを識別す
るために使用される。

６、未使用（２７−３０） ＢＡＬ線２２の第２の部分は割当部分であって、これは
データ・サブバス８に対する優先順位を決定するととも
に、そのアドレスをも供給する。

割高部分は次のフィールドへ分割される。

■、未使用（３１） ２、 ＰＲＩ（３２−３７）：この優先順位フィール
ドは、ＢＡＬ２２線に対する現アクセスの相対的優先順
位を示す。

３、ＴＡ（３８−４３）：この送信側アドレス・フィー
ルドは、後続データ・パケットでデータを転送するＤＳ
ＤＢボート１６のアドレスを保持する。

４、ＬＡ（４４−４９）：この受信側アドレス・フィー
ルドは後続データ・パケットを受取るＤＳＤＢボート１
６のアドレスを保持する。

５、 ＴＣ（５０−５７）：このトランザクション・
コードは、後続データ・パケットの一部であるメツセー
ジを識別するために使用される。

６、Ｐ（５Ｂ）：このパリティは、前記ビット３２−５
７の奇数パリティを表わす。

７、未使用（５９） ｓ、ＡＣＫ（６０−６７）：この肯定応答フィールドは
、先行データ・パケットの受信側によってその転送のス
テータスを示すために使用され、また次のデータ・フレ
ームの送信側によってそのメツセージの終了を示すため
に使用される。

この肯定応答フィールドの各ビットは次のよ優先順位の
決定は各ＢＡＬサイクルで２回行われる。

トークン部分の間、優先順位の決定は、優先順位フィー
ルドＰＲ■、送信側アドレス・フィールドＴＡ及び受信
側アドレス・フィールドＬＡ（ビット１−１８）につい
て行われる。

割当部分の間、優先順位の決定は、優先順位フィ −ル
ドＰ′Ｒ■及び送信側アドレス・フィールドＴＡ（ピッ
）３２−４３）のみについて行われる。

いずれの場合においても、送信側アドレス・フィールド
ＴＡはメツセージを転送するＤＳＤＢポート１６のアド
レスを示し、受信側アドレス・フィールドＬＡはメツセ
ージを受取るＤＳＤＢポート１６のアドレスを示す。

所与のメツセージについては、トークン部分のアドレッ
シング情報（優先順位フィールドＰＲ■、送信側アドレ
ス・フィールドＴＡ。

受信側アドレス・フィールドＬＡ及びトランザクション
・コードＴＣ）は対応するデータ・パケット転送の割当
部分で転送されるものと同じである。

ＤＳＤＢの優先順位決定プロセス ＢＡＬ線２２及びＣＭＤ線２４へ導入された直列□的な
優先順位決定機能は、１つの直列動作における多重バス
・ユーザの競合（コンテンション）を解決するための分
散式技法を与える。

この優先順位決定の期間は、ＢＡＬ線２２及びＣＭＤ線
２４の割当部分に送信側アドレス・フィールドＴＡ及び
優先順位フィールドＰＲＩが出力されている時間並びに
優先順位フィールドＰＲ■、送信側アドレス・フィール
ドＴＡ及び受信側アドレス・フィールドＬＡがＢＡＬ線
２２のトークン部分に出力されている時間だけを含む。

優先順位決定期間が開始する場合、潜在的なバス・ユー
ザの各々はその優先順位コードの最上位ビットをＣＭＤ
線２４又はＢＡＬ線２２に置く。

すべてのユーザは任意のＤＳＤＢポート１６が付勢しう
る論理状態１の含意ＯＲ機能が遂行されるように、ＣＭ
Ｄ線２４又はＢＡＬ線２２へ接続される。

第１クロック期間の終了時に、各競合ユニットはＣＭＤ
線２４又はＢＡＬ線２線上２上−タをそのユニットが出
力ゲ゛−トしたデータと比較する。

もしそのデータが０で且つＣＭＤ線２４又はＢＡＬ線２
２が０を保持しているか、又はもしこのユニットが１を
出力ゲ゛−トしたならば、これは最上位の次の優先順位
ビットを後続時間スロットに出力ゲートする。

しかし、もしこれが０を出力ゲートし且つＣＭＤ線２４
又はＢＡＬ線２２が１を保持するならば、これは競合に
敗れ出力ゲートを停止させる。

このプロセスは優先順位フィールドＰＲＩの残りについ
ても継続され、かくて最終的には最高優先順位のものだ
けが残る。

次いで、この優先順位決定プロセスは、１つのバス・ユ
ーザを選択するために、送信側ア。

ドレス・フィールドＴＡ又は受信側アドレス・フィール
ドＬＡについても行われる。

このようにして選択された１つのバス・ユーザは、現フ
レームに対する残りの受信側アドレス・フィールドＬＡ
１トランザクション・コードＴＣ及びパリティ情報」Ｐ
を直列に出力する。

データ・サブバス８ データ・サブハス８は同期式で双方向性の２バイト巾を
有するデ゛−タ・インタフェースであって、次の線から
成る。

。■、データ・アウト
３２ ：ＤＳＤＢポート１６からＤＳＤＢ ２ヘデータ
を転送するために使用される。

２、データ・イン３４ ： ＤＳＤＢ ２からＤＳＤＢ
ポート１６ヘデータを転送するために使用される。

シ３、データ・ストローブ・アウト３６：データをＤＳ
ＤＢ ２ヘゲートするために使用されるクロック。

４、データ・ストローブ・イン３８：データをＤＳＤＢ
ボート１６ヘゲートするためにＤＳＤＢ ２ シから受
取られるクロック。

データ・サブバス８は同期式バースト・モードで動作す
る。

このモードでは、その直前のＢＡＬ割当サイクルに関す
る優先順位の決定によって選択された送信側は、２５６
ワードのバースト及びＪこのデータを受取るべき受信側
によって使用されるデータ・ストローブ（以下「ＤＳ」
と略す）パルスをデータ・サブバス８へ出力する。

送信側はＤＳパルスの立下り（論理状態１から論理状態
０への遷移）時に各ワードを出力ゲートし、そして５三
受信側はＤＳパルスの立上り（論理状態０から論理状態
１への遷移）時にデータ・インを刻時する。

データ・サブバス８の使用に対する競合に勝った送信側
のＤＳＤＢポート１６は、ＦＳパルス２０の後にデータ
を転送する。

しかしながら、実際に４データを転送する前に、この送
信側は先行する送信側からの制御が正常に転送されるこ
とを保証するためにＤＳ線を静止化しなければならない
。

こうするため、この送信側は、ＦＳパルス２０が開始す
る２サイクル前のＣＳパルス１８の上昇直後にそのデー
タ・サブバス・インタフェース３５の駆動器を論理状態
１へ付勢し、そしてこれをＦＳパルス２０の使用後まで
安定な論理状態１に保持する。

ＦＳパルス２０の後、ボートは２５６データ・ワードを
転送するに必要な回数だけＤＳパルスをトグルする。

すべてのデータ（及び必要な場合はエラー制御情報）が
転送された後、このＤＳ線は再び論理状１態１に静止化
される。

このデータ・ザブバス・インタフェース３５は、ＦＳパ
ルス２０の次の上昇前にＣＳパルス１８の２サイクルの
間再び禁止される。

この技法はＤＳ線上の不要且つ無関係な遷移を最少にす
るとともに、正常なデータ転送を保証する。

バス・インタフェース・ユニット３ 第５図は、ボート１０に対するバス・インタフェース・
ユニット（ＢＩＵ）３のブ冶ツク図を示す。

図示の如く、チャネル・アダプタ５０（詳細１は第２図
）は、クロック線３６及び３８、データ線３２及び３４
、入出カプロセッサ（以下「ＩＯＰ」と略す）制御バス
５４並びに割込線５６を有する。

ｌ０Ｐ５Ｂは、割込線５６及びＩＯＰ制御バス５４を介
して、チャネル・アダプタ５０へ接続さ・れる。

ＤＭＡ制御回路６０は、割込線７８、制御線８０及びＩ
ＯＰ制御バス５４を介してＩＯＰ ５８へ接続される。

ＤＭＡ制御回路６０の出力は、シンク・バッファ６２及
びソース・バッファ６４へ接続される。

シンク・バッファ６２の入力は線：３２を介して、デー
タ・サブバス・インタフェース３５へ接続され、ソース
・バッファ６４の出力も線３４を介してデータ・サブバ
ス・インタフェース３５へ接続される。

ＩＯＰ制御バス５４法デバイス・インクフェース６６へ
接続され、該インタフェースはボート１０のＢＩＵ ３
によってサービスされているＣＰＵ６Ｂへ接続される。

第５図に示すように、ＣＰＵ６８は関連するメモリ７２
を有している。

シンク・バッファ６２から転送されるデータ又はソース
・バッファ６４へ転送されνるデータは、メモリ７２へ
接続された直接メモリ・アクセス（ＤＭＡ） インタ
フェース７０を通過する。

第６図は、送信側ＢＩＵ７４と受信側ＢＩＵ ７６の間
の通信をＤＳＤＢ ２を介して行なうためのＤＳＤＢデ
ータ転送シーケンスを示す。

ここで、特定のデータ転送シーケンスを説明する便宜上
、送信側ＢＩＵ７４にあるＣＰＵ６８が受信側ＢＩＵ７
６にあるＣＰＵ６８とのデータ転送の種類を前身て確立
しているものと仮定する。

このデータ転送は、それぞれのボート１０にあるＣＰＵ
５８相互間の一層大きな共有タスクの部分動作でもよい
。

ここで、データ転送の特定の種類が送信側ＢＩＵ７４か
ら受信側ＢＩＵ７６へ２５６ワード（１ワード＝１６ビ
ツト）の３データ・パケットを転送することを必要とし
ているも・のと仮定する。

送信側ＢＩＵ７４にあるｌ０Ｐ５８は、この種類のデー
タ転送を開始するために、そのハードウェア構成要素へ
命令を発生する。

次いで、ｌ０Ｐ５８はＩＯＰ制御バス５４を介して優先
順位決定回路５２（第２図及び第７図参照）へデータ転
送コマンドを発生する。

優先順位決定回路５２はこのデータ転送コマンドを直列
化し、それをＣＭＤ線２線入４チャネル・アダプタ５０
を通してＤＳＤＢ ２へ出力する。

第６図のＤＳＤＢデータ転送シーケンスから理解できる
ように、このテ゛−タ転送コマントはＣＭＤ線２線入４
して受信側ＢＩＵ７６へ転送さ札そこで優先順位決定回
路５２へ入力され且つＩＯＰ制御バス５４を介して受信
側ＢＩＵ７６のＩＯＰ ５８へ出力される。

ｌ０Ｐ５８はＣＭＤ線２線入４して受取られたこのデー
タ転送コマンドを解釈し、そしてＢＡＬ線２２を介して
３つの順次的なデータ転送トークンを転送するようにそ
のハードウェアを設定する。

これらのトークンの各々は送信側から２５６ワードのデ
ータ・パケットを転送することを開始させる。

この送信側ＢＩＵ７４と受信側ＢＩＵ７６の間のコマン
ドの通信は、非常に競合の激しい環境で行われることに
注意すべきである。

というのは、ＤＳＤＢ２のＣＭＤ線２線入４続された少
くとも６２個の他のＢＩＵがＤＳＤＢ ２の時分割スロ
ットを競争しているからである。

かくて、送信側ＢＩＵ７４からＣＭＤ線２線入４して受
信側ＢＩＵ７６ヘデータ転送コマンドを転送する動作は
、前記した優先順位決定動作を通して確立されねばなら
ない。

受信側ＢＩＵ７６からＢＡＬ線２２を介して送信側ＢＩ
Ｕ７４ヘデータ転送トークンを転送する動作もまた、他
のＢＩＵとの競合を前記の優先順位決定動作を通して解
決した後に行われねばならない。

もし受信側ＢＩＵ７６に対する優先順位決定動作により
ＢＡＬ線２２のトークン部分（様式については第４図参
照）がアクセス可能であることが決定されるならば、送
信側ＢＩＵ７４はＢＡＬ線２線上２上−クンを優先順位
決定回路５２に受取り、そしてそのトークンを■ＯＰ制
御バス５４を介してｌ０Ｐ５Ｂへ転送する。

送信側ＢＩＵ７４中のｌ０Ｐ５８はこのトークンを解釈
し、そしてもしこのトークンが送信側ＢＩＵ７４へ向け
られているならば、そのｌ０Ｐ５８は第４図に示すよう
なりＡ、Ｌ線２２の割当部分の出力を開始する。

次いで、この割当部分は前記したようにＢＡ、Ｌ線２２
のフィールド・ピッ）３２−６７を競合するために優先
順位決定動作を受ける。

送信側ＢＩＵ７４中のｌ０Ｐ５８は、ＩＯＰ制御バス５
４及び優先順位決定回路５２を介して、割当部分のフィ
ールド・ビット３２−６７をＢＡＬ線２２へ出力する。

このフィールドはＢＡＬ線２２を介して送信側ＢＩＵ７
６へ転送され、そこでＢＩＵ７６のチャネル・アダプタ
５０にある優先順位決定回路５２によって受取られる。

この結果、ｌ０Ｐ５８は次のデータ・フレーム中に送信
側ＢＩＵ７４から２５６ワードのデータを受信するよう
に設定される。

このデータはデータ線３２を介してシンク・バッファ６
２ヘロードされる。

優先順位決定機構によってデータ転送トークンを転送す
る受信側の動作及びそのとき送信側ＢＩＵ７４から割当
フィールド及び対応する２５６ワードのデータを転送す
る送信側の動作は、それぞれ２５６ワードの３パケット
全部が送信側ＢＩＵ７４から受信側ＢＩＵ７６へ転送さ
れるまで、３回繰返される。

第４図に示したＢＡＬ線２２の様式から明らかなように
、データ・サブバス８上のデータ・パケットが受信側Ｂ
ＩＵ７６に受信される場合、ＢＡＬ線２２のフィールド
・ビット６０−６７を通して肯定応答信号ＡＣＫが戻さ
れ、該信号は次のフレーム中に受信側ＢＩＵ７６から送
信側ＢＩＵ７４へ転送される。

このようにしてデータの受信を完了すると、受信側ＢＩ
Ｕ７６中にあるｌ０Ｐ５８は予定数のデータ・パケット
が成功裡に受信されたことを認識し、かくてこのＩ１０
シーケンスが終了したことを示すステータス・メツセー
ジをＣＭＤ線２線入４して送信側ＢＩＵ７．４へ転送す
る。

第７図は優先順位決定回路５２の詳細論理図である。

第２図の優先順位決定回路５２は第７図に示すような２
つの回路５２Ａ及び５２Ｂから成り、この一方の回路５
２ＢはＢＡＬ線２２へ接続され、他方の回路５２ＡはＣ
ＭＤ線２４へ接続される。

簡単のために、第７図には１つの回路だけが示されてお
り、以下でも１つの回路だけを説明する。

但し、これらの回路は一方がＢＡＬ線２２をサービスし
、他方がＣＭＤ線２４をサービスするという違いはあっ
ても、同様の様式で動作する。

またこれらの回路５２は直列化及び非直列化機能を遂行
することから、直列化／非直列化回路と呼ばれることも
ある。

前記したように、優先順位決定は第１の送信側ＢＩＵか
ら第２の受信側ＢＩＵへ情報を転送する場合に３つの段
階について遂行される。

即ち、第１段階では送信側ＢＩＵからＣＭＤ線２４を介
して受信側ＢＩＵヘコマンドが転送され、次の段階では
受信側ＢＩＵからＢＡＬ線２２を介して送信１１１ＢＩ
Ｕへトークンが転送され、そして最後の割当段階では送
信側ＢＩＵはデータ・サブバス８の割当を競合して所望
の２５６ワードのデータ・パケットを受信側ＢＩＵへ転
送する。

以下の説明はＣＭＤ線２４を介してコマンドを転送する
際の優先順位決定動作に係る。

しかしながら、受信側から送信側へトークンを転送する
場合や、送信側から受信側へデータを転送する際に送信
側によってデータ・バスの割当を競合する場合にも、こ
れと同様の動作が行われる。

第６図の送信側ＢＩＵ７４がＣＭＤ線２４を介して受信
側ＢＩＵヘコマンドを転送するような先の例について説
明を続けると、送信側ＢＩＵ７４及び受信側ＢＩＵ７６
について次の値を仮定することができる。

即ち、送信側ＢＩＵ７４及び受信側ＢＩＵ７６はともに
優先順位コード値３２（２進数１０００００）を有する
ことができる。

送信側ＢＩＵ７４に対する送信側アドレスＴＡは値１６
（２進数０１００００）を有し、受信側ＢＩＵ７６はア
ドレス値８（２進数ｏｏ１ｏｏｏ）を有することができ
る。

コマンドの転送に関する限り、トランザクション・コー
ドは無関係である。

制御フィールドＣＴＬはコマンド・フィールドＣＭＤ（
ビット２８−５９）にあるコマンドのタイプを指定し、
たとえば値００１を有することができる。

３２ビツト長のコマンド・フィールドＣＭＤは、たとえ
ば０の内容によって指定することができる。

現フレームを開始する直前に、第７図のレジスタ１０４
は第５図のｌ０Ｐ５８からＩＯＰ制御バス５４を介して
前記のように指定されたコマンド・メツセージ・ビット
０−６０をロードされる。

タイミング制御１００はＣＳパルス１８及びＦＳパルス
２０を受取り、線１０２に一連のタイミング・；パルス
を発生してこれを第７図の線１０２Ａ−１０２Ｄへ加え
る。

タイミング制御１００からの第１タイミング信号１０２
Ａはシフト・レジスタ１０６へ入力され、かくてレジス
タ１０４かう前記コマンド・メツセージ・ビット０−６
０全部（第１４図参照）を受取ることを可能にする。

ＣＳパルス１８が生ずるたびに並直列変換が行われ、こ
れにより優先順位コードＰＲＩの上位値を有するビット
位置０から各ビットが順次に出力される。

前記したように、優先順位コードＰＲＩの値は＋ １０
００００であるから、シフト・レジスタ１０６から線１
２２に２進１が出力され、オープン・コレクタ式の線駆
動器１１２へ加えられる。

ＣＭＤ線２４（又はＢＡＬ線２２）の静止値即ち２進０
値は正電圧であって、線駆動器１１２の２進１人力は１
このＣＭＤ線２４（又はＢＡＬ線２２）の接地を生せし
める。

この例の場合、シフト・レジスタ１０６から線１２２を
介して線駆動器１１２へ加わる２進１人力はＣＭＤ線２
４の接地を生せしめる。

ここで最大６４個の他のＢＩＵが、ＣＭＤ線２４）を介
するコマンド・メツセージの転送を同時に競合しうろこ
とが想起される。

従って、ＣＭＤ線２４が２進０に対応する正レベル又は
２進１に対応する接地レベルのいずれにあるかを検出す
る受信器１１４はその入力を反転し、そしてＣＭＤ線２
４の電圧状態を２進Ｏに対応する低レベル又は２進１に
対応する正レベルとしてＮＡＮＤゲート１１８の１人力
へ転送する。

もしＮＡＮＤゲート１１８の両人力が正でなく、従って
シフト・レジスタ１０６からの出力及びＣＭＤ線２線上
４上進値が両者と；もに同じ（両者ともに１又はＯ）で
あることを指示するならば、ＮＡＮＤゲート１１８は正
信号を出力してこれをフリップフロップ１０８のＤ入力
へ加える。

フリップフロップ１０８は、現フレームの開始前にタイ
ミング制御１００からのセット出力可能信号１０２Ｂに
よってセットされた。

フリップフロップ１０８がセット状態にある限り、可能
化信号が線１１０に出力されて線駆動器１１２に加えら
れるので、線１２２上にある線駆動器１１２の入力信号
はＣＭＤ線２線区４力されることになる。

シフト・レジスタ１０６によって出力される優先順位コ
ードＰＲＩの２進値がＣＭＤ線２線上４上応する２進値
に等しいか又はそれより太きい限り、フリップフロップ
１０８はそのセット状態に留まり、線駆動器１１２はそ
の可能化状態に留まり、そして優先順位ビットはＣＭＤ
線２線区４続的に出力される。

しかしながら、もしこのＣＭＤ線２線区４合中に他のＢ
ＩＵが一層高い優先順位を持ち、従ってシフト・レジス
タ１０６からのビット出力の２進値がＣＭＤ線２線区４
応する２進状態より小さくなれば、線１２２に２進０が
生じてＮＡＮＤゲート１１８の１人力へ正信号が加えら
れ、また線１１６に２進１が生じてＮＡＮＤゲート１１
８の他の入力に加わるので、これによりフリップフロッ
プ１０８のＤ入力に負信号が加わることになる。

この結果、線１１０に生ぜられる負信号は現フレームの
バランスのために線駆動器１１２を禁止するとともに、
インバータ１２４から２進１出力を生せしめる。

この後者の２進１出力はＯＲゲート１２６を介してフリ
ップフロップ１０８のリセット端子に加えられ、かくて
次のフレームの開始時に線１０２Ｂに次のセット出力可
能信号が現われるまで、線駆動器１１２の新たな付勢を
禁止する。

このようにして、ローカル１３ＩＵはその優先順位ビッ
トがＣＭＤ線２線上４上応するビットよりも低い値を有
するときは、ＣＭＤ線２線区４するその競合を放棄する
。

この例については、送信側ＢＩＵ７４及び受信側ＢＩＵ
７６は両者ともに同じ優先順位値を有するので、これ
らのＢＩＵは両者ともに優先順位コードＰＲＩ中の最初
の６ビツトを転送することができる。

しかしながら、次の送信側アドレス・フィールドＴＡで
タイ・ブレークが生じ、そこでは送信側ＢＩＵ７４は受
信側ＢＩＵ７６のアドレス値８よりも高いアドレス値１
６を有する。

かくて、送信側ＢＩＵ７４はこのフレームの間にＣＭＤ
Ｍ２４の使用を割当てられる。

この時点で、シフト・レジスタ１０６はタイミング制御
１００の制御下でトランザクション・コード・フィール
ドＴＣ，Ｉ制御フィールドＣＴＬ及びコマンド・フィー
ルドＣＭＤのバランスをＣＭＤ線２線区４力する。

この転送の受信側アドレス・フィールドＬＡは、送信側
ＢＩＵ７４によって転送されたコマンド・フィールドＣ
ＭＤで指定されたコマンドを受取り且つ処理すべき受信
側ＢＩＵ７６を識別する。

第７図に示したものと同じ優先順位決定回路５２を有す
る受信側ＢＩＵ７６では、シフト・レジスタ１２８はＣ
ＭＤ線２線区４続された受信器１１４からコマンド・メ
ツセージ（第４図参照）中の全ビットを受取る。

タイミング線１０２Ｄを介するタイミング制御１００の
制御下で、レジスタ１３０は非直列化されたコマンドを
受取り、これを処理のためにＩＯＰ制御バス５４を介し
てｌ０Ｐ５Ｂへ転送する。

かくて、第７図の優先順位決定回路５２によって逐行さ
れる割当競合の即時的な放棄によりＣＭＤ線２線区４Ｂ
ＡＬ線２２の自律的な割当を非常に速かに行うことがで
きる。

前記したように、受信側ＢＩＵ７６で受取られたコマン
ドが処理された後、受信側ＢＩＵ７６はそのトークンを
ＢＡＬ線２２を介して送信側ＢＩＵ７４へ転送するため
に前記と同様の優先順位決定動作を受ける。

また既に説明したように、送行側ＢＩＵ７４はデ゛−タ
・フレーム中の次の２５６ワード・フィールドについて
データ・サブバス８の割当を競合する際に前記と同様の
優先順位決定動作を受ける。

このように、コマンドのための優先順位決定、続くトー
クンのための優先順位決定、及びデータ・サブバスの割
当に対する優先順位決定という一連の動作は、複数のタ
イプのデータ・セットの確認情報をＢＩＵ相互間で転送
する場合の融通性を著しく増すことを可能にする。

【図面の簡単な説明】

第１図は分散システム・データ・バス（ＤＳＤＢ）のブ
ロック図、第２図は分散システム・データ・バスのサブ
バス・インタフェースを示すブロック図、第３図はフレ
ーム同期（ＦＳ ）パルス及び制御ストローブ（Ｃ８）
パルスのタイミング関係を示す波形図、第４図は分散シ
ステム・データ・バスを構成する各サブバスの様式を示
す図、第５図はバス・インクフェース・ユニット（ＢＩ
Ｕ）のブロック図、第６図は分散システム・データ・バ
スのデータ転送シーケンスを示す図、第７図は優先順位
決定回路の論理図、第８図は制御サブバスのコマンド線
２４へ接続された線駆動器１１２の回路図である。

Claims (1)

1. 【特許請求の範囲】 １ 周期的なメツセージ・フレームを規定するクロック
   線、直列式のコマンド線、直列式のバス割当線及びデー
   タ・バスから成る分散システム・データ・バスと該分散
   システム・データ・バスによって相互接続される複数の
   バス・インタフェース・ユニットとを含み、保留中メツ
   セージを前記データ・バスを介して時分割多重アクセス
   ・モードで。 転送するために該データ・バスを該保留中メツセージへ
   分散的に割当てるようにした分散式データ処理システム
   であって： 第１の前記バス・インタフェース・ユニットには、伝送
   手段、モニタ手段及び禁止手段を含む優先順位決定回路
   が設けられており； 前記伝送手段は第１のメツセージ・フレームの間に前記
   第１のバス・インタフェース・ユニットと他の前記バス
   ・インタフェース・ユニットによす前記コマンド線の使
   用を競合させるために、複数ビットの２進数から成る第
   １の優先順位値を前記他のバス・インタフェース・ユニ
   ットから伝送される優先順位値と同期して上位ビットを
   先に前記コマンド線へ逐次に伝送するように構成されて
   おり； 前記モニタ手段は前記コマンド線の２進ビツト値を逐次
   にモニタし、このモニタした結果と前記第１のバス・イ
   ンクフェース・ユニットの対応する優先順位ビット値を
   逐次に比較して両ビット値の大小関係を表わす出力を発
   生するように構成されており； 前記禁止手段は前記対応する優先順位ビット値が前記コ
   マンド線の２進ビツト値より小さいことを表わす前記モ
   ニタ手段の出力に応答して前記伝送手段を禁止するよう
   に構成されており；さらに前記伝送手段は前記第１の優
   先順位値が前記他のバス・インタフェース・ユニットの
   優先順位値よりも大きいことを表わす前記モニタ手段の
   出力に応答して、前記第１のバス・インタフェース・ユ
   ニットから前記データ・バスを介して第２のバス・イン
   タフェース・ユニットへ伝送すべきデータ・メツセージ
   を識別するコマンドを、前記第１のメツセージ・フレー
   ムの間に前記コマンド線を介して該第２のバス・インタ
   フェース・ユニットへ逐次に伝送するように構成されて
   いる、分散式データ処理システム。