JPS58186220A - Ｎ逓倍回路 - Google Patents
Ｎ逓倍回路Info
- Publication number
- JPS58186220A JPS58186220A JP6811682A JP6811682A JPS58186220A JP S58186220 A JPS58186220 A JP S58186220A JP 6811682 A JP6811682 A JP 6811682A JP 6811682 A JP6811682 A JP 6811682A JP S58186220 A JPS58186220 A JP S58186220A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- inverters
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
水弁−はＭＯ８集積回路における逓倍回―に関する０
１ず、従来、多く用いられている逓倍−−１會第１しＩ
の回Ｖ、及び第２図の信号波形で説明する。
の回Ｖ、及び第２図の信号波形で説明する。
第１図において破＠２２に囲まれた中の回路が従来の嫂
倍回μｆｔｌｌ１成している・正弦波発振回路２１の出
力伯→１１は第２しｌにおける（１１）の伯号波形會し
ており、第１り１の波形整形崖インバータ１５を紅て、
信号ライン１２は第２ＥＥ＋における（１２）の信号波
形となる０第１図の信号１２はインバータ１６及び１７
ｆ鮭で、更に抵抗１８、コンデンサ１９から々る遅延回
Ｗ−ｆ通る・その結果、信号ライン１５は第２し］にお
ける（１３）の信号波形のように鈍った波形に変形され
るのこの鈍った波形（１３）と整形されたばかりの信号
（１２）をＦｉＸＯＦ１回酪２０に通すことにより、第
２しｌ［おける（１４）の信号波形が得られ、第１し１
における出力信号１４には周波しにして２倍の信号が得
られたことになる＃り上が従来の逓倍回ドの歓歎である
が、出力信号１４の波形（１４）は抵抗１８とコンデン
サ１９から決まる時定数、及びＢＸＯＦ１回鮎のロジッ
クレベルによって支配される・すなわち出力信号１４の
波形は甚だ不安定な歎因ケかかえているｏしたがって出
力信号１４で得られ文波形（１４）を更に逓倍するとい
うことは難しいことであった。また仮りに遡倍金１ねた
としても２のベキ案に限られるという制約があった・ 水弁−のＮａ倍回路は元の信号の周波数に対し、Ｎ（ｒ
−正の整数としてＮ倍の周波数ｆト謳に作る回しを提供
するものであるＩＩまず第５図のブロックレ・で本発明
のＮ迩倍回Ｖヶ貌すするＣ里３ターにおいて＠ｙ５ｏの
中に示し文インバータ群５２と御坊」回ｄ３ｓによりＮ
逓倍回しは構成される・ここで初めにインバータ群５２
の中のインバータについて述べる０第４図はＣＭＯＢイ
ンバータの構成を示すものであり、トランジスタのβが
βＰ、。
倍回μｆｔｌｌ１成している・正弦波発振回路２１の出
力伯→１１は第２しｌにおける（１１）の伯号波形會し
ており、第１り１の波形整形崖インバータ１５を紅て、
信号ライン１２は第２ＥＥ＋における（１２）の信号波
形となる０第１図の信号１２はインバータ１６及び１７
ｆ鮭で、更に抵抗１８、コンデンサ１９から々る遅延回
Ｗ−ｆ通る・その結果、信号ライン１５は第２し］にお
ける（１３）の信号波形のように鈍った波形に変形され
るのこの鈍った波形（１３）と整形されたばかりの信号
（１２）をＦｉＸＯＦ１回酪２０に通すことにより、第
２しｌ［おける（１４）の信号波形が得られ、第１し１
における出力信号１４には周波しにして２倍の信号が得
られたことになる＃り上が従来の逓倍回ドの歓歎である
が、出力信号１４の波形（１４）は抵抗１８とコンデン
サ１９から決まる時定数、及びＢＸＯＦ１回鮎のロジッ
クレベルによって支配される・すなわち出力信号１４の
波形は甚だ不安定な歎因ケかかえているｏしたがって出
力信号１４で得られ文波形（１４）を更に逓倍するとい
うことは難しいことであった。また仮りに遡倍金１ねた
としても２のベキ案に限られるという制約があった・ 水弁−のＮａ倍回路は元の信号の周波数に対し、Ｎ（ｒ
−正の整数としてＮ倍の周波数ｆト謳に作る回しを提供
するものであるＩＩまず第５図のブロックレ・で本発明
のＮ迩倍回Ｖヶ貌すするＣ里３ターにおいて＠ｙ５ｏの
中に示し文インバータ群５２と御坊」回ｄ３ｓによりＮ
逓倍回しは構成される・ここで初めにインバータ群５２
の中のインバータについて述べる０第４図はＣＭＯＢイ
ンバータの構成を示すものであり、トランジスタのβが
βＰ、。
スレソ／ユホールドｗ王が■テＰ ＋７）ｆｉ＆？持
つＰチャネルＭＯＢＦＥＴ３４と、βがβｌ、スレッシ
ュホールド電圧が■テ翼 の値を持つＮチャネルＭＯ８
ＦＫＴ３５からかっている−ここでＰチャネルＭＯ８Ｆ
ＫＴ３４とＮチャネルＭＯＥＩＦＪＣ’ｒ６５のゲート
及びドレインはそれぞれ共通となっている、さてＰチャ
ネルＭＯ８ＦＫＴ３４のソースに＋ＶＤＤ ノミ位、
ｆｆＣ，ＮＩＹネルＭＯ８ＦＫＴ３５０ソースに−ｖａ
１１１（０電位）ｆ与えた時・インバータ出力３６の電
位１ｒＨ１ｇｈ （＋ Ｖｎｎ ）からＬＯＷ （−Ｖ
ｓＰ ）へ切シ替える時のゲート電位、つ１リロジック
レベルｖＧｌ、 は良く知られているように で与えられるにのＶＧＬ ０式を見ればわかるように
ロジックレベルＶｏｂはＶテア、Ｖ？璽やβｒ、β冨の
価を変えることにより、変えることが出来る・第３しｔ
のインバータ＃ｆ、３２は前述し友方法によシひとつひ
とつのロジックレベル？賞え友複数個のインバータから
なる。筆５図は前記インバータ群が４個からｈるーで、
インバータ４０，４１゜４２．４３はそれぞれ類にＶＧ
ＬＡ、ＶＧＬＩＩ、ＶＧＬＯ。
つＰチャネルＭＯＢＦＥＴ３４と、βがβｌ、スレッシ
ュホールド電圧が■テ翼 の値を持つＮチャネルＭＯ８
ＦＫＴ３５からかっている−ここでＰチャネルＭＯ８Ｆ
ＫＴ３４とＮチャネルＭＯＥＩＦＪＣ’ｒ６５のゲート
及びドレインはそれぞれ共通となっている、さてＰチャ
ネルＭＯ８ＦＫＴ３４のソースに＋ＶＤＤ ノミ位、
ｆｆＣ，ＮＩＹネルＭＯ８ＦＫＴ３５０ソースに−ｖａ
１１１（０電位）ｆ与えた時・インバータ出力３６の電
位１ｒＨ１ｇｈ （＋ Ｖｎｎ ）からＬＯＷ （−Ｖ
ｓＰ ）へ切シ替える時のゲート電位、つ１リロジック
レベルｖＧｌ、 は良く知られているように で与えられるにのＶＧＬ ０式を見ればわかるように
ロジックレベルＶｏｂはＶテア、Ｖ？璽やβｒ、β冨の
価を変えることにより、変えることが出来る・第３しｔ
のインバータ＃ｆ、３２は前述し友方法によシひとつひ
とつのロジックレベル？賞え友複数個のインバータから
なる。筆５図は前記インバータ群が４個からｈるーで、
インバータ４０，４１゜４２．４３はそれぞれ類にＶＧ
ＬＡ、ＶＧＬＩＩ、ＶＧＬＯ。
ＶＧＬＤのロジックレベルケ持っている・インバータ４
０，４１，４２．４５は共通ゲート４４ｆ持っていて、
この共通ゲート４４に第６図の波形（４４）で示される
正弦波が入って来ると、インバータ４０，４１，４２．
４５のロジックレベルはそれぞれ異なるので、Ｖ（ＩＬ
Ａ、ＶＧＬＢ、ＶＧＬＯ。
０，４１，４２．４５は共通ゲート４４ｆ持っていて、
この共通ゲート４４に第６図の波形（４４）で示される
正弦波が入って来ると、インバータ４０，４１，４２．
４５のロジックレベルはそれぞれ異なるので、Ｖ（ＩＬ
Ａ、ＶＧＬＢ、ＶＧＬＯ。
ＶＧＬＤが第６図に示すレベルであるとすると・第５図
のインバータ４０，４１，４２．４３のドレイン出力５
０，５１゜５２．５５にはそれぞれ第６し１の（５０）
、（５１）、（５２）、（ｓ３）に示す波形が得られる
。このように第３図のインバ〜り群５２の役目は同一の
ゲート侶呻に対し互いに異なったロジックレベルのイン
バータ’ｔ［６個設けることにより、互いに異なつ７’
ｊ複１個の出力信号を得ることＶＣある。第６図にふ・
ける論理回ｖＲ−５３はり上のようにしてイン・ζ−タ
群５２工り得られた複数個の異ｉつた出力信号を処理し
Ｎ倍に逓倍された信号を作る役目！している一次にに体
的な回し世１をあげる。第７図はそれぞれロジックレベ
ルＶＧＬＡとＶｏ ！、Ｄを持つ２個のインバータ６０
．６１とＢＸＯＲ回路６６からなり、インバータ６０と
６１な共通のゲートを持ち、またインバータ６０と６１
の出力信号なＫＩＯ３回し６５のゲートに接続されてい
５ａこのとき出力イロ号６５には糖Ｓ図の（６５）で示
す波形が得ら九る。これは元の信号に対し２倍の周波数
の信号が得られたこと１ｒ示している１表お躯７図で破
線６２で示した中の回路が詰５図におけるインバータ群
３２に相当し、第７１！８１の破線６４で示した中の回
μが第５図における論理回路３３に相当している− 次に第２の−１として第８図の回路管説明する。
のインバータ４０，４１，４２．４３のドレイン出力５
０，５１゜５２．５５にはそれぞれ第６し１の（５０）
、（５１）、（５２）、（ｓ３）に示す波形が得られる
。このように第３図のインバ〜り群５２の役目は同一の
ゲート侶呻に対し互いに異なったロジックレベルのイン
バータ’ｔ［６個設けることにより、互いに異なつ７’
ｊ複１個の出力信号を得ることＶＣある。第６図にふ・
ける論理回ｖＲ−５３はり上のようにしてイン・ζ−タ
群５２工り得られた複数個の異ｉつた出力信号を処理し
Ｎ倍に逓倍された信号を作る役目！している一次にに体
的な回し世１をあげる。第７図はそれぞれロジックレベ
ルＶＧＬＡとＶｏ ！、Ｄを持つ２個のインバータ６０
．６１とＢＸＯＲ回路６６からなり、インバータ６０と
６１な共通のゲートを持ち、またインバータ６０と６１
の出力信号なＫＩＯ３回し６５のゲートに接続されてい
５ａこのとき出力イロ号６５には糖Ｓ図の（６５）で示
す波形が得ら九る。これは元の信号に対し２倍の周波数
の信号が得られたこと１ｒ示している１表お躯７図で破
線６２で示した中の回路が詰５図におけるインバータ群
３２に相当し、第７１！８１の破線６４で示した中の回
μが第５図における論理回路３３に相当している− 次に第２の−１として第８図の回路管説明する。
笛８図はロジンクレペＡｚＶＧＬＡ、ＶＧＬＩ、ＶＧＬ
Ｏ。
Ｏ。
ｖｏｔ、ｎを持つ４個のインバータ７０，７１，７２゜
７３と２個のＩＬＸＯＢ回ｐ７５．７６とＮＯＲ回Ｉ＃
、７７からなり、インバータ７０，７１，７２゜７３は
共通のゲートを持ち、１７’（インバータ７０と７１の
出力信号はＢＸＯＴｔ回路７５のゲートにＷＭされ、−
！たインバータ７２と７５の出力信号はＩｃＸｏＦｌ回
ドア６のゲートに接続され、またＫＸＯＲ回ｖ−７５と
７６の出力信号はＮＯＲ回１７７のゲートに接続されて
いる・このとき出力信Ｊｉ４７９には笛６１￥４の（７
９）で示す波形が得られるーこｔは元の信号に対し４倍
の周波数の信号が得られたことを示しているのかお第８
図で破線７４で示した中の回Ｖが第５図におけるイン・
（−タ群３２１Ｃ相当ｔ、：３ＪＥＳ図の破線７８で示
した中の回Ｖが第３しＩにおける論理回路３３に相当し
てい２・０ 次に第５の例とし、て第９図の回かｆ１甲する一７Ａ
９ ｔｙｌけロジックＬｘ ヘルＶ Ｇ Ｌ Ａ 、
Ｖ ｉｌ Ｌ Ｂ 、 Ｖ Ｇ Ｌ Ｄ ｆ持つ５個の
インバータ８０，８１．８２とＢＸＯＦ回ｄ８ＡとＮｏ
Ｆｌ回１８５カーらたり、インバータ８０．８１．８２
は共辿のゲートを持ち、またインバータ８０．８１の出
力信号けｇｘｏＲ向鮎８４のゲートに接続され、またＦ
！ＸＯＦ回し８４の出力信号とインバータ８２の出力信
号はＮＯＦ回ｉ８５σノゲートに接続されている−この
とき出力信号８７には第６図の（８７）で丞す波形が得
Ｃ，ｔ］る。ζわは元の信号に対し３倍の周波（の信号
が得らオ］たことを示し７ている。ガお第９僧で破線８
５で示し７た中の回Ｉが第５図におけるインバータ群５
２に相当し、用゛９シ１の破線８６で示した中の回も・
が第５図における論理回路３５に相当しでいる。
７３と２個のＩＬＸＯＢ回ｐ７５．７６とＮＯＲ回Ｉ＃
、７７からなり、インバータ７０，７１，７２゜７３は
共通のゲートを持ち、１７’（インバータ７０と７１の
出力信号はＢＸＯＴｔ回路７５のゲートにＷＭされ、−
！たインバータ７２と７５の出力信号はＩｃＸｏＦｌ回
ドア６のゲートに接続され、またＫＸＯＲ回ｖ−７５と
７６の出力信号はＮＯＲ回１７７のゲートに接続されて
いる・このとき出力信Ｊｉ４７９には笛６１￥４の（７
９）で示す波形が得られるーこｔは元の信号に対し４倍
の周波数の信号が得られたことを示しているのかお第８
図で破線７４で示した中の回Ｖが第５図におけるイン・
（−タ群３２１Ｃ相当ｔ、：３ＪＥＳ図の破線７８で示
した中の回Ｖが第３しＩにおける論理回路３３に相当し
てい２・０ 次に第５の例とし、て第９図の回かｆ１甲する一７Ａ
９ ｔｙｌけロジックＬｘ ヘルＶ Ｇ Ｌ Ａ 、
Ｖ ｉｌ Ｌ Ｂ 、 Ｖ Ｇ Ｌ Ｄ ｆ持つ５個の
インバータ８０，８１．８２とＢＸＯＦ回ｄ８ＡとＮｏ
Ｆｌ回１８５カーらたり、インバータ８０．８１．８２
は共辿のゲートを持ち、またインバータ８０．８１の出
力信号けｇｘｏＲ向鮎８４のゲートに接続され、またＦ
！ＸＯＦ回し８４の出力信号とインバータ８２の出力信
号はＮＯＦ回ｉ８５σノゲートに接続されている−この
とき出力信号８７には第６図の（８７）で丞す波形が得
Ｃ，ｔ］る。ζわは元の信号に対し３倍の周波（の信号
が得らオ］たことを示し７ている。ガお第９僧で破線８
５で示し７た中の回Ｉが第５図におけるインバータ群５
２に相当し、用゛９シ１の破線８６で示した中の回も・
が第５図における論理回路３５に相当しでいる。
助士に示した第７ン１．躯８夕１．第９り１の１１例ｉ
ｉＭｐ ｈ ｈ例でをって、インバータ群のインバータ
１′、・ケ増やし７たり％論理回路を変更することによ
り、一般に正の！１数ＮＫ対しＮ倍の逓倍回路を構成で
真る。−オた前述し友ように、本発明のＮ逓倍回路では
２倍を越す逓倍回路においても一度にＮ倍し−ｆｒＬ、
Ｆ’）ので特性的に安定であり、ま７１ｊ２のベキ乗り
外の佃でも逓倍回路を構成で倉る％徴金持っている・オ
た、り上の紋−において発振回路の出力波形ケ正弦波で
ト明Ｌ７たが、のこぎり波や三角波といった他の波形で
も可能である。
ｉＭｐ ｈ ｈ例でをって、インバータ群のインバータ
１′、・ケ増やし７たり％論理回路を変更することによ
り、一般に正の！１数ＮＫ対しＮ倍の逓倍回路を構成で
真る。−オた前述し友ように、本発明のＮ逓倍回路では
２倍を越す逓倍回路においても一度にＮ倍し−ｆｒＬ、
Ｆ’）ので特性的に安定であり、ま７１ｊ２のベキ乗り
外の佃でも逓倍回路を構成で倉る％徴金持っている・オ
た、り上の紋−において発振回路の出力波形ケ正弦波で
ト明Ｌ７たが、のこぎり波や三角波といった他の波形で
も可能である。
第１図１は従来の鑓倍回―、第２図は第１図の回路の各
部の信号波形の図、卯、３り：は本発明のＮ逓缶回１の
ブロツクシ・、紀４図はＣＭＯＳインバータの構成ｆ示
す図、第５図はインバータ群のガを７１ます図、第６し
１は第５．７゜８．９図の囲路の各部の佃号波形管表わ
す図、第７．第８．第９図は本発明のＮ逓倍回路にもと
づく回＃；！−會示す図である・ １５．１／）、１７，４０．４１，４２，４３゜６０．
６１，７０，７１，７２．７５．８０゜８１．８２・・
・・・・インノ２−タ ２０．６３，７５，７６．８４・＝・ＫＸＯＦｌ！！ｌ
し ７７．８５・・・・・・ＮＯＲ回跡 １Ｂ・・・・・・抵抗 １９・・・・・・コンデンサ ３４・・・・・・ＰチャネルＭＯ８ＦＩＣＴＳ５・・・
・・・ＮチャネルＭＯ８ＦＥＴり上 出Ｖ人 株式会社 物肋精工令 代理人 弁理士 最 上 務 ９ 第１図 第２図 （７４） 第３図 第６図 （！Ｊ） （？７）
部の信号波形の図、卯、３り：は本発明のＮ逓缶回１の
ブロツクシ・、紀４図はＣＭＯＳインバータの構成ｆ示
す図、第５図はインバータ群のガを７１ます図、第６し
１は第５．７゜８．９図の囲路の各部の佃号波形管表わ
す図、第７．第８．第９図は本発明のＮ逓倍回路にもと
づく回＃；！−會示す図である・ １５．１／）、１７，４０．４１，４２，４３゜６０．
６１，７０，７１，７２．７５．８０゜８１．８２・・
・・・・インノ２−タ ２０．６３，７５，７６．８４・＝・ＫＸＯＦｌ！！ｌ
し ７７．８５・・・・・・ＮＯＲ回跡 １Ｂ・・・・・・抵抗 １９・・・・・・コンデンサ ３４・・・・・・ＰチャネルＭＯ８ＦＩＣＴＳ５・・・
・・・ＮチャネルＭＯ８ＦＥＴり上 出Ｖ人 株式会社 物肋精工令 代理人 弁理士 最 上 務 ９ 第１図 第２図 （７４） 第３図 第６図 （！Ｊ） （？７）
Claims (1)
- ＭＯ８集積回しにおいて、共通ゲート１持ち、かつ、ロ
ジックレベルを互いに変えた複数個のインバータからな
るインバータ群と、該インバータ群の複数個の出力信号
を処理する調理−ドからなることを特徴とするＮ逓倍回
−０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6811682A JPS58186220A (ja) | 1982-04-23 | 1982-04-23 | Ｎ逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6811682A JPS58186220A (ja) | 1982-04-23 | 1982-04-23 | Ｎ逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186220A true JPS58186220A (ja) | 1983-10-31 |
Family
ID=13364443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6811682A Pending JPS58186220A (ja) | 1982-04-23 | 1982-04-23 | Ｎ逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186220A (ja) |
-
1982
- 1982-04-23 JP JP6811682A patent/JPS58186220A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574203A (en) | Clock generating circuit providing a boosted clock signal | |
| US5621342A (en) | Low-power CMOS driver circuit capable of operating at high frequencies | |
| US5548251A (en) | High-frequency clock generator using lower frequency voltage controlled ring oscillator | |
| US20040222835A1 (en) | Mechanism for combining signals to provide consistent output behavior | |
| JPH0993116A (ja) | 半導体集積回路 | |
| KR930014040A (ko) | 어드레스 전이 검출회로 | |
| KR900013727A (ko) | 디지탈/아날로그 변환기 | |
| JPS58186220A (ja) | Ｎ逓倍回路 | |
| EP0405431A2 (en) | Complex logic circuit obtaining power from clock signals | |
| JP3000571B2 (ja) | デューティ液晶駆動回路 | |
| US6307416B1 (en) | Integrated circuit for producing two output clock signals at levels which do not overlap in time | |
| US4356407A (en) | Input circuit for bucket brigade | |
| KR100373370B1 (ko) | 저전력클럭드라이버및그를이용한래치회로 | |
| JP2641890B2 (ja) | 半導体集積回路 | |
| JP3055165B2 (ja) | 出力バッファ回路 | |
| JPH11177408A (ja) | Ｃｍｏｓドライバ回路 | |
| JP2864714B2 (ja) | エッジ検出回路 | |
| KR200296045Y1 (ko) | 링오실레이터 | |
| JPH04237209A (ja) | 単安定マルチバイブレータ回路 | |
| JPS5875918A (ja) | ゼロクロスパルス発生回路 | |
| JPS61137417A (ja) | パルス発生回路 | |
| SU955029A1 (ru) | Логический модуль | |
| GB1296199A (ja) | ||
| JPS6235118Y2 (ja) | ||
| JPH1084277A (ja) | クロック生成回路 |