JPS5818356Y2 - カウンタのプリセット回路 - Google Patents
カウンタのプリセット回路Info
- Publication number
- JPS5818356Y2 JPS5818356Y2 JP15234677U JP15234677U JPS5818356Y2 JP S5818356 Y2 JPS5818356 Y2 JP S5818356Y2 JP 15234677 U JP15234677 U JP 15234677U JP 15234677 U JP15234677 U JP 15234677U JP S5818356 Y2 JPS5818356 Y2 JP S5818356Y2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- circuit
- power switch
- data
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は、カウンタを使用している回路、とくにカウン
タ出力に応じて機器の制御を行なっている装置において
、カウンタを使用している回路機器の主電源スイッチを
閉じた状態、すなわち機器内の閉路によるものであるが
、あるいはカウンタを使用している回路機器外の電源回
路を閉じた状態、すなわち機器外の閉路によるものであ
るかを識別するために考案されたプリセット回路に係る
ものである。
タ出力に応じて機器の制御を行なっている装置において
、カウンタを使用している回路機器の主電源スイッチを
閉じた状態、すなわち機器内の閉路によるものであるが
、あるいはカウンタを使用している回路機器外の電源回
路を閉じた状態、すなわち機器外の閉路によるものであ
るかを識別するために考案されたプリセット回路に係る
ものである。
プリセット機能を持ったカウンタ、たとえば市販ＩＣの
５Ｎ７４１９１などにおいて、ＬＯＡＤ端子ｔｕＬ“レ
ベルになると、カウンタの出力端子には、入力端子側で
入力設定時に予め定められた固定のプリセットデータが
伝送ＬＯＡＤされる。
５Ｎ７４１９１などにおいて、ＬＯＡＤ端子ｔｕＬ“レ
ベルになると、カウンタの出力端子には、入力端子側で
入力設定時に予め定められた固定のプリセットデータが
伝送ＬＯＡＤされる。
従来のカウンタ回路においては、ＬＯＡＤ端子に時定数
回路を接続して、ＬＯＡＤ端子のにＬ〃レベルを一定時
間、すなわち電源電圧、カウンタ入力データ電圧の双方
の立ち上り時間以上の間、持続させ、カウンタ回路機器
の電源スイツチ投入時の初期設定として、上記時定数回
路の出力端子の状態を決定していた。
回路を接続して、ＬＯＡＤ端子のにＬ〃レベルを一定時
間、すなわち電源電圧、カウンタ入力データ電圧の双方
の立ち上り時間以上の間、持続させ、カウンタ回路機器
の電源スイツチ投入時の初期設定として、上記時定数回
路の出力端子の状態を決定していた。
しかしながら、この方法によると、電源回路の閉路が、
機器の内外のいずれで行なわれても、カウンタの出力状
態は一定の初期設定となって、たとえば、機器外の停電
などの復帰による閉路であっても同一の初期設定となり
、識別できない欠点があった。
機器の内外のいずれで行なわれても、カウンタの出力状
態は一定の初期設定となって、たとえば、機器外の停電
などの復帰による閉路であっても同一の初期設定となり
、識別できない欠点があった。
本考案は、上記の欠点を解消するもので、まず、従来例
を添付図面にもとづき説明すると、第１図のＩＣは、４
ピツトのアップダウンカウンタで、端子ＬＯＡＤ／ｌ″
−“Ｌ“レベルとなったと−き、端子Ａ、Ｂ 、Ｃ、Ｄ
に入力される４ピツトの固定のデータＤＡＴＡが、その
まま端子Ａ ／ 、 Ｂ ／ 、 Ｃ／。
を添付図面にもとづき説明すると、第１図のＩＣは、４
ピツトのアップダウンカウンタで、端子ＬＯＡＤ／ｌ″
−“Ｌ“レベルとなったと−き、端子Ａ、Ｂ 、Ｃ、Ｄ
に入力される４ピツトの固定のデータＤＡＴＡが、その
まま端子Ａ ／ 、 Ｂ ／ 、 Ｃ／。
Ｄ′に出力データＯＵＴとして出力される。
ＴＩは抵抗器Ｒ１ならびにキャパシタＣ１からなる時定
数回路で、この回路はカウンタＩＣの端子ＬＯＡＤに接
続され、時定数回路ＴＩに電圧Ｖ ｃ ｃが供給された
時、すなわち電源スィッチＳＷＯが閉じられたとき、常
に出力側の端子Ａ′〜Ｄ′には、入力側端子Ａ−Ｄのそ
れぞれを“Ｌ“または’Ｈ“に固定するプリセットのデ
ータＤＡＴＡが出力される。
数回路で、この回路はカウンタＩＣの端子ＬＯＡＤに接
続され、時定数回路ＴＩに電圧Ｖ ｃ ｃが供給された
時、すなわち電源スィッチＳＷＯが閉じられたとき、常
に出力側の端子Ａ′〜Ｄ′には、入力側端子Ａ−Ｄのそ
れぞれを“Ｌ“または’Ｈ“に固定するプリセットのデ
ータＤＡＴＡが出力される。
今、第２図の如く、時定数回路Ｔ２群をキャパシタＣ２
ならびに抵抗器Ｒ２で構成し、カウンタＩＣの端子Ａ−
Ｄにそれぞれ接続して、”Ｈ”でプリセットされ所定時
間後に５Ｌ“に変化するデータＤＡＴＡを出力するよう
にし、かつ、第３図の様に、時定数回路Ｔ１によって端
子ＬＯＡＤがａＨ“レベルになる時間ｔ１に比較して、
時定数回路Ｔ２を介する入力データＤＡＴＡが“Ｌ“レ
ベルになるまでの時間ｔ２が大きくなるように設定する
と、時定数回路Ｔ２によって初期条件を与えられた出力
、すなわちカウンタＩＣのデータの入力は、時間ｔ１ま
でωＨ〃レベルに維持される。
ならびに抵抗器Ｒ２で構成し、カウンタＩＣの端子Ａ−
Ｄにそれぞれ接続して、”Ｈ”でプリセットされ所定時
間後に５Ｌ“に変化するデータＤＡＴＡを出力するよう
にし、かつ、第３図の様に、時定数回路Ｔ１によって端
子ＬＯＡＤがａＨ“レベルになる時間ｔ１に比較して、
時定数回路Ｔ２を介する入力データＤＡＴＡが“Ｌ“レ
ベルになるまでの時間ｔ２が大きくなるように設定する
と、時定数回路Ｔ２によって初期条件を与えられた出力
、すなわちカウンタＩＣのデータの入力は、時間ｔ１ま
でωＨ〃レベルに維持される。
時定数回路Ｔ１のキャパシタＣ１に更にスイッチＳＷ１
を並列に設け（第４図参照）、第２図の時定数回路Ｔ２
を併用すると、電源スィッチＳＷＯが閉じられ、電圧信
号Ｖｃｃが供給されたとき、カウンタＩＣの端子Ａ−Ｄ
の入力すなわち端子Ａ′〜Ｄ′の出力は”Ｈ“レベルに
なり、時間ｔ２より遅れて、スイッチＳＷ１を閉じた時
は、カウンタＩＣの端子Ａ′〜Ｄ′の出力は ｔｔ Ｌ
〃レベルとなる。
を並列に設け（第４図参照）、第２図の時定数回路Ｔ２
を併用すると、電源スィッチＳＷＯが閉じられ、電圧信
号Ｖｃｃが供給されたとき、カウンタＩＣの端子Ａ−Ｄ
の入力すなわち端子Ａ′〜Ｄ′の出力は”Ｈ“レベルに
なり、時間ｔ２より遅れて、スイッチＳＷ１を閉じた時
は、カウンタＩＣの端子Ａ′〜Ｄ′の出力は ｔｔ Ｌ
〃レベルとなる。
ただし、時定数回路Ｔ２の抵抗器Ｒ２の値は、カウンタ
ＩＣのデータ入力端子Ａ−Ｄからの流れ出し電流によっ
ても”Ｌ“レベルを保つように設定する。
ＩＣのデータ入力端子Ａ−Ｄからの流れ出し電流によっ
ても”Ｌ“レベルを保つように設定する。
いま、スイッチＳＷ１を機器の電源スィッチＳＷＯと連
動させ、かつ電源スィッチＳＷＯが閉じたのち時間ｔ２
が経過したあとに、スイッチＳＷ１が開となる様に構成
する。
動させ、かつ電源スィッチＳＷＯが閉じたのち時間ｔ２
が経過したあとに、スイッチＳＷ１が開となる様に構成
する。
かくして、電源スィッチＳＷＯを閉じると、データＤＡ
ＴＡは”Ｈ“レベルになり、時間ｔ２を経過するとｔｔ
Ｌ ｐレベルになる。
ＴＡは”Ｈ“レベルになり、時間ｔ２を経過するとｔｔ
Ｌ ｐレベルになる。
時間ｔ２の経過後に、スイッチＳＷ１が開となるので、
カウンタＩＣの出力端子Ａ′〜Ｄ′には、′Ｌ“レベル
が現れる。
カウンタＩＣの出力端子Ａ′〜Ｄ′には、′Ｌ“レベル
が現れる。
電源スィッチＳＷＯを閉じたまま、機器外の電源が停止
したのち復帰した場合、スイッチＳＷ１は全く動作しな
いので、時定数回路Ｔ１の時定数でカウンタＩＣの出力
端子Ａ′〜Ｄ′にはデータＤＡＴＡの一１Ｈ”レベルが
現われる。
したのち復帰した場合、スイッチＳＷ１は全く動作しな
いので、時定数回路Ｔ１の時定数でカウンタＩＣの出力
端子Ａ′〜Ｄ′にはデータＤＡＴＡの一１Ｈ”レベルが
現われる。
以上の如く、本考案は、機器の電源スィッチＳＷＯに小
容量のスイッチＳＷ１を機械的に連動させて、小容量の
スイッチＳＷ１は、主の電源スィッチＳＷＯが閉路とな
ったのち、一定以上の時間的遅れを持って開路となる様
に構成したから、小容量のスイッチＳＷ１の開路で、上
記カウンタのプリセット動作を行なわしめることができ
ると共に、小容量のスイッチＳＷ１動作を伴わない機器
外の閉路による場合、すなわち機器の電源スィッチＳＷ
Ｏの操作によらない場合は、上記プリセットのデータＤ
ＡＴＡの状態を変えることができるため、電源スィッチ
ＳＷＯを操作したときとは別のデータＤＡＴＡをカウン
タＩＣの出力端子Ａ′〜Ｄ′に伝送することができる。
容量のスイッチＳＷ１を機械的に連動させて、小容量の
スイッチＳＷ１は、主の電源スィッチＳＷＯが閉路とな
ったのち、一定以上の時間的遅れを持って開路となる様
に構成したから、小容量のスイッチＳＷ１の開路で、上
記カウンタのプリセット動作を行なわしめることができ
ると共に、小容量のスイッチＳＷ１動作を伴わない機器
外の閉路による場合、すなわち機器の電源スィッチＳＷ
Ｏの操作によらない場合は、上記プリセットのデータＤ
ＡＴＡの状態を変えることができるため、電源スィッチ
ＳＷＯを操作したときとは別のデータＤＡＴＡをカウン
タＩＣの出力端子Ａ′〜Ｄ′に伝送することができる。
第１図は従来例をしめずブロック配線図、第２図は本考
案実施例のカウンタＩＣの入力側の配線図、第３図は本
考案の実施例を説明するグラフ図、第４図は本考案実施
例のロード端子ＬＯＡＤに接続される配線図である。 ＩＣ・・・・・・カウンタ、ＬＯＡＤ、Ａ−Ｄ・・・・
・・端子、ＴＩ 、Ｔ２・・・・・・時定数回路、Ｃ１
キャパシタ、ＳＷＯ・・・・・・電源スィッチ、ＳＷｌ
・・・・・・スイッチ。
案実施例のカウンタＩＣの入力側の配線図、第３図は本
考案の実施例を説明するグラフ図、第４図は本考案実施
例のロード端子ＬＯＡＤに接続される配線図である。 ＩＣ・・・・・・カウンタ、ＬＯＡＤ、Ａ−Ｄ・・・・
・・端子、ＴＩ 、Ｔ２・・・・・・時定数回路、Ｃ１
キャパシタ、ＳＷＯ・・・・・・電源スィッチ、ＳＷｌ
・・・・・・スイッチ。
Claims (1)
- プリセット機能を有するカウンタのデータ入力端子にＨ
でプリセットされ所定時間後にＬに変化するデータを得
る第１の時定数回路を設けると共に、上記カウンタのロ
ード端子に設けられる第２の時定数回路のキャパシタに
並列に、該カウンタの電源スィッチと共にオンとなって
、前記所定時間経過ののちオフとなるスイッチを設け、
上記電源スィッチを閉じたときと、該電源スィッチによ
らない閉路の場合とでは、異なるデータを得るようにし
たことを特徴とするカウンタのプリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15234677U JPS5818356Y2 (ja) | 1977-11-15 | 1977-11-15 | カウンタのプリセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15234677U JPS5818356Y2 (ja) | 1977-11-15 | 1977-11-15 | カウンタのプリセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5478457U JPS5478457U (ja) | 1979-06-04 |
| JPS5818356Y2 true JPS5818356Y2 (ja) | 1983-04-14 |
Family
ID=29138488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15234677U Expired JPS5818356Y2 (ja) | 1977-11-15 | 1977-11-15 | カウンタのプリセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818356Y2 (ja) |
-
1977
- 1977-11-15 JP JP15234677U patent/JPS5818356Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5478457U (ja) | 1979-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61226651A (ja) | エンタルピー応答装置用の制御回路 | |
| US6404172B1 (en) | Method and apparatus for providing integrated buck or boost conversion | |
| JPS5818356Y2 (ja) | カウンタのプリセット回路 | |
| JPH06232706A (ja) | 比較器 | |
| JPH1066259A (ja) | 電源ｏｎ／ｏｆｆシーケンス回路 | |
| JPH10229327A (ja) | 発振回路の周波数調整装置 | |
| KR20110126490A (ko) | 차량용 스위칭 회로 | |
| JP3006219B2 (ja) | 測定用電圧印加回路 | |
| JPH0661962A (ja) | 半導体フライングキャパシタ・マルチプレクサ | |
| JP2844883B2 (ja) | スイッチ制御回路 | |
| JPH082894Y2 (ja) | 電源スイッチ回路 | |
| JP2640006B2 (ja) | タイマー回路 | |
| JPS5916845Y2 (ja) | 直流電源用電源電圧瞬時降下発生装置 | |
| JP2001133519A (ja) | Ｉｃ試験装置 | |
| JPH0547417Y2 (ja) | ||
| JP2589612Y2 (ja) | 多機能電源回路 | |
| JPH05119871A (ja) | リセツト回路 | |
| JP2551839B2 (ja) | 減衰波形発生装置 | |
| JPH10224146A (ja) | 発振回路の周波数調整装置 | |
| JPS606984Y2 (ja) | リレ−回路 | |
| JPS58210703A (ja) | シヨツク音防止回路 | |
| JPS6338694Y2 (ja) | ||
| JPH07336869A (ja) | 電子式回路遮断器の電源装置 | |
| JPS59139605A (ja) | ソレノイド駆動回路 | |
| JPH0442063A (ja) | 電圧検出回路 |