JPS581814B2 - デ−タ・エントリ装置 - Google Patents
デ−タ・エントリ装置Info
- Publication number
- JPS581814B2 JPS581814B2 JP53065808A JP6580878A JPS581814B2 JP S581814 B2 JPS581814 B2 JP S581814B2 JP 53065808 A JP53065808 A JP 53065808A JP 6580878 A JP6580878 A JP 6580878A JP S581814 B2 JPS581814 B2 JP S581814B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- efp
- entry device
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
本発明はデータ・エントリ装置に関し、特にそのデータ
入力制御部の改良に関する。
入力制御部の改良に関する。
第１図 従来のデータエントリ装置のデータ入力制御部
を示す。
を示す。
１はデータ人カバツファ、２はエントリフオーマツトプ
ログラムバツファ（以後ＥＦＰバツファと略し、エント
リフォーマットプログラムをＥＦＰと略す）、６は端末
制御装置を示す。
ログラムバツファ（以後ＥＦＰバツファと略し、エント
リフォーマットプログラムをＥＦＰと略す）、６は端末
制御装置を示す。
オペレータが伝票を入力すると、データエントリ装置内
部において第１図のデータ入力状態７に示すように入力
データがデータ人カバツファ１にセットされる。
部において第１図のデータ入力状態７に示すように入力
データがデータ人カバツファ１にセットされる。
オペレータはデータ入力を行なう以前に、オペレータの
操作容易性を図りかつ誤操作を防止するためのＥＦＰを
予め伝票にあわせて作成し、これを一度端末制御装置６
に登録しておく。
操作容易性を図りかつ誤操作を防止するためのＥＦＰを
予め伝票にあわせて作成し、これを一度端末制御装置６
に登録しておく。
以後、オペレータはこのＥＦＰの制御のもとに伝票のデ
ータ入力を行なう。
ータ入力を行なう。
第１図のＥＦＰコード例８はこのＥＦＰの一例を示す。
この場合、Ｎは数字シフトフィールド開始コードを示し
、Ａは英字シフトフィールド開始コードを示し、一は開
始コードの継続を示す継続コードである。
、Ａは英字シフトフィールド開始コードを示し、一は開
始コードの継続を示す継続コードである。
第１図のＥＦＰコ一ド例８に従ってオペレータが入力し
たデータは第１図の入力データ状態７のようになる。
たデータは第１図の入力データ状態７のようになる。
データ人カバツファ１に作成されたデータ（レコード）
は端末制御装置６に転送される。
は端末制御装置６に転送される。
ところで従来のデータ・エントリ装置のデータ入力制御
部は必要なＥＦＰを一括してＥＦＰバツファ２に格納す
るようになっている。
部は必要なＥＦＰを一括してＥＦＰバツファ２に格納す
るようになっている。
したがって、ＥＦＰバツファ２はデータ人カバツファ１
と等しい語長を必要とし、メモリ容量の増大とそれに伴
う装置コストの上昇を招来する一因となっている。
と等しい語長を必要とし、メモリ容量の増大とそれに伴
う装置コストの上昇を招来する一因となっている。
本発明は、叙上の実情に鑑み、オペレータの操作性に制
約を与えることな＜ＥＦＰバツファの語長を短縮したデ
ータ・エントリ装置を提供することを目的として成され
たものである。
約を与えることな＜ＥＦＰバツファの語長を短縮したデ
ータ・エントリ装置を提供することを目的として成され
たものである。
この目的を達成する為に本発明によるデータ・エントリ
装置にあっては、データ人カバツファを複数のブ爾ツク
に分割し、またＥＦＰバツファを２つ以上のユニットに
分けて設け、データ入力に際してＥＦＰバツファを交互
に利用して必要なブロックに対するＥＦＰを格納する。
装置にあっては、データ人カバツファを複数のブ爾ツク
に分割し、またＥＦＰバツファを２つ以上のユニットに
分けて設け、データ入力に際してＥＦＰバツファを交互
に利用して必要なブロックに対するＥＦＰを格納する。
つまり、実質的に２つ以上のＥＦＰバツファを交互に利
用し、データ人カバツファの各ブロック毎にＥＦＰを先
取りするものである。
用し、データ人カバツファの各ブロック毎にＥＦＰを先
取りするものである。
したがって、ＥＦＰバツファの各ユニットはデータ人カ
バツファの各ブロックに相当する語長を持てば足り、Ｅ
ＦＰバツファの全体としての語長をデータ人カバソファ
よりも大幅に短縮できる。
バツファの各ブロックに相当する語長を持てば足り、Ｅ
ＦＰバツファの全体としての語長をデータ人カバソファ
よりも大幅に短縮できる。
第２図に本発明の一実施例を示す。
本実施例では、データ人カバツファ１をブロックに分割
し、またこれら各ブロックの語長に等しい語長を持つ第
ｌのＥＦＰバツファ・ユニット２Ａと第２のＥＦＰバツ
フｒ・ユニツト２Ｂを設けている。
し、またこれら各ブロックの語長に等しい語長を持つ第
ｌのＥＦＰバツファ・ユニット２Ａと第２のＥＦＰバツ
フｒ・ユニツト２Ｂを設けている。
そして、バツファ切換制御部５によって、第１のユニツ
ト２Ａをデータ人カバツファ１の第１と第３のブロック
のために割当て、第２のユニット２Ｂを第２と第４のブ
ロックのために割当てるように制御している。
ト２Ａをデータ人カバツファ１の第１と第３のブロック
のために割当て、第２のユニット２Ｂを第２と第４のブ
ロックのために割当てるように制御している。
オペレータのデータ人力操作に先立って、データ人カバ
ツファ１の第１ブロックに対するＥＦＰが端末制御装置
６から取出されて第１のＥＦＰバツファ・ユニツト２Ａ
に格納される。
ツファ１の第１ブロックに対するＥＦＰが端末制御装置
６から取出されて第１のＥＦＰバツファ・ユニツト２Ａ
に格納される。
この格納が済めば、オペレータはデータ入力操作を開始
する。
する。
第１ブロックにデータ入力をしている間に、第２ブロッ
クに対するＥＦＰが端末制御装置６から取出され、バツ
ファ切換制御部５によって第２のユニツト２Ｂに格納さ
れる。
クに対するＥＦＰが端末制御装置６から取出され、バツ
ファ切換制御部５によって第２のユニツト２Ｂに格納さ
れる。
オペレータは、ユニット２Ａ内のＥＦＰの制御による第
１ブ冶ツクへのデータ入力を終えると、今度はユニツト
２Ｂ内のＲＦＰの制御による第２ブロックへのデータ入
力を行なう。
１ブ冶ツクへのデータ入力を終えると、今度はユニツト
２Ｂ内のＲＦＰの制御による第２ブロックへのデータ入
力を行なう。
第２ブロックに対するデータ入力が完了する前に、端末
制御装置６から第３ブロックに対するＲＦＰを取出し第
１のユニツト２Ａにあらためて格納する。
制御装置６から第３ブロックに対するＲＦＰを取出し第
１のユニツト２Ａにあらためて格納する。
このように、データ人カバツファ１の各ブロックへのデ
ータ入力に関連して、バツファ切換制御部５によって各
ブロックに対するＥＦＰを先取りしてＥＦＰバツファユ
ニツ｝（２Ａまたは２Ｂ）に格納する。
ータ入力に関連して、バツファ切換制御部５によって各
ブロックに対するＥＦＰを先取りしてＥＦＰバツファユ
ニツ｝（２Ａまたは２Ｂ）に格納する。
したがって、オペレータにとっては、データ人カバツフ
ァ１の全ブロックに対するＥＦＰがＥＦＰバツファ２Ａ
，２Ｂに格納されているのと実質的に変りがなく、操作
上の不便は全くない。
ァ１の全ブロックに対するＥＦＰがＥＦＰバツファ２Ａ
，２Ｂに格納されているのと実質的に変りがなく、操作
上の不便は全くない。
尚、データ人カバツファ１をいくつのブロックに分割す
べきかは、端末制御装置６とデータ・エントリ装置のデ
ータ転送速度とデータ入力速度を考慮して適宜決定され
るものであり、ト記実施例の如く必らずしも４ブロック
に分割しなくてもよい。
べきかは、端末制御装置６とデータ・エントリ装置のデ
ータ転送速度とデータ入力速度を考慮して適宜決定され
るものであり、ト記実施例の如く必らずしも４ブロック
に分割しなくてもよい。
また、ＥＦＰバツファは必らずしも２つのユニットに分
割しなくてもよく、３ユニット以上に分割して設けても
よい。
割しなくてもよく、３ユニット以上に分割して設けても
よい。
以上に述べたように、本発明によればＥＦＰバツファの
総語長を大幅に短縮でき、特に１つのＣＰＵで複数のデ
ータ・エントリ装置を制御する場合などはメモリ容量の
低減効果は著しい。
総語長を大幅に短縮でき、特に１つのＣＰＵで複数のデ
ータ・エントリ装置を制御する場合などはメモリ容量の
低減効果は著しい。
第１図は従来のデータ・エントリ装置の要部構成図、第
２図は本発明によるデータ・エントリ装置の一例の要部
構成図である。 １・・・・・・デ一夕入カバソファ、２Ａ，２Ｂ・・・
・・・ＥＦＰバツファ・ユニツト、５・・・・・・バツ
ファ切換制御部、６・・・・・・端末制御装置。
２図は本発明によるデータ・エントリ装置の一例の要部
構成図である。 １・・・・・・デ一夕入カバソファ、２Ａ，２Ｂ・・・
・・・ＥＦＰバツファ・ユニツト、５・・・・・・バツ
ファ切換制御部、６・・・・・・端末制御装置。
Claims (1)
- １ オペレータ操作でデータがセットされるデータ入カ
バソファと該バツファへのデータ入力フォーマットを制
御するためのプログラム（ＥＦＰと称す）を格納するＥ
ＦＰバソファとを含むデータ人力制御部を備えるデータ
・エントリ装置において、該データ人カバツファを複数
のブロックに分割しかつ該ＥＦＰバツファを少なくとも
２つのユニットに分けて設け、さらに該データ人カバソ
ファにデータ入力に際し該ＥＦＰバツファの各ユニット
を交互に用いて、任意の１ブロックに対するＥＦＰを当
該ブ爾ツクに対するデータのセットに先行して格納する
バツファ切換制御部を設けたことを特徴とするデータ・
エントリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53065808A JPS581814B2 (ja) | 1978-06-02 | 1978-06-02 | デ−タ・エントリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53065808A JPS581814B2 (ja) | 1978-06-02 | 1978-06-02 | デ−タ・エントリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54157448A JPS54157448A (en) | 1979-12-12 |
| JPS581814B2 true JPS581814B2 (ja) | 1983-01-13 |
Family
ID=13297686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53065808A Expired JPS581814B2 (ja) | 1978-06-02 | 1978-06-02 | デ−タ・エントリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581814B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632647Y2 (ja) * | 1983-08-30 | 1988-01-22 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105471439B (zh) * | 2016-01-05 | 2018-07-24 | 湖南工业大学 | 独立式键盘扫描及编码电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112531A (ja) * | 1973-02-24 | 1974-10-26 | ||
| JPS52100939A (en) * | 1976-02-20 | 1977-08-24 | Hitachi Ltd | Data input unit |
-
1978
- 1978-06-02 JP JP53065808A patent/JPS581814B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112531A (ja) * | 1973-02-24 | 1974-10-26 | ||
| JPS52100939A (en) * | 1976-02-20 | 1977-08-24 | Hitachi Ltd | Data input unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632647Y2 (ja) * | 1983-08-30 | 1988-01-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54157448A (en) | 1979-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS581814B2 (ja) | デ−タ・エントリ装置 | |
| JPS5851327A (ja) | 入出力制御システム | |
| JP2739206B2 (ja) | ファクシミリ装置 | |
| JPS59132479A (ja) | デ−タ処理回路 | |
| JPH0122658B2 (ja) | ||
| JPH02228722A (ja) | 組合せキー入力による出力コード決定方法 | |
| JPH0649262B2 (ja) | 数値制御装置 | |
| JPS6112305B2 (ja) | ||
| JPS5854469A (ja) | コンピユ−タの多重化システム | |
| JPS58165159A (ja) | 外部記憶装置 | |
| JPH01113806A (ja) | シーケンス制御装置 | |
| JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS63163928A (ja) | マイクロプログラム制御方式 | |
| JPS6367687B2 (ja) | ||
| JPH0317143B2 (ja) | ||
| JPS62249257A (ja) | デ−タ転送処理方式 | |
| JPS60195604A (ja) | デイジタル制御装置 | |
| JPS583052A (ja) | 連想プロセツサ装置 | |
| JPH01155431A (ja) | データ転送制御装置 | |
| JPS6274116A (ja) | 優先キ−処理方式 | |
| JPS58155452A (ja) | アドレス制御装置 | |
| JPS631181A (ja) | 文字放送受信機 | |
| JPH02148319A (ja) | キーボード | |
| JPS62143164A (ja) | 式記憶機能を備えた小型電子式計算機 | |
| JPH05114044A (ja) | 文字読取装置 |