JPS58178614A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS58178614A JPS58178614A JP6096182A JP6096182A JPS58178614A JP S58178614 A JPS58178614 A JP S58178614A JP 6096182 A JP6096182 A JP 6096182A JP 6096182 A JP6096182 A JP 6096182A JP S58178614 A JPS58178614 A JP S58178614A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- amplifier
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は増幅器に係わシ、特に２組の差動増幅器で形成
された増幅器に関する。
された増幅器に関する。
従来の増幅器は第１１１に示すととく差動構成されたト
ランジスタＱｖ、Ｑ−のベースにビンＡ。
ランジスタＱｖ、Ｑ−のベースにビンＡ。
Ｂから入力され九信号を増幅してビンＹから出力する。
第１図中符号十ｖｃｃは電源、 ｇｂはベースバイアス
、１は定電流源である。
、１は定電流源である。
定電流源１の定電流Ｉ０１とビンＹの出力電圧ｖｏ１は
但し、ＶＣＣは電源＋ＶＣＣの電圧
Ｒ＊は）ランジスタＱ、。のコレクタ抵抗（１）式に示
すとおりとなる。トランジスタＱｖ＋Ｑ＄の夫々のエミ
ッタ接合抵抗ｒ＠７ 、 ｆ＠６は但し、■？＝□ （２）式に示すとおりとなシ、増幅器の利得Ｇｌは（３
）式に示すとおりとなり、（２）式、（３）式より利得
力電圧Ｖ。１により定ｔｂ、電源＋ＶＣＣの電圧ＶＣＣ
とビンＹの出力電圧ｖ０．との差が十分でないと所定の
利得Ｇ１が得られない等の欠点を有している。
すとおりとなる。トランジスタＱｖ＋Ｑ＄の夫々のエミ
ッタ接合抵抗ｒ＠７ 、 ｆ＠６は但し、■？＝□ （２）式に示すとおりとなシ、増幅器の利得Ｇｌは（３
）式に示すとおりとなり、（２）式、（３）式より利得
力電圧Ｖ。１により定ｔｂ、電源＋ＶＣＣの電圧ＶＣＣ
とビンＹの出力電圧ｖ０．との差が十分でないと所定の
利得Ｇ１が得られない等の欠点を有している。
本発明の目的は信号を分圧するダイオード回路において
分圧比を制御して、入力される第一〇差動の信号を一定
にすることにより、出力信号の振幅が一定となる使用法
では歪を減少し、簡単な回路で、比較的安定し九高利得
が得られる増幅器を提供するにある。
分圧比を制御して、入力される第一〇差動の信号を一定
にすることにより、出力信号の振幅が一定となる使用法
では歪を減少し、簡単な回路で、比較的安定し九高利得
が得られる増幅器を提供するにある。
以下、本発明になる増幅器の一実施例を図面と共に詳述
する。
する。
第２図において、トランジスタＱｘ、Ｑ重は第１の差動
増幅器である。トランジスタＱ凰 、Ｑｓの共通エミッ
タは定電流源２に接続され定電流Ｉ０２を供給される。
増幅器である。トランジスタＱ凰 、Ｑｓの共通エミッ
タは定電流源２に接続され定電流Ｉ０２を供給される。
トランジスタＱｓ’＊Ｑ寓のコレクタは第２０差動増幅
器を形成するトランジスタＱａ、Ｑｈのベースに接続さ
れている。
器を形成するトランジスタＱａ、Ｑｈのベースに接続さ
れている。
第２０差動増幅器を形成するトランジスタＱ１とＱ４の
共通エミッタは定電流源３に＊続され定電流■。Ｓを供
給される。トランジスタＱｓのコレクタはコレクタ抵抗
Ｒ，を介して電源に接続され、コレクタ抵抗Ｒ３の一端
はビンＹに接続されている。
共通エミッタは定電流源３に＊続され定電流■。Ｓを供
給される。トランジスタＱｓのコレクタはコレクタ抵抗
Ｒ，を介して電源に接続され、コレクタ抵抗Ｒ３の一端
はビンＹに接続されている。
トランジスタＱｓとＱ−は共通のペースバイアスＥｂを
受け、夫々のコレクタは電源＋ｖｃｃと接続されている
。
受け、夫々のコレクタは電源＋ｖｃｃと接続されている
。
直列に接続された１組のダイオードＤＩ、・・・、Ｄｎ
と他の１組のダイオードＤ’、、・・・、鳥とはカソー
ド儒が第１の差動増幅器のトランジスタＱ１並びにＱ寓
のコレクタに接続され、アノード側が第５のトランジス
タＱ−のエミッタ並びに第６のトランジスタＱ−のエミ
ッタに接続されている。
と他の１組のダイオードＤ’、、・・・、鳥とはカソー
ド儒が第１の差動増幅器のトランジスタＱ１並びにＱ寓
のコレクタに接続され、アノード側が第５のトランジス
タＱ−のエミッタ並びに第６のトランジスタＱ−のエミ
ッタに接続されている。
トランジスタＱｓ、Ｑ寓のコレクタ電流■ム。
ＩｎはトランジスタＱ１１ダイオードＤ＠・・・Ｄ、並
ヒニトランジスタＱ・、ダイオードＤ／、・・・ＤＡを
経由して形成される。トランジスタＱｓｓダイオードＤ
Ｉ・・・Ｄｎにおける夫々の電圧降下ＶＪＩ・・・をす
へ又等しいものとし、トランジスタＱｓ、ダイオードＤ
Ｚ・・・Ｄらの電圧降下ＶＪ２・・・もすべて等しいも
のとすると、夫々の電圧降下ｖＪ、並びＫＶＪ２は但し
、１．は飽和電流ですべて等しい。
ヒニトランジスタＱ・、ダイオードＤ／、・・・ＤＡを
経由して形成される。トランジスタＱｓｓダイオードＤ
Ｉ・・・Ｄｎにおける夫々の電圧降下ＶＪＩ・・・をす
へ又等しいものとし、トランジスタＱｓ、ダイオードＤ
Ｚ・・・Ｄらの電圧降下ＶＪ２・・・もすべて等しいも
のとすると、夫々の電圧降下ｖＪ、並びＫＶＪ２は但し
、１．は飽和電流ですべて等しい。
（５）式並びＫ（６）式に示すとおりとなる。直列接続
されたダイオードＤＩ・・・Ｄｎｅ Ｄ’ｔ・・・ＤＡ
のカソード側トトランジスタＱ鳳 、Ｑｓのコレクタと
の接続点４，５の電圧ＶＡとＶ、の差は ＶＡ −Ｖｍ ＝ （ａ＋１ ）（ＶＪ２ ＶＪｌ
） ”＝ （７）但しｎは直列接続され九ダイオー
ドＤＩ・・・Ｄｎ。
されたダイオードＤＩ・・・Ｄｎｅ Ｄ’ｔ・・・ＤＡ
のカソード側トトランジスタＱ鳳 、Ｑｓのコレクタと
の接続点４，５の電圧ＶＡとＶ、の差は ＶＡ −Ｖｍ ＝ （ａ＋１ ）（ＶＪ２ ＶＪｌ
） ”＝ （７）但しｎは直列接続され九ダイオー
ドＤＩ・・・Ｄｎ。
Ｄ′簸・・・Ｄ二〇数
（力式に示すとおりである。この（７）式は（５）式及
び（６）（８）式に変形出来る。
び（６）（８）式に変形出来る。
差動構成されたトランジスタＱ１ 、Ｑ冨のコレクタ電
流Ｉ、 、 １．は 但し、ｖ２９号はピンム、Ｂの入力電圧α１°はトラン
ジスタＱ１．Ｑ曹のベース接地電流増幅率 （９）式及び（７）式に示すとおシとなる。従ってコレ
クタ電流Ｉム、■■の比は ０ル式のとおシとなる。
流Ｉ、 、 １．は 但し、ｖ２９号はピンム、Ｂの入力電圧α１°はトラン
ジスタＱ１．Ｑ曹のベース接地電流増幅率 （９）式及び（７）式に示すとおシとなる。従ってコレ
クタ電流Ｉム、■■の比は ０ル式のとおシとなる。
（８）式とＱ１惑から接続点４．５の電圧ＶムとＶ、の
Ｖム−Ｖｍ＝−（ｎ＋１）（Ｖｚ−Ｖ’２） ・・曲
（＃Ｑ４式に示すとおりとなる。（６）式によりビンＡ
、Ｈの入力電圧ｖ２とｖ′２との差を（！Ｉ＋１）倍す
ると接続点４，５の電圧ＶムとＶ、との差となり無歪で
増幅が行なわれている。
Ｖム−Ｖｍ＝−（ｎ＋１）（Ｖｚ−Ｖ’２） ・・曲
（＃Ｑ４式に示すとおりとなる。（６）式によりビンＡ
、Ｈの入力電圧ｖ２とｖ′２との差を（！Ｉ＋１）倍す
ると接続点４，５の電圧ＶムとＶ、との差となり無歪で
増幅が行なわれている。
第２０差動増幅器を構成するトランジスタＱｓとＱ４は
トランジスタＱ１のコレクタ抵抗Ｒ１を介してピンＹか
ら出力電圧ｖｏ２を得ている。この出力電圧ＶＯ２は 但し、α２はトランジスタＱａ ； Ｑ４のベース接地
電流増幅率 ０１式に示すとお夛となる。（ロ）式と（至）式からピ
ンＹの出力電圧ＶＯＲは （１◆式に示すとお夛となる。
トランジスタＱ１のコレクタ抵抗Ｒ１を介してピンＹか
ら出力電圧ｖｏ２を得ている。この出力電圧ＶＯ２は 但し、α２はトランジスタＱａ ； Ｑ４のベース接地
電流増幅率 ０１式に示すとお夛となる。（ロ）式と（至）式からピ
ンＹの出力電圧ＶＯＲは （１◆式に示すとお夛となる。
第１図に示す従来の増幅器のヒンへ＠ ＪＪ −７，７
゜電圧Ｖ、とｙ ／、 との差に対応し九ビンＹの出
力電圧ＶＯ１は 但し、α３はトランジスタＱｖ 、Ｑ−のベース接地電
流増幅率 （２）式に示すとおりとなる。（２）式はｏ４式の（ｎ
＋１）の項以外はすべて同形となっているから同一振幅
の場合は両者の出力波形は同じである。従って、両者の
歪率は等しい。このため後述する第３図に示すＡＣＣア
ンプに用ｉ１出出力幅が一定になるような帰還をかける
と従来の第１図の増幅器に比べて、歪を増大することな
く利得Ｇ、は（３）式からＱＱ式に示すとおＪ）（ｎ＋
１）倍となる。又トランジスタＱｓ、ダイオードＤＩ・
・・Ｄｎ並びにトランジスタＱ・、ダイオードＤ／、・
・・Ｄ′ｆｉの等価抵抗は小さくミラー効果による周波
＃特性の劣化を抑えることが出来る。
゜電圧Ｖ、とｙ ／、 との差に対応し九ビンＹの出
力電圧ＶＯ１は 但し、α３はトランジスタＱｖ 、Ｑ−のベース接地電
流増幅率 （２）式に示すとおりとなる。（２）式はｏ４式の（ｎ
＋１）の項以外はすべて同形となっているから同一振幅
の場合は両者の出力波形は同じである。従って、両者の
歪率は等しい。このため後述する第３図に示すＡＣＣア
ンプに用ｉ１出出力幅が一定になるような帰還をかける
と従来の第１図の増幅器に比べて、歪を増大することな
く利得Ｇ、は（３）式からＱＱ式に示すとおＪ）（ｎ＋
１）倍となる。又トランジスタＱｓ、ダイオードＤＩ・
・・Ｄｎ並びにトランジスタＱ・、ダイオードＤ／、・
・・Ｄ′ｆｉの等価抵抗は小さくミラー効果による周波
＃特性の劣化を抑えることが出来る。
絡３図は本発明の増幅器をＡＣＣアンプに用いた回路図
である。トランジスタ９と１０は第２図のトランジスタ
Ｑ＊、Ｑ■に相当している。ビンＡ、Ｂは抵抗Ｒ，，Ｒ
’、を介してトランジスタＳ統されている。ダイオード
７．８には制御電源６の制御電［Ｉｃｏｘｔが等しく分
流されるのでダイオード７．８の郷価抵抗ｒ１１は Ｑ７１式のとおりとなる。従って、入力電圧Ｖ、とｙ／
。
である。トランジスタ９と１０は第２図のトランジスタ
Ｑ＊、Ｑ■に相当している。ビンＡ、Ｂは抵抗Ｒ，，Ｒ
’、を介してトランジスタＳ統されている。ダイオード
７．８には制御電源６の制御電［Ｉｃｏｘｔが等しく分
流されるのでダイオード７．８の郷価抵抗ｒ１１は Ｑ７１式のとおりとなる。従って、入力電圧Ｖ、とｙ／
。
に分圧される。この丸め、第２図の入力電圧Ｖ。
とｙ／、の差と第３図の入力電圧■１とｙ／、との関係
は ２ＶＴ ＝ （Ｒ４Ｉｃｏｓｔ＋２Ｖ７）（Ｖ５−Ｖ’３）
””” α樟（至）式に示すとおシとなる。第３図
のトランジスタ９．１０はペース入力以外はすべて第２
図のトランジスタＱｔ、Ｑｍに係わる動作条件と等しい
。
は ２ＶＴ ＝ （Ｒ４Ｉｃｏｓｔ＋２Ｖ７）（Ｖ５−Ｖ’３）
””” α樟（至）式に示すとおシとなる。第３図
のトランジスタ９．１０はペース入力以外はすべて第２
図のトランジスタＱｔ、Ｑｍに係わる動作条件と等しい
。
第２図の増幅器の利得Ｇ■は０６式に示すとおり一定で
あるから第３図のトランジスタ９，１ｏは第２図のトラ
ンジスタＱｓ、Ｑｍ と同一のペース入力を受けるよう
に制ａｍ流Ｉ Ｃ０ＮＴが制御される。
あるから第３図のトランジスタ９，１ｏは第２図のトラ
ンジスタＱｓ、Ｑｍ と同一のペース入力を受けるよう
に制ａｍ流Ｉ Ｃ０ＮＴが制御される。
第２図のトランジスタＱ、と。、の夫々ノコレクタとペ
ースとを接続したダイオード接続となし、ペースバイア
スＥｂに接続してもよい、又、トランジスタＱ１とＱ・
をダイオード接続したと同等の回路を他の半導体等で形
成してもよい。
ースとを接続したダイオード接続となし、ペースバイア
スＥｂに接続してもよい、又、トランジスタＱ１とＱ・
をダイオード接続したと同等の回路を他の半導体等で形
成してもよい。
又、トランジスタＱ１とＱ、のニオツタに抵抗を直列に
接続すれば直線性がよくなる。
接続すれば直線性がよくなる。
本発明になる増幅器は第１のトランジスタ並びに第２の
トランジスタを有する第１０差動増幅器と、第１のトラ
ンジスタのコレクタ並びに第２のトランジスタのコレク
タが夫々のペースに接続されている第３のトランジスタ
並びに第４のトランジスタを有する第２の差動増幅器と
、共通にベースバイアスされコレクタ”が電源に接続さ
れている第５のトランジスタ並びに第６のトランジスタ
と、直列接続されたｎ儂のダイオードのカソード側が第
１のトランジスタのコレクタ並びに第２のトランジスタ
のコレクタに接続され、アノード側が第５のトランジス
タ並びに第６のトランジスタのエミッタに接続されてい
るダイオード直列回路とを具備した構成としであるため
、第２の差動増１１Ｉ器のベースバイアスが直列接続さ
れたダイオードの電圧降下特性に依存している特長を有
している。このため、歪の増大並びに周波数特性の劣化
を抑えながら十分な利得を得ることが可能であり、集積
回路化して電源電圧の低い回路に適用出来る。
トランジスタを有する第１０差動増幅器と、第１のトラ
ンジスタのコレクタ並びに第２のトランジスタのコレク
タが夫々のペースに接続されている第３のトランジスタ
並びに第４のトランジスタを有する第２の差動増幅器と
、共通にベースバイアスされコレクタ”が電源に接続さ
れている第５のトランジスタ並びに第６のトランジスタ
と、直列接続されたｎ儂のダイオードのカソード側が第
１のトランジスタのコレクタ並びに第２のトランジスタ
のコレクタに接続され、アノード側が第５のトランジス
タ並びに第６のトランジスタのエミッタに接続されてい
るダイオード直列回路とを具備した構成としであるため
、第２の差動増１１Ｉ器のベースバイアスが直列接続さ
れたダイオードの電圧降下特性に依存している特長を有
している。このため、歪の増大並びに周波数特性の劣化
を抑えながら十分な利得を得ることが可能であり、集積
回路化して電源電圧の低い回路に適用出来る。
又、第５のトランジスタと第６のトランジスタとをダイ
オード接続となし、共通のベースバイアスを接続した構
成とした場合は同等の回路が形成出来る。従って、前記
と同様な効果が得られる。
オード接続となし、共通のベースバイアスを接続した構
成とした場合は同等の回路が形成出来る。従って、前記
と同様な効果が得られる。
器の一実施例の回路図、第３図は本発明の増幅器をＡＣ
Ｃ４Ｃ適用し九回路図である。
Ｃ４Ｃ適用し九回路図である。
図中符号、Ｑ、〜Ｑ、。、９．１０はトランジスタ、Ｒ
僅 、Ｒ黛 、Ｒ畠 、Ｒ，、Ｒ’、は抵抗、Ｄ、・・
・Ｄゎ。
僅 、Ｒ黛 、Ｒ畠 、Ｒ，、Ｒ’、は抵抗、Ｄ、・・
・Ｄゎ。
代理人弁理士 則 近 唐 佑 （ほか１名）第１図
第２図
Claims (2)
- （１）第１のトランジスタ並びに第２のトランジスタを
有する第１０差動増幅器と、前記第１のトランジスタの
コレクタ並びに前記第２のトランジスタのコレクタが夫
々のペースに接続されている第３のトランジスタ並びに
第４のトランジスタを有する第２の差動増幅器と、共通
にベースバイアスされコレクタが電源に接続されている
第５のトランジスタ並びに第６のトランジスタと、直列
接続され７（ａ個のダイオードのカソード側が前記第１
のトランジスタのコレクタ並びに前記第２のトランジス
タのコレクタに接続され、アノード側が前記第５のトラ
ンジスタのエミッタ並びに前記第６のトランジスタのエ
ミッタに接続されているダイオード直列回路とを具備し
、前記第２０差動増幅器の一方のマレフタ又は両方のコ
レクタから出力を得るよう構成したことを特徴とする増
幅器。 - （２） ダイオード接続され丸前記第５のトランジス
タ並びに前記第６のトランジスタとを具備し前記共通に
ベースバイアスされ九特許請求の範囲ド回路を具備した
特許請求の範囲第１項並びに［２項記載の増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096182A JPS58178614A (ja) | 1982-04-14 | 1982-04-14 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6096182A JPS58178614A (ja) | 1982-04-14 | 1982-04-14 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178614A true JPS58178614A (ja) | 1983-10-19 |
Family
ID=13157506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6096182A Pending JPS58178614A (ja) | 1982-04-14 | 1982-04-14 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178614A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0452650A2 (en) * | 1990-04-20 | 1991-10-23 | International Business Machines Corporation | Electronic gain cell |
-
1982
- 1982-04-14 JP JP6096182A patent/JPS58178614A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0452650A2 (en) * | 1990-04-20 | 1991-10-23 | International Business Machines Corporation | Electronic gain cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4156283A (en) | Multiplier circuit | |
| US4075574A (en) | Wideband differential amplifier | |
| JPS6141163B2 (ja) | ||
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JPH057883B2 (ja) | ||
| JPS58178614A (ja) | 増幅器 | |
| US4385364A (en) | Electronic gain control circuit | |
| JPS6154286B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JP3595398B2 (ja) | 複合型広帯域増幅器 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| US20010050586A1 (en) | Low supply voltage analog multiplier | |
| JPS5826686B2 (ja) | プツシユプル増幅器 | |
| JPH0212743Y2 (ja) | ||
| JPH07307628A (ja) | 可変利得増幅回路 | |
| KR850000581B1 (ko) | 신호 변환 회로 | |
| GB2047031A (en) | Power-amplifying circuit | |
| KR830001977B1 (ko) | 전력증폭 회로 | |
| JP3326635B2 (ja) | アンプ回路 | |
| JPH0474887B2 (ja) | ||
| JPS62115901A (ja) | アンプ | |
| JPH0695609B2 (ja) | 広帯域直流増幅器 | |
| JPS58186208A (ja) | 自動利得制御増幅器 | |
| JPH0140527B2 (ja) | ||
| JPS62171308A (ja) | 差動増幅器 |