JPS58178614A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS58178614A JPS58178614A JP6096182A JP6096182A JPS58178614A JP S58178614 A JPS58178614 A JP S58178614A JP 6096182 A JP6096182 A JP 6096182A JP 6096182 A JP6096182 A JP 6096182A JP S58178614 A JPS58178614 A JP S58178614A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- amplifier
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は増幅器に係わシ、特に2組の差動増幅器で形成
された増幅器に関する。
された増幅器に関する。
従来の増幅器は第111に示すととく差動構成されたト
ランジスタQv、Q−のベースにビンA。
ランジスタQv、Q−のベースにビンA。
Bから入力され九信号を増幅してビンYから出力する。
第1図中符号十vccは電源、 gbはベースバイアス
、1は定電流源である。
、1は定電流源である。
定電流源1の定電流I01とビンYの出力電圧vo1は
但し、VCCは電源+VCCの電圧
R*は)ランジスタQ、。のコレクタ抵抗(1)式に示
すとおりとなる。トランジスタQv+Q$の夫々のエミ
ッタ接合抵抗r@7 、 f@6は但し、■?=□ (2)式に示すとおりとなシ、増幅器の利得Glは(3
)式に示すとおりとなり、(2)式、(3)式より利得
力電圧V。1により定tb、電源+VCCの電圧VCC
とビンYの出力電圧v0.との差が十分でないと所定の
利得G1が得られない等の欠点を有している。
すとおりとなる。トランジスタQv+Q$の夫々のエミ
ッタ接合抵抗r@7 、 f@6は但し、■?=□ (2)式に示すとおりとなシ、増幅器の利得Glは(3
)式に示すとおりとなり、(2)式、(3)式より利得
力電圧V。1により定tb、電源+VCCの電圧VCC
とビンYの出力電圧v0.との差が十分でないと所定の
利得G1が得られない等の欠点を有している。
本発明の目的は信号を分圧するダイオード回路において
分圧比を制御して、入力される第一〇差動の信号を一定
にすることにより、出力信号の振幅が一定となる使用法
では歪を減少し、簡単な回路で、比較的安定し九高利得
が得られる増幅器を提供するにある。
分圧比を制御して、入力される第一〇差動の信号を一定
にすることにより、出力信号の振幅が一定となる使用法
では歪を減少し、簡単な回路で、比較的安定し九高利得
が得られる増幅器を提供するにある。
以下、本発明になる増幅器の一実施例を図面と共に詳述
する。
する。
第2図において、トランジスタQx、Q重は第1の差動
増幅器である。トランジスタQ凰 、Qsの共通エミッ
タは定電流源2に接続され定電流I02を供給される。
増幅器である。トランジスタQ凰 、Qsの共通エミッ
タは定電流源2に接続され定電流I02を供給される。
トランジスタQs’*Q寓のコレクタは第20差動増幅
器を形成するトランジスタQa、Qhのベースに接続さ
れている。
器を形成するトランジスタQa、Qhのベースに接続さ
れている。
第20差動増幅器を形成するトランジスタQ1とQ4の
共通エミッタは定電流源3に*続され定電流■。Sを供
給される。トランジスタQsのコレクタはコレクタ抵抗
R,を介して電源に接続され、コレクタ抵抗R3の一端
はビンYに接続されている。
共通エミッタは定電流源3に*続され定電流■。Sを供
給される。トランジスタQsのコレクタはコレクタ抵抗
R,を介して電源に接続され、コレクタ抵抗R3の一端
はビンYに接続されている。
トランジスタQsとQ−は共通のペースバイアスEbを
受け、夫々のコレクタは電源+vccと接続されている
。
受け、夫々のコレクタは電源+vccと接続されている
。
直列に接続された1組のダイオードDI、・・・、Dn
と他の1組のダイオードD’、、・・・、鳥とはカソー
ド儒が第1の差動増幅器のトランジスタQ1並びにQ寓
のコレクタに接続され、アノード側が第5のトランジス
タQ−のエミッタ並びに第6のトランジスタQ−のエミ
ッタに接続されている。
と他の1組のダイオードD’、、・・・、鳥とはカソー
ド儒が第1の差動増幅器のトランジスタQ1並びにQ寓
のコレクタに接続され、アノード側が第5のトランジス
タQ−のエミッタ並びに第6のトランジスタQ−のエミ
ッタに接続されている。
トランジスタQs、Q寓のコレクタ電流■ム。
InはトランジスタQ11ダイオードD@・・・D、並
ヒニトランジスタQ・、ダイオードD/、・・・DAを
経由して形成される。トランジスタQssダイオードD
I・・・Dnにおける夫々の電圧降下VJI・・・をす
へ又等しいものとし、トランジスタQs、ダイオードD
Z・・・Dらの電圧降下VJ2・・・もすべて等しいも
のとすると、夫々の電圧降下vJ、並びKVJ2は但し
、1.は飽和電流ですべて等しい。
ヒニトランジスタQ・、ダイオードD/、・・・DAを
経由して形成される。トランジスタQssダイオードD
I・・・Dnにおける夫々の電圧降下VJI・・・をす
へ又等しいものとし、トランジスタQs、ダイオードD
Z・・・Dらの電圧降下VJ2・・・もすべて等しいも
のとすると、夫々の電圧降下vJ、並びKVJ2は但し
、1.は飽和電流ですべて等しい。
(5)式並びK(6)式に示すとおりとなる。直列接続
されたダイオードDI・・・Dne D’t・・・DA
のカソード側トトランジスタQ鳳 、Qsのコレクタと
の接続点4,5の電圧VAとV、の差は VA −Vm = (a+1 )(VJ2 VJl
) ”= (7)但しnは直列接続され九ダイオー
ドDI・・・Dn。
されたダイオードDI・・・Dne D’t・・・DA
のカソード側トトランジスタQ鳳 、Qsのコレクタと
の接続点4,5の電圧VAとV、の差は VA −Vm = (a+1 )(VJ2 VJl
) ”= (7)但しnは直列接続され九ダイオー
ドDI・・・Dn。
D′簸・・・D二〇数
(力式に示すとおりである。この(7)式は(5)式及
び(6)(8)式に変形出来る。
び(6)(8)式に変形出来る。
差動構成されたトランジスタQ1 、Q冨のコレクタ電
流I、 、 1.は 但し、v29号はピンム、Bの入力電圧α1°はトラン
ジスタQ1.Q曹のベース接地電流増幅率 (9)式及び(7)式に示すとおシとなる。従ってコレ
クタ電流Iム、■■の比は 0ル式のとおシとなる。
流I、 、 1.は 但し、v29号はピンム、Bの入力電圧α1°はトラン
ジスタQ1.Q曹のベース接地電流増幅率 (9)式及び(7)式に示すとおシとなる。従ってコレ
クタ電流Iム、■■の比は 0ル式のとおシとなる。
(8)式とQ1惑から接続点4.5の電圧VムとV、の
Vム−Vm=−(n+1)(Vz−V’2) ・・曲
(#Q4式に示すとおりとなる。(6)式によりビンA
、Hの入力電圧v2とv′2との差を(!I+1)倍す
ると接続点4,5の電圧VムとV、との差となり無歪で
増幅が行なわれている。
Vム−Vm=−(n+1)(Vz−V’2) ・・曲
(#Q4式に示すとおりとなる。(6)式によりビンA
、Hの入力電圧v2とv′2との差を(!I+1)倍す
ると接続点4,5の電圧VムとV、との差となり無歪で
増幅が行なわれている。
第20差動増幅器を構成するトランジスタQsとQ4は
トランジスタQ1のコレクタ抵抗R1を介してピンYか
ら出力電圧vo2を得ている。この出力電圧VO2は 但し、α2はトランジスタQa ; Q4のベース接地
電流増幅率 01式に示すとお夛となる。(ロ)式と(至)式からピ
ンYの出力電圧VORは (1◆式に示すとお夛となる。
トランジスタQ1のコレクタ抵抗R1を介してピンYか
ら出力電圧vo2を得ている。この出力電圧VO2は 但し、α2はトランジスタQa ; Q4のベース接地
電流増幅率 01式に示すとお夛となる。(ロ)式と(至)式からピ
ンYの出力電圧VORは (1◆式に示すとお夛となる。
第1図に示す従来の増幅器のヒンへ@ JJ −7,7
゜電圧V、とy /、 との差に対応し九ビンYの出
力電圧VO1は 但し、α3はトランジスタQv 、Q−のベース接地電
流増幅率 (2)式に示すとおりとなる。(2)式はo4式の(n
+1)の項以外はすべて同形となっているから同一振幅
の場合は両者の出力波形は同じである。従って、両者の
歪率は等しい。このため後述する第3図に示すACCア
ンプに用i1出出力幅が一定になるような帰還をかける
と従来の第1図の増幅器に比べて、歪を増大することな
く利得G、は(3)式からQQ式に示すとおJ)(n+
1)倍となる。又トランジスタQs、ダイオードDI・
・・Dn並びにトランジスタQ・、ダイオードD/、・
・・D′fiの等価抵抗は小さくミラー効果による周波
#特性の劣化を抑えることが出来る。
゜電圧V、とy /、 との差に対応し九ビンYの出
力電圧VO1は 但し、α3はトランジスタQv 、Q−のベース接地電
流増幅率 (2)式に示すとおりとなる。(2)式はo4式の(n
+1)の項以外はすべて同形となっているから同一振幅
の場合は両者の出力波形は同じである。従って、両者の
歪率は等しい。このため後述する第3図に示すACCア
ンプに用i1出出力幅が一定になるような帰還をかける
と従来の第1図の増幅器に比べて、歪を増大することな
く利得G、は(3)式からQQ式に示すとおJ)(n+
1)倍となる。又トランジスタQs、ダイオードDI・
・・Dn並びにトランジスタQ・、ダイオードD/、・
・・D′fiの等価抵抗は小さくミラー効果による周波
#特性の劣化を抑えることが出来る。
絡3図は本発明の増幅器をACCアンプに用いた回路図
である。トランジスタ9と10は第2図のトランジスタ
Q*、Q■に相当している。ビンA、Bは抵抗R,,R
’、を介してトランジスタS統されている。ダイオード
7.8には制御電源6の制御電[Icoxtが等しく分
流されるのでダイオード7.8の郷価抵抗r11は Q71式のとおりとなる。従って、入力電圧V、とy/
。
である。トランジスタ9と10は第2図のトランジスタ
Q*、Q■に相当している。ビンA、Bは抵抗R,,R
’、を介してトランジスタS統されている。ダイオード
7.8には制御電源6の制御電[Icoxtが等しく分
流されるのでダイオード7.8の郷価抵抗r11は Q71式のとおりとなる。従って、入力電圧V、とy/
。
に分圧される。この丸め、第2図の入力電圧V。
とy/、の差と第3図の入力電圧■1とy/、との関係
は 2VT = (R4Icost+2V7)(V5−V’3)
””” α樟(至)式に示すとおシとなる。第3図
のトランジスタ9.10はペース入力以外はすべて第2
図のトランジスタQt、Qmに係わる動作条件と等しい
。
は 2VT = (R4Icost+2V7)(V5−V’3)
””” α樟(至)式に示すとおシとなる。第3図
のトランジスタ9.10はペース入力以外はすべて第2
図のトランジスタQt、Qmに係わる動作条件と等しい
。
第2図の増幅器の利得G■は06式に示すとおり一定で
あるから第3図のトランジスタ9,1oは第2図のトラ
ンジスタQs、Qm と同一のペース入力を受けるよう
に制am流I C0NTが制御される。
あるから第3図のトランジスタ9,1oは第2図のトラ
ンジスタQs、Qm と同一のペース入力を受けるよう
に制am流I C0NTが制御される。
第2図のトランジスタQ、と。、の夫々ノコレクタとペ
ースとを接続したダイオード接続となし、ペースバイア
スEbに接続してもよい、又、トランジスタQ1とQ・
をダイオード接続したと同等の回路を他の半導体等で形
成してもよい。
ースとを接続したダイオード接続となし、ペースバイア
スEbに接続してもよい、又、トランジスタQ1とQ・
をダイオード接続したと同等の回路を他の半導体等で形
成してもよい。
又、トランジスタQ1とQ、のニオツタに抵抗を直列に
接続すれば直線性がよくなる。
接続すれば直線性がよくなる。
本発明になる増幅器は第1のトランジスタ並びに第2の
トランジスタを有する第10差動増幅器と、第1のトラ
ンジスタのコレクタ並びに第2のトランジスタのコレク
タが夫々のペースに接続されている第3のトランジスタ
並びに第4のトランジスタを有する第2の差動増幅器と
、共通にベースバイアスされコレクタ”が電源に接続さ
れている第5のトランジスタ並びに第6のトランジスタ
と、直列接続されたn儂のダイオードのカソード側が第
1のトランジスタのコレクタ並びに第2のトランジスタ
のコレクタに接続され、アノード側が第5のトランジス
タ並びに第6のトランジスタのエミッタに接続されてい
るダイオード直列回路とを具備した構成としであるため
、第2の差動増11I器のベースバイアスが直列接続さ
れたダイオードの電圧降下特性に依存している特長を有
している。このため、歪の増大並びに周波数特性の劣化
を抑えながら十分な利得を得ることが可能であり、集積
回路化して電源電圧の低い回路に適用出来る。
トランジスタを有する第10差動増幅器と、第1のトラ
ンジスタのコレクタ並びに第2のトランジスタのコレク
タが夫々のペースに接続されている第3のトランジスタ
並びに第4のトランジスタを有する第2の差動増幅器と
、共通にベースバイアスされコレクタ”が電源に接続さ
れている第5のトランジスタ並びに第6のトランジスタ
と、直列接続されたn儂のダイオードのカソード側が第
1のトランジスタのコレクタ並びに第2のトランジスタ
のコレクタに接続され、アノード側が第5のトランジス
タ並びに第6のトランジスタのエミッタに接続されてい
るダイオード直列回路とを具備した構成としであるため
、第2の差動増11I器のベースバイアスが直列接続さ
れたダイオードの電圧降下特性に依存している特長を有
している。このため、歪の増大並びに周波数特性の劣化
を抑えながら十分な利得を得ることが可能であり、集積
回路化して電源電圧の低い回路に適用出来る。
又、第5のトランジスタと第6のトランジスタとをダイ
オード接続となし、共通のベースバイアスを接続した構
成とした場合は同等の回路が形成出来る。従って、前記
と同様な効果が得られる。
オード接続となし、共通のベースバイアスを接続した構
成とした場合は同等の回路が形成出来る。従って、前記
と同様な効果が得られる。
器の一実施例の回路図、第3図は本発明の増幅器をAC
C4C適用し九回路図である。
C4C適用し九回路図である。
図中符号、Q、〜Q、。、9.10はトランジスタ、R
僅 、R黛 、R畠 、R,、R’、は抵抗、D、・・
・Dゎ。
僅 、R黛 、R畠 、R,、R’、は抵抗、D、・・
・Dゎ。
代理人弁理士 則 近 唐 佑 (ほか1名)第1図
第2図
Claims (2)
- (1)第1のトランジスタ並びに第2のトランジスタを
有する第10差動増幅器と、前記第1のトランジスタの
コレクタ並びに前記第2のトランジスタのコレクタが夫
々のペースに接続されている第3のトランジスタ並びに
第4のトランジスタを有する第2の差動増幅器と、共通
にベースバイアスされコレクタが電源に接続されている
第5のトランジスタ並びに第6のトランジスタと、直列
接続され7(a個のダイオードのカソード側が前記第1
のトランジスタのコレクタ並びに前記第2のトランジス
タのコレクタに接続され、アノード側が前記第5のトラ
ンジスタのエミッタ並びに前記第6のトランジスタのエ
ミッタに接続されているダイオード直列回路とを具備し
、前記第20差動増幅器の一方のマレフタ又は両方のコ
レクタから出力を得るよう構成したことを特徴とする増
幅器。 - (2) ダイオード接続され丸前記第5のトランジス
タ並びに前記第6のトランジスタとを具備し前記共通に
ベースバイアスされ九特許請求の範囲ド回路を具備した
特許請求の範囲第1項並びに[2項記載の増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6096182A JPS58178614A (ja) | 1982-04-14 | 1982-04-14 | 増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6096182A JPS58178614A (ja) | 1982-04-14 | 1982-04-14 | 増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58178614A true JPS58178614A (ja) | 1983-10-19 |
Family
ID=13157506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6096182A Pending JPS58178614A (ja) | 1982-04-14 | 1982-04-14 | 増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58178614A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0452650A2 (en) * | 1990-04-20 | 1991-10-23 | International Business Machines Corporation | Electronic gain cell |
-
1982
- 1982-04-14 JP JP6096182A patent/JPS58178614A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0452650A2 (en) * | 1990-04-20 | 1991-10-23 | International Business Machines Corporation | Electronic gain cell |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4156283A (en) | Multiplier circuit | |
US4075574A (en) | Wideband differential amplifier | |
JPS6141163B2 (ja) | ||
JP3251759B2 (ja) | 可変利得増幅回路 | |
JPH057883B2 (ja) | ||
JPS58178614A (ja) | 増幅器 | |
US4385364A (en) | Electronic gain control circuit | |
JPS6154286B2 (ja) | ||
JPH03112214A (ja) | 電圧比較回路 | |
JP3595398B2 (ja) | 複合型広帯域増幅器 | |
JP3507530B2 (ja) | 対数変換回路 | |
US20010050586A1 (en) | Low supply voltage analog multiplier | |
JPS5826686B2 (ja) | プツシユプル増幅器 | |
JPH0212743Y2 (ja) | ||
JPH07307628A (ja) | 可変利得増幅回路 | |
KR850000581B1 (ko) | 신호 변환 회로 | |
GB2047031A (en) | Power-amplifying circuit | |
KR830001977B1 (ko) | 전력증폭 회로 | |
JP3326635B2 (ja) | アンプ回路 | |
JPH0474887B2 (ja) | ||
JPS62115901A (ja) | アンプ | |
JPH0695609B2 (ja) | 広帯域直流増幅器 | |
JPS58186208A (ja) | 自動利得制御増幅器 | |
JPH0140527B2 (ja) | ||
JPS62171308A (ja) | 差動増幅器 |