JPS58177068A - フアクシミリ - Google Patents

フアクシミリ

Info

Publication number
JPS58177068A
JPS58177068A JP5908182A JP5908182A JPS58177068A JP S58177068 A JPS58177068 A JP S58177068A JP 5908182 A JP5908182 A JP 5908182A JP 5908182 A JP5908182 A JP 5908182A JP S58177068 A JPS58177068 A JP S58177068A
Authority
JP
Japan
Prior art keywords
recording
address
line
decoding
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5908182A
Other languages
English (en)
Inventor
Toru Nitta
徹 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP5908182A priority Critical patent/JPS58177068A/ja
Publication of JPS58177068A publication Critical patent/JPS58177068A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Storing Facsimile Image Data (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は主走査において離散的に1ラインを記録する7
アクンミリに関する。
平向走査形デジタルファクシミリ(以下ファクシミリと
称する)において、主走査方向の記録を行う場合、画素
あるいは連続しだ画素の染まり(以下ブロックと称する
)の配列順に順次配録を行う方式が通常とられている。
しかし、前I己の方式では、例えば感熱記録の場合には
局部的に熱が集中し画質および部品等の劣化の一因とな
る事や、I!亀記録の場合には11L極間の容重結合あ
るいは記録特性の違いによって1[荷の移動が生じやす
ぐ、ゴーストが生じる等の欠点がある。こうした欠点を
防ぐため、画素あるいはブロックの記録順序を変えて、
最初に端の画素、次に真ん中の画素という様に、@接す
る画素あるいはブロックを連続して記録しない方式が提
案されている。しかし本方式を実行する場合、少くとも
1走査分の画素(以下lラインと称する)を一度記録回
路内に蓄える必要があり、ハードウェアが大きくなる欠
点がある〇 一方、ファクシミリにh・いてFi7アク7ミリ画信号
を符号化することでファクシミリ画信号の冗長度を抑圧
し、伝送効率を向上させる参が、一般に行なわれている
。このため受信機においては、伝送されてきた符号を逐
次画信号に変換する復号回路があ夛、この中には、1ラ
インを合成するためのラインメモリを有している。
従来の7アクシミリにおいては、記録回路と復号(ロ)
路が独立した回路として傳成されていたため、互いに1
ライン分以上の記憶機能を有しそのために多くのハード
ウェアを必要とする欠点があった。
本発明の目的は、前記欠点を除去し、軸性的なハードウ
ェアにより良質な記録を得るファクシミリを提供する事
にある。
前記目的を達成するために、本発明によるファクシミリ
は、入力してくる画素あるいはブロックを逐次離散した
位置に分配し記録する記録回路と、該記録回路において
記録する順番に従って画素あるいはブロックを出力する
復号回路を有し、該復号回路においてlラインの復号が
完了すると、該ラインを読み出し、離散的に分配しなが
ら1ラインのh記録を行う様に粥成しである。
以下、図面等を参照して本発明をさらに詳しく説明する
。説明を簡単にするために、1ラインの画素数を10画
素とし、画素名を記録位置に従って左−より1乃至10
とする。そして各画素の記鱈順を1,6,2,7..3
,8,4,9,5.10とする。
復号回路はラインメモリを1ライン有し復号した後に記
録を行なら方式とする。記録方式は静電記録方式とし記
録電極と背面ik極が共にONになった位置にN記録を
行なうものとする。
第1図は、本発明のl実施例のブロック図で、1は復号
部、2は書込アドレスカウンタ、3は続出アドレスカウ
ンタ、4は読出アドレス変換RIOM5はアドレスセレ
クタ、6はメモリ、7はHe鯨電極駆動回路、8は記録
アドレスカウンタ、9I/′i記録アドレスデコーダ、
10ti背thI電極駆動回路、11は記録電極、12
は背面電極である。
第2図に館、出アドレス変換RUM4の内容を入力、出
力の値を10進数で示す′0 第3図に記録篭allと背l11o電極12の位置関係
、および背面1kL健駆動回路10を検数する10個の
駆動回路と背l1kli!l、#Aの接続関係を示して
いる。
次に上記実施例の動作を説明する。復号部1はアドレス
セレクタ5が畳込アドレスをメモリアドレスとして選択
する様にセレクタ制御信号を設犀したのち、畳込制御信
号をONにして書込アドレスカウンタ2のりyアを鱗除
し、畳込クロックとそれに同期した畳込データを発生す
る。畳込クロックは畳込アドレスカウンタ2とメモリ6
に供給され、メモリ6に畳込データを書込むと同時に畳
込アドレスの更新も行なう。復号部は畳込終了信号がO
Nになり、1247分の符号受信が完了すると1ライン
の復号を終了し、畳込制御信号をOF Fにする。この
結果メモリ6のO帯地から9傘地に画信号の畳込が終了
する。
次にアドレスセレクタ5が変換アドレスをメモリアドレ
スとして選択する様にセレクタ制御信号を設定したのち
、続出、制御信号をONにして続出および配球を開始す
る。読出制御信号がONになると、続出アドレスカウン
タ3はクリアが解除され続出クロックに同期して計数を
行ない、続出アドレスセレクタする。続出アドレスは、
続出アドレスi94kLUM4により、変換アドレスに
変換され、アドレスセレクタ5をへてメモリアドレスと
してメモリ6に供給する。従って記録画信号はに換アド
レスで示されたアドレスの内容のJIkLに出力し、記
録1kL極駆動回路で駆動され、記録電極は画信号に対
応してON 、 (J11″Fを行なう。読出、終了信
号がONになると復号部1は続出制御信号をOFFにし
て1ラインの続出を終了する。1方記録アドレスカウン
タ8は、続出制御信号がONになると読出クロックに同
期して計数を行ない、記録アドレスを出力する。記録ア
ドレスは記録アドレスデコーダ9によりデコードされ、
背面電極駆動回路10内の1つの駆動回路を駆動する。
記録アドレスカウンタ8の計数に応じて駆動回路は1か
ら1−企に駆動し、第3図に示す様に記録位#a−が、
1゜6.2,7,3,8,4,9,5.10の背1IN
111L憔をj−査に選択椙動する。従ってメモリ6か
ら変換アドレスに応じて読出したlピ録画信号は変換ア
ドレスに応じた背面電極上で逐時(JN−OFF を繰
り返して移wy+Lxラインを記録する。
同一ラインを複数回配球する場合は、前記脱出記録動作
を必要回数行なう拳で実現できる。
本実施例では復号回路のラインメモリを1ラインとした
が、処理能力を上けるため被数ラインの構成をとった場
合も本例に示す様に読出アドレスカウンタ出力を読出ア
ドレス変11kROMを用いてアドレス変換する事によ
シ、記録回路に応じて画毎号を胱出す拳ができる。
本実施例では、1画素の単位で記録したか複数画素を1
ブロツクとして記録する場合は記録画信号′frlブロ
ック分記憶する要素と記録電極駆動回路に1ブロツク分
の駆動回路を加える事で実現できる。また、背面電極駆
動回路の各駆動回路と、篭悼の位置の関係を記録の順番
に固定したが、記録アドレスカウンタの出力を記録アド
レス変換用の1(OMを用いて変mしたのち記録アドレ
スデコードに入力する構成をとる事で、ROMの内容の
変換で記録の順番と電憔の位置の関係を簡単に変える事
もできる。さらに、本実施例では静電記録方式について
示したが感熱記録の場曾も駆動回路の構成を変えること
で夾玩できる。
本発明は以上説明したように、記録回路の画素の紀鯨編
に応じて、復号回路の画素の胱出しを行なうように構成
することにより、記録回路のハードウェアvh減する拳
ができる。
【図面の簡単な説明】
第1図は本発明の1実施例で、l・・・・・・複号部、
2・・・・・・誓込アドレスカウンタ、3・・・・・・
読出アドレスカウンタ、4・・・・・・読出アドレス変
%ROM、5・・・・・・アドレスセレクタ、6・・・
・・・メモリ、7・・・・・・記録電極、8・・・・・
・記録アドレスカウンタ、9・・・・・・6[;録アド
レスデコーダ、10・・・・・・背面電極駆動回路、1
1・・・・・・記録電極、12・・・・・・背面電極で
ある。 第2図は読出アドレス変換)10Mの内容を示す。 第3図は記録電極と背面′v!L極と背面電極駆動回路
の関係を示してお夛、11・・・・・・記録電極、12
・・・・・・背面11IL極、10・:・・・・背面電
極駆動回路である。 背面を極12の谷数字は画素名を示している。背面S、
極駆動回路lO内の谷数字は駆動回路名を示している。

Claims (2)

    【特許請求の範囲】
  1. (1)主走査方向を記録する場合に一定の111番に従
    って離散した位置の画素を選択しながら、ラインk t
    ie録するデジタルファクシミリにおいて、符号化され
    たファクシミリ画信号を復号化する手段と、復号化され
    たファクシミリ画信号をすくなくとも1走査側分以上記
    憶する手段と、蓄積されたファクシミリ画信号をBピ録
    を行なう11番に従って絖み出す復号手段と、読み出さ
    れるファクシミリ画信号を逐次離散した位置に分配し配
    録を行なうdじ録十段とを包含し、該復号手段において
    lラインの復号が完了すると該1ラインのファクシミリ
    画信号を該記録手段で記録する順番に従って仇み出し、
    1oJ時に離散的に分配しなからlラインの記録を付な
    う事を特徴とするファクシミリ。
  2. (2)初号回路内の復号化した画信号を記憶しているメ
    モリの読み出しアドレスの発生に、記録II釜をeピ憶
    しているリードオンリーメモリ金相い記録する順番に従
    って画素を記録回路に対して出力する事を特徴とする特
    許請求の雄I!囲第(1)項記載のファクシミリ。
JP5908182A 1982-04-09 1982-04-09 フアクシミリ Pending JPS58177068A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5908182A JPS58177068A (ja) 1982-04-09 1982-04-09 フアクシミリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5908182A JPS58177068A (ja) 1982-04-09 1982-04-09 フアクシミリ

Publications (1)

Publication Number Publication Date
JPS58177068A true JPS58177068A (ja) 1983-10-17

Family

ID=13103034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5908182A Pending JPS58177068A (ja) 1982-04-09 1982-04-09 フアクシミリ

Country Status (1)

Country Link
JP (1) JPS58177068A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132485A (ja) * 1987-10-30 1990-05-21 Nec Corp データ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132485A (ja) * 1987-10-30 1990-05-21 Nec Corp データ処理装置

Similar Documents

Publication Publication Date Title
AU676012B2 (en) Dual memory buffer scheme for providing multiple data streams from stored data
US5621464A (en) Method of reordering a decoded video picture sequence
KR100928324B1 (ko) 압축된 동영상을 복원하기 위한 프레임 버퍼 메모리 운영방법 및 이에 적합한 디코딩 장치
AU641726B2 (en) Transmission system for digitised television images
CN104052954A (zh) 图像处理设备及图像处理方法
JPH06225292A (ja) イメージデコーデングシステムのためのモジュールメモリ
JPS58177068A (ja) フアクシミリ
JPH09312828A (ja) 再生装置及びデータ処理装置
JP4048615B2 (ja) 画素数変換装置およびディジタルカメラ装置
KR0138000B1 (ko) 디지탈 비디오 신호 처리 장치(processing system for digital video signal)
EP0831661A2 (en) Apparatus for decoding variable length coded data
JPS6028373A (ja) 画像信号の復号化装置
JP4343484B2 (ja) イメージデータ処理装置及び撮像システム
JP2000092493A (ja) 映像復号装置及び映像復号方法
JP4155874B2 (ja) 画像変換装置および画像変換方法
JP4121007B2 (ja) 画像読み取り装置及び画像形成装置
JPS5843671A (ja) フレ−ム・トランスフア型撮像素子
JP2506705B2 (ja) 階層的画像における符号化復号化装置
JPS61244183A (ja) 走査変換方式
JPH05191801A (ja) 動画像復号化装置のフレームメモリ制御方式
JPH0575780A (ja) 画像読取り装置
JPS59122184A (ja) 固体撮像装置
JP2001186524A (ja) ビデオ信号復号装置
JP2000032355A (ja) カメラの制御装置およびカメラの制御方法並びに記憶媒体
JP2001223878A (ja) 画像変換装置、画像変換方法及び記録媒体