JPS58172032A - コンパンダシステム - Google Patents
コンパンダシステムInfo
- Publication number
- JPS58172032A JPS58172032A JP5507082A JP5507082A JPS58172032A JP S58172032 A JPS58172032 A JP S58172032A JP 5507082 A JP5507082 A JP 5507082A JP 5507082 A JP5507082 A JP 5507082A JP S58172032 A JPS58172032 A JP S58172032A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- compression
- limiter
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、信号伝送・記録媒体の送信・記録側にコンプ
レッサ（圧縮器）を、受信・再生側にエクスパンダ（伸
張器）を、それぞれ配設して成るコンパンダシステムに
関するものである。
レッサ（圧縮器）を、受信・再生側にエクスパンダ（伸
張器）を、それぞれ配設して成るコンパンダシステムに
関するものである。
この種のコンパンダシステムは、たとえばテープレコー
ダによる記録・再生時に混入するノイズや、信号伝送時
に混入するノイズ等を低減するためのノイズリダクショ
ンシステムとして多く用いられている。このシステムは
、記録媒体や伝送媒体のダイナミックレンジに応じて、
入力側（記録側又は送信側）で信号のダイナミックレン
ジを圧縮し、出力側〔再生側又は受信側）で上記圧縮さ
れたダイナミックレンジを元にもどす伸張を行なってい
る。
ダによる記録・再生時に混入するノイズや、信号伝送時
に混入するノイズ等を低減するためのノイズリダクショ
ンシステムとして多く用いられている。このシステムは
、記録媒体や伝送媒体のダイナミックレンジに応じて、
入力側（記録側又は送信側）で信号のダイナミックレン
ジを圧縮し、出力側〔再生側又は受信側）で上記圧縮さ
れたダイナミックレンジを元にもどす伸張を行なってい
る。
ところで、このようなコンパンダシステムに対して、リ
ミッタ回路を上記入力側に設ける使用形態が多い。この
リミッタ回路は、一般的には、上記記録媒体等のダイナ
ミックレンジの上限レベル、いわゆる飽和レベルを越え
ないように入力信号を制限するためのものであるが、こ
の場合には、さらに、出力端子側で元の入力信号のダイ
ナミックレンシヲ必要としないコンパンダシステムＫ（
７２４４されることも多い。これは、たとえば高忠実度
再生等の要求からは外れるものであるが、現実にはさほ
どの高忠実度が要求されない場合も多く、たとえば、会
話等の伝送、あるいは記録再生時には、ソース側のダイ
ナミックレンジをそのまま再現する必要性が乏しい。ま
た、音某再生等の場合でも、いわゆるパックグラウンド
ミュージック的に聴取する時間の方が多く、極度に高忠
実度再生を実現しても、外部から完全に遮音されたりス
ニングルームで音楽鑑賞に専念する場合でなければ、高
忠実度再生の効用を充分に発揮できない。たとえば、読
書や手仕事や会話等の日常的な一般作業と並行して音楽
を流しておく場合には、ビアニツシモからフォルテツシ
モまでの広いダイナミックレンジによる高忠実度再生は
かえって上記作業の妨げとなることもあり、むしろ狭い
ダイナミックレンジによる再生が望まれることもある。
ミッタ回路を上記入力側に設ける使用形態が多い。この
リミッタ回路は、一般的には、上記記録媒体等のダイナ
ミックレンジの上限レベル、いわゆる飽和レベルを越え
ないように入力信号を制限するためのものであるが、こ
の場合には、さらに、出力端子側で元の入力信号のダイ
ナミックレンシヲ必要としないコンパンダシステムＫ（
７２４４されることも多い。これは、たとえば高忠実度
再生等の要求からは外れるものであるが、現実にはさほ
どの高忠実度が要求されない場合も多く、たとえば、会
話等の伝送、あるいは記録再生時には、ソース側のダイ
ナミックレンジをそのまま再現する必要性が乏しい。ま
た、音某再生等の場合でも、いわゆるパックグラウンド
ミュージック的に聴取する時間の方が多く、極度に高忠
実度再生を実現しても、外部から完全に遮音されたりス
ニングルームで音楽鑑賞に専念する場合でなければ、高
忠実度再生の効用を充分に発揮できない。たとえば、読
書や手仕事や会話等の日常的な一般作業と並行して音楽
を流しておく場合には、ビアニツシモからフォルテツシ
モまでの広いダイナミックレンジによる高忠実度再生は
かえって上記作業の妨げとなることもあり、むしろ狭い
ダイナミックレンジによる再生が望まれることもある。
このような現実的な要求に応じて、たとえば第１図に示
すようなコンパンダシステムが考えられる。この第１図
において、入力端子１とテープレコーダの磁気テープ等
の記録媒体（一般的には信号伝送媒体）２との間に、リ
ミッタ回路３と圧縮器〔コンプレッサ）４とを直列に挿
入接続し、記録媒体２と出力端子５との間に伸張器（エ
クスパンダ）６を挿入接続して、コンパンダシステムを
構成している。
すようなコンパンダシステムが考えられる。この第１図
において、入力端子１とテープレコーダの磁気テープ等
の記録媒体（一般的には信号伝送媒体）２との間に、リ
ミッタ回路３と圧縮器〔コンプレッサ）４とを直列に挿
入接続し、記録媒体２と出力端子５との間に伸張器（エ
クスパンダ）６を挿入接続して、コンパンダシステムを
構成している。
このような従来のコンパンダシステムにおいては、圧縮
器４、伸張器６の他に、リミッタ回路３が必要であり、
その分だけ部品点数が増大し回路構成が複雑化する。特
に、前述のような要求を満足させるためのリミッタ回路
３内には、可変利得増幅器が必要とされ、入力側では圧
縮器４用とリミッタ回路３用の２個の可変利得増幅器が
必要となって、ハードウェアコストが高くなる。
器４、伸張器６の他に、リミッタ回路３が必要であり、
その分だけ部品点数が増大し回路構成が複雑化する。特
に、前述のような要求を満足させるためのリミッタ回路
３内には、可変利得増幅器が必要とされ、入力側では圧
縮器４用とリミッタ回路３用の２個の可変利得増幅器が
必要となって、ハードウェアコストが高くなる。
本発明は、このような点に鑑みて、回路構成簡単で、特
に圧縮回路用の可変利得増幅器をリミッタ回路用に兼用
することができ、安価で特性の良好なリミッタ効果を有
するコンパンダシステムノ提供を目的とする。
に圧縮回路用の可変利得増幅器をリミッタ回路用に兼用
することができ、安価で特性の良好なリミッタ効果を有
するコンパンダシステムノ提供を目的とする。
すなわち、本発明に係るコンパンダシステムの特徴は、
信号伝送媒体の入力側に圧縮回路を出力側に伸張回路を
それぞれ配設して上記媒体のダイナミックレンジを実質
的に拡大するコンパンダシステムにおいて、上記圧縮回
路の圧縮特性と上記伸張回路の伸張特性とを互いに非対
称とすることにより、全体としてリミッタ特性を得るよ
うにしたことである。
信号伝送媒体の入力側に圧縮回路を出力側に伸張回路を
それぞれ配設して上記媒体のダイナミックレンジを実質
的に拡大するコンパンダシステムにおいて、上記圧縮回
路の圧縮特性と上記伸張回路の伸張特性とを互いに非対
称とすることにより、全体としてリミッタ特性を得るよ
うにしたことである。
特に、上記コンパンダシステムとして、圧縮回路、伸張
回路のいずれもが、可変利得増幅器とその利得を制御す
るための制御回路とを備えて成るものにおいて、圧縮側
の制御回路の特性と、伸張側の制御回路の特性とを、互
いに非対称とすることにより、圧縮回路側にリミッタ特
性を持たせるようにしたコンパンダシステムを提供する
ものである。
回路のいずれもが、可変利得増幅器とその利得を制御す
るための制御回路とを備えて成るものにおいて、圧縮側
の制御回路の特性と、伸張側の制御回路の特性とを、互
いに非対称とすることにより、圧縮回路側にリミッタ特
性を持たせるようにしたコンパンダシステムを提供する
ものである。
以下、本発明に係る好ましい実施例について、図面を参
照しながら説明する。
照しながら説明する。
第２図は本発明の第１の実施例としてのコンパンダシス
テムを示すブロック回路図である。この第２図において
、入力端子１１とテープレコーダの磁気テープ等の記録
媒体（一般的には信号伝送媒体）２の記録入力端子１２
との間には、圧縮回路１０が挿入接続され、記録媒体２
の再生出力端子２１と出力端子２２との間には、伸張回
路２０が挿入接続されている。これらの圧縮回路１０お
よび伸張回路２０は、それぞれ可変利得増幅器（Ｖａｒ
ｉａｂｌｅ Ｇａ１ｎ Ａｍｐｌｉｆｉｅｒ、以下ＶＧ
Ａという。
テムを示すブロック回路図である。この第２図において
、入力端子１１とテープレコーダの磁気テープ等の記録
媒体（一般的には信号伝送媒体）２の記録入力端子１２
との間には、圧縮回路１０が挿入接続され、記録媒体２
の再生出力端子２１と出力端子２２との間には、伸張回
路２０が挿入接続されている。これらの圧縮回路１０お
よび伸張回路２０は、それぞれ可変利得増幅器（Ｖａｒ
ｉａｂｌｅ Ｇａ１ｎ Ａｍｐｌｉｆｉｅｒ、以下ＶＧ
Ａという。
）１３および２３を有し、コレらのＶＧＡｌ ３ 。
２３の利得を制御するための回路部１４．２４の特性を
互いに非対称とすることによシ、システム全体としてリ
ミッタ特性を実現している。
互いに非対称とすることによシ、システム全体としてリ
ミッタ特性を実現している。
すなわち、圧縮回路１０内の制御回路部１４は、ＶＣＡ
ｌ３の入力と出力とを加算器１６で加算し、レベル検出
回路１５でこの加算出力のレベルヲ検出して直流の利得
制御信号（たとえば制御電圧”ＣＧ）に変換し、ＶＣＡ
ｌ ３の制御端子に送っている。
ｌ３の入力と出力とを加算器１６で加算し、レベル検出
回路１５でこの加算出力のレベルヲ検出して直流の利得
制御信号（たとえば制御電圧”ＣＧ）に変換し、ＶＣＡ
ｌ ３の制御端子に送っている。
これに対して、伸張回路２０内の制御回路部２４は、Ｖ
ＧＡ２３の入力のみをレベル検出回路２５に送って、直
流の利得制御信号〔制御電圧？ｅ、）を得、これをＶＧ
Ａ２３の制御端子に送っている。
ＧＡ２３の入力のみをレベル検出回路２５に送って、直
流の利得制御信号〔制御電圧？ｅ、）を得、これをＶＧ
Ａ２３の制御端子に送っている。
このような回路構成において、圧縮回路１０の入力信号
振幅をχ、出力信号振幅をｙとし、ＶＣＡｌ３の利得Ｇ
ｃが上記制御電圧？。。に反比例する（たとえばＧｃ＝
１／−ｅ、 ）ものとし、記録媒体２で完全な記録再
生が行なわれて、伸張回路２０の入力信号振幅がｙとな
り、出力信号振幅が２となり、ＶＧＡ２３の利得Ｇ、が
上記制御電圧ｖ＠＠に比例する（たとえばＧ。＝？。、
）ものとするとき、圧縮回路１０においては、 ｙ＝Ｇａ・χ ・・・・・（１）Ｇ、＝１／
？、。 −・・・ゆ（２）Ｖｏ。＝２＋ν
・・・・φ（３）となシ、伸張回路２０において
は、 ｚ−＝Ｇｏ・ν ・・・・−（４）Ｇ ＠
” ’＠＠ ・・・・・Ｇ）？、、 ＝
１ ・・・■（６）となる。上記（１）
、（２）、（３）式より、ｙ −□ ・ χ ？ＣＣ χ十ｙ ０．ｙ ＋χｙ−χ＝ｏ −−−＠＠（７）ここで、
信号振幅ｙは常に正であるから、また、上記（４）、（
５）、（６）式より、ｚ ＝ −’ ｙ ？Ｃｅ ＝ ｙ２ −−−−− （９）（８）
、（９）式よシ、 が得られる。
振幅をχ、出力信号振幅をｙとし、ＶＣＡｌ３の利得Ｇ
ｃが上記制御電圧？。。に反比例する（たとえばＧｃ＝
１／−ｅ、 ）ものとし、記録媒体２で完全な記録再
生が行なわれて、伸張回路２０の入力信号振幅がｙとな
り、出力信号振幅が２となり、ＶＧＡ２３の利得Ｇ、が
上記制御電圧ｖ＠＠に比例する（たとえばＧ。＝？。、
）ものとするとき、圧縮回路１０においては、 ｙ＝Ｇａ・χ ・・・・・（１）Ｇ、＝１／
？、。 −・・・ゆ（２）Ｖｏ。＝２＋ν
・・・・φ（３）となシ、伸張回路２０において
は、 ｚ−＝Ｇｏ・ν ・・・・−（４）Ｇ ＠
” ’＠＠ ・・・・・Ｇ）？、、 ＝
１ ・・・■（６）となる。上記（１）
、（２）、（３）式より、ｙ −□ ・ χ ？ＣＣ χ十ｙ ０．ｙ ＋χｙ−χ＝ｏ −−−＠＠（７）ここで、
信号振幅ｙは常に正であるから、また、上記（４）、（
５）、（６）式より、ｚ ＝ −’ ｙ ？Ｃｅ ＝ ｙ２ −−−−− （９）（８）
、（９）式よシ、 が得られる。
第３図は、上記（７）式の圧縮回路１０の入出力特性Ａ
１上記（９）式の伸張回路２０の入出力特性Ｂ１および
上記（ト）式のコンパンダシステム全体としての入出力
特性Ｃを示すグラフである。どの第３図からも明らかな
ように、圧縮回路１０自体が非線形のリミッタ特性を備
えた圧縮特性Ａを示し、入力レベルが負側から０レベル
に増大するほどリミッタ作用が表われることがわかる。
１上記（９）式の伸張回路２０の入出力特性Ｂ１および
上記（ト）式のコンパンダシステム全体としての入出力
特性Ｃを示すグラフである。どの第３図からも明らかな
ように、圧縮回路１０自体が非線形のリミッタ特性を備
えた圧縮特性Ａを示し、入力レベルが負側から０レベル
に増大するほどリミッタ作用が表われることがわかる。
これに対して、伸張回路２０の特性Ｂは、ｄＢ表示グラ
フ上で直線的な、いわゆるログリニアな特性を持つため
、システム全体としては、特性Ｃのようにリミッタ効果
が得られる。このように、リミッタ回路専用のＶＧ＆等
を設けることなく、圧縮回路１０内の１個のＶＧＡＩ
３によシ、水速の圧縮動作とリミッタ動作とが行なえ、
回路構成が簡略化される。
フ上で直線的な、いわゆるログリニアな特性を持つため
、システム全体としては、特性Ｃのようにリミッタ効果
が得られる。このように、リミッタ回路専用のＶＧ＆等
を設けることなく、圧縮回路１０内の１個のＶＧＡＩ
３によシ、水速の圧縮動作とリミッタ動作とが行なえ、
回路構成が簡略化される。
ここで第４図は、第２図の圧縮回路１０のよプ具体的な
ブロック回路図を示し、対応する部分に同じ指示符号を
付している。
ブロック回路図を示し、対応する部分に同じ指示符号を
付している。
この第４図において、圧縮回路１０の入力端子１１と出
力端子１２との間には、オペアンプ１３ｂ１可変利得回
路１３ａ１およびオペアンプ１３Ｃの直列回路より成る
可変利得増幅器が挿入接続されている。そして、制御回
路部１４は、オペアンプ１３ｂと可変利得回路１３ａと
の接続点に抵抗１７の一端を接続し、オペアンプ１３ｃ
と出力端子１２との接続点に抵抗１８の一端を接続して
、これらの抵抗１７．１８の他端を、オペアンプ１６ａ
と帰還抵抗１６ｂとよ構成る加算器の入力端子に接続す
るとともに、この加算器の出力をレベル検出回路１５を
介して、上記可変利得回路１３ａの制御端子に送ってい
る。ここで、可変利得回路１３ｍは、たとえば上記制御
端子に一端が接続された高抵抗値の電流ドライブ用の抵
抗３１と、この抵抗３１の他端がベースに接続されたト
ランジスタ３２と、このトランジスタ３２のコレクター
エミッタ間抵抗と分圧抵抗を構成するようにオペアンプ
１３ｂ、１３８間に挿入接続された抵抗３３とより成る
。
力端子１２との間には、オペアンプ１３ｂ１可変利得回
路１３ａ１およびオペアンプ１３Ｃの直列回路より成る
可変利得増幅器が挿入接続されている。そして、制御回
路部１４は、オペアンプ１３ｂと可変利得回路１３ａと
の接続点に抵抗１７の一端を接続し、オペアンプ１３ｃ
と出力端子１２との接続点に抵抗１８の一端を接続して
、これらの抵抗１７．１８の他端を、オペアンプ１６ａ
と帰還抵抗１６ｂとよ構成る加算器の入力端子に接続す
るとともに、この加算器の出力をレベル検出回路１５を
介して、上記可変利得回路１３ａの制御端子に送ってい
る。ここで、可変利得回路１３ｍは、たとえば上記制御
端子に一端が接続された高抵抗値の電流ドライブ用の抵
抗３１と、この抵抗３１の他端がベースに接続されたト
ランジスタ３２と、このトランジスタ３２のコレクター
エミッタ間抵抗と分圧抵抗を構成するようにオペアンプ
１３ｂ、１３８間に挿入接続された抵抗３３とより成る
。
このような構成においては、抵抗１７．１８の抵抗値の
比およびオペアンプ１３ｂの利得を適当に選定すること
により、上記入力信号振幅χと出番全体としての利得を
２とするとき、前述した（３）式の制御電圧？６ｅは、 ｖＩｌｃ＝ （χ＋ｎｙ−）・タ ・・・拳・ ｃｎ
）と−膜化される。
比およびオペアンプ１３ｂの利得を適当に選定すること
により、上記入力信号振幅χと出番全体としての利得を
２とするとき、前述した（３）式の制御電圧？６ｅは、 ｖＩｌｃ＝ （χ＋ｎｙ−）・タ ・・・拳・ ｃｎ
）と−膜化される。
なお、このように入力と出力との加算比を任意に設定で
きる場合には、伸張回路２０側にも入力ｙと出力２とを
一定の加算比で加算して制御電圧を得るようにし、圧縮
回路１０の加算比と異ならせることにより、実質的にリ
ミッタ効果を得るようなコンパンダシステムを構成して
もよい。
きる場合には、伸張回路２０側にも入力ｙと出力２とを
一定の加算比で加算して制御電圧を得るようにし、圧縮
回路１０の加算比と異ならせることにより、実質的にリ
ミッタ効果を得るようなコンパンダシステムを構成して
もよい。
次に、第５図は本発明の第２の実施例としてのコンパン
ダシステムを示し、入力側にプリエンファシス回路４１
を、出力側にディエンファシス回路４２を、それぞれ付
加した例を示している。この場合には、圧縮回路１０の
レベル検出回路１５の入力側に上記プリエンファシス回
路４１の特性に応じたバイパスフィルタ特性のウェイテ
ィング回路４３を挿入接続し、伸張回路２０のレベル検
出回路２５の入力側に同様なノ・イノ；スフィルタ特性
のウェイティング回路４４を挿入接続している。
ダシステムを示し、入力側にプリエンファシス回路４１
を、出力側にディエンファシス回路４２を、それぞれ付
加した例を示している。この場合には、圧縮回路１０の
レベル検出回路１５の入力側に上記プリエンファシス回
路４１の特性に応じたバイパスフィルタ特性のウェイテ
ィング回路４３を挿入接続し、伸張回路２０のレベル検
出回路２５の入力側に同様なノ・イノ；スフィルタ特性
のウェイティング回路４４を挿入接続している。
この回路構成においては、２信号入力時の低域入力信号
による中高域のノイズモジュレーションを低減する効果
を得ることができる。
による中高域のノイズモジュレーションを低減する効果
を得ることができる。
他の構成および効果は、上記第１の実施例と同様であり
、第５図における第２図と対応する部分に同じ指示符号
を付し、説明を省略する。
、第５図における第２図と対応する部分に同じ指示符号
を付し、説明を省略する。
ところで、特にテープレコーダ等に用いられるコンパン
ダシステムにおいて、一般に記録動作と再生動作とは同
時に行なわれることがないことを考慮して、圧縮回路ま
たは伸張回路のいずれか一方の回路構成を用い、回路接
続切換によって圧縮・伸張の副動作を実現可能に構成す
ることも多い。
ダシステムにおいて、一般に記録動作と再生動作とは同
時に行なわれることがないことを考慮して、圧縮回路ま
たは伸張回路のいずれか一方の回路構成を用い、回路接
続切換によって圧縮・伸張の副動作を実現可能に構成す
ることも多い。
第６図は、本発明の第３の実施例として、このような回
路切換形のコンパンダシステムの回路例を示し、圧縮回
路１０と高利得増幅器５１とを用いて、伸張動作時には
圧縮回路１０を高利得増幅器５１の帰還路中に挿入接続
することによって伸張特性を得ている。この第６図の例
では、第５図の記録側の回路構成をそのまま用いており
、対応する部分に同一の指示符号を付している。
路切換形のコンパンダシステムの回路例を示し、圧縮回
路１０と高利得増幅器５１とを用いて、伸張動作時には
圧縮回路１０を高利得増幅器５１の帰還路中に挿入接続
することによって伸張特性を得ている。この第６図の例
では、第５図の記録側の回路構成をそのまま用いており
、対応する部分に同一の指示符号を付している。
この第６図において、高利得増幅器５１の非反転入力端
子は、第５図の記録時の信号入力端子１１、および再生
時の信号入力端７子？１の両方を兼用している。また、
高利得増幅器５１の反転入力切換スイッチ５２の一方の
切侠端子Ｃに接続され、圧縮回路１０の出力端子が切換
スイッチ５２の他方の切換端子ｅに接続されている。さ
らに、圧縮回路１０のＶＧＡ１３０入力を加算器１６に
送る信号ライン中に、第１のスイッチ５４と第２のスイ
ッチ５５とが直列に挿入接続されている。そして、切換
スイッチ５２とスイッチ５４とは連動し、記録時等の圧
縮動作を行なわせる際に、切換スイッチ５２は端子Ｃに
切換接続されるとともにスイッチ５４が閉となる。スイ
ッチ５５は、前述した＋７ ミッタ動作の必要性に応じ
て開閉されるものであり、リミッタ動作を必要とすると
きのみ閉となる。
子は、第５図の記録時の信号入力端子１１、および再生
時の信号入力端７子？１の両方を兼用している。また、
高利得増幅器５１の反転入力切換スイッチ５２の一方の
切侠端子Ｃに接続され、圧縮回路１０の出力端子が切換
スイッチ５２の他方の切換端子ｅに接続されている。さ
らに、圧縮回路１０のＶＧＡ１３０入力を加算器１６に
送る信号ライン中に、第１のスイッチ５４と第２のスイ
ッチ５５とが直列に挿入接続されている。そして、切換
スイッチ５２とスイッチ５４とは連動し、記録時等の圧
縮動作を行なわせる際に、切換スイッチ５２は端子Ｃに
切換接続されるとともにスイッチ５４が閉となる。スイ
ッチ５５は、前述した＋７ ミッタ動作の必要性に応じ
て開閉されるものであり、リミッタ動作を必要とすると
きのみ閉となる。
このような回路構成において、リミッタ動作を伴なった
圧縮および伸張動作について簡単に説明する。この場合
、スイッチ５５は常に閉じられている。
圧縮および伸張動作について簡単に説明する。この場合
、スイッチ５５は常に閉じられている。
先ず、記録時には、切換スイッチ５２を端子Ｃに切換え
、スイッチ５４を閉じる。このとき、高利得増幅器５１
は負帰還抵抗５３を有する負帰還増幅器となり、入力端
子１１からの入力信号を一定利得（たとえば利得１）で
増幅して、バイパス特性のプリエンファシス回路４１を
介し圧縮回路１０に送る。圧縮回路１０のＶＧＡｌ３へ
の利得制御電圧は、このＶＧＡｌ ３の入力と出力との
和となるから、上記入力信号に対しては、前述した第３
図の曲線Ａの入出力特性のようなリミッタ効果を有する
圧縮動作が行なわれて、出力端子１２から取出され名。
、スイッチ５４を閉じる。このとき、高利得増幅器５１
は負帰還抵抗５３を有する負帰還増幅器となり、入力端
子１１からの入力信号を一定利得（たとえば利得１）で
増幅して、バイパス特性のプリエンファシス回路４１を
介し圧縮回路１０に送る。圧縮回路１０のＶＧＡｌ３へ
の利得制御電圧は、このＶＧＡｌ ３の入力と出力との
和となるから、上記入力信号に対しては、前述した第３
図の曲線Ａの入出力特性のようなリミッタ効果を有する
圧縮動作が行なわれて、出力端子１２から取出され名。
次に、再生時には、切換スイッチ５２を端子ｅに切換え
、スイッチ５４を開く。このとき、圧縮回路１０につい
ては、ＶＧＡｌ３の出力のみがＶＧＡｌ ３の利得制御
電圧となり、リミッタ効果を持たない圧縮特性を示し、
との圧縮回路１０とバイパスフィルタ４１との直列回路
全体が、高利得増幅器５１の負帰還路に挿入接続される
ことによシ、高利得増幅器５１の入出力端子間では上記
圧縮特性の逆の特性である伸張特性が得られる。これは
、高利得増幅器の利得をα、負帰還路に挿入接続される
回路の伝達関数をβとするとき、全体の入出力特性Ｈが
、 であり、αが極めて大きい（α→ｏｏ）とき、となるこ
とから明らかである。
、スイッチ５４を開く。このとき、圧縮回路１０につい
ては、ＶＧＡｌ３の出力のみがＶＧＡｌ ３の利得制御
電圧となり、リミッタ効果を持たない圧縮特性を示し、
との圧縮回路１０とバイパスフィルタ４１との直列回路
全体が、高利得増幅器５１の負帰還路に挿入接続される
ことによシ、高利得増幅器５１の入出力端子間では上記
圧縮特性の逆の特性である伸張特性が得られる。これは
、高利得増幅器の利得をα、負帰還路に挿入接続される
回路の伝達関数をβとするとき、全体の入出力特性Ｈが
、 であり、αが極めて大きい（α→ｏｏ）とき、となるこ
とから明らかである。
次に、第７図は本発明の第４の実施例を示し、伸張回路
６０を高利得増幅器７１の帰還路に挿入接続して圧縮特
性をも得るようなコンパンダシステムを示している。
６０を高利得増幅器７１の帰還路に挿入接続して圧縮特
性をも得るようなコンパンダシステムを示している。
この第７図において、伸張回路６０は、主伝送路（メイ
ンパス）としてのＶＧＡ（可変利得増幅器）６３と抵抗
８３とより成る並列回路の各出力を加算器８４で加算し
、ディエンファシス用のローハスフィルタ８１を介して
出力端子６２に送るとともに、ローパスフィルタ８１の
出力を副伝送路（サブパス）となるたとえばローパスフ
ィルタ８５を介して、ＶＧＡ６３の入力側に挿入接続さ
れた加算器８６に減算信号として供給している。
ンパス）としてのＶＧＡ（可変利得増幅器）６３と抵抗
８３とより成る並列回路の各出力を加算器８４で加算し
、ディエンファシス用のローハスフィルタ８１を介して
出力端子６２に送るとともに、ローパスフィルタ８１の
出力を副伝送路（サブパス）となるたとえばローパスフ
ィルタ８５を介して、ＶＧＡ６３の入力側に挿入接続さ
れた加算器８６に減算信号として供給している。
また、ＶＧＡ６３の入力とローパスフィルタ８１の出力
とは、制御回路部６４に送られて利得制御信号となって
ＶＧＡ６３に送られる。制御回路部６４は、ＶＧＡ６３
の入力側に接続された抵抗６７と、ローパスフィルタ８
１の出力側に接続された抵抗６８と、これらの抵抗６７
．６８のそれぞれ他端が接続された加算器６６と、この
加算器６６の出力端子に接続されたウェイティング用の
ノ・イパスフィルタ８２と、このバイパスフィルタ８２
の出力端子に接続されたレベル検出回路６５とから成り
、このレベル検出回路６５の出力端子をＶＧＡ６３０制
御端子に接続している。さらに、制御回路部６４の抵抗
６８とローパスフィルタ８１の出力端子との間には、ス
イッチ７４が挿入接続されており、伸張動作時にはこの
スイッチ７４が開〔オフ）となる。したがって、伸張動
作時の伸張回路６０のＶＧＡ６３には、■ＧＡ６３の入
力のみが検出されて制御信号として供給される。
とは、制御回路部６４に送られて利得制御信号となって
ＶＧＡ６３に送られる。制御回路部６４は、ＶＧＡ６３
の入力側に接続された抵抗６７と、ローパスフィルタ８
１の出力側に接続された抵抗６８と、これらの抵抗６７
．６８のそれぞれ他端が接続された加算器６６と、この
加算器６６の出力端子に接続されたウェイティング用の
ノ・イパスフィルタ８２と、このバイパスフィルタ８２
の出力端子に接続されたレベル検出回路６５とから成り
、このレベル検出回路６５の出力端子をＶＧＡ６３０制
御端子に接続している。さらに、制御回路部６４の抵抗
６８とローパスフィルタ８１の出力端子との間には、ス
イッチ７４が挿入接続されており、伸張動作時にはこの
スイッチ７４が開〔オフ）となる。したがって、伸張動
作時の伸張回路６０のＶＧＡ６３には、■ＧＡ６３の入
力のみが検出されて制御信号として供給される。
次に、高利得増幅器７１の出力端子が伸張回路６０の入
力端子６１に接続され、この伸張回路６０の出力端子６
２が切換スイッチ７２の切換端子Ｃを介して高利得増幅
器１１の反転入力端子に接続されている。また、高利得
増幅器７１の出力端子は、負帰還抵抗７３を介し、切換
スイッチ７２の切換端子ｅを介して、高利得増幅器Ｔ１
の反転入力端子に接続されている。高利得増幅器Ｔ１の
非反転入力端子９１は、コンパンダシステムの信号入力
端子となっている。
力端子６１に接続され、この伸張回路６０の出力端子６
２が切換スイッチ７２の切換端子Ｃを介して高利得増幅
器１１の反転入力端子に接続されている。また、高利得
増幅器７１の出力端子は、負帰還抵抗７３を介し、切換
スイッチ７２の切換端子ｅを介して、高利得増幅器Ｔ１
の反転入力端子に接続されている。高利得増幅器Ｔ１の
非反転入力端子９１は、コンパンダシステムの信号入力
端子となっている。
以上の構成において、伸張回路６０自体は伸張動作を行
なう。すなわち、ローパスフィルタ８１は上記入力信号
の高域周波数成分を大巾に減衰するものであり、たとえ
ば低域より高域を約２０ｄＢ程度減衰させる。また、Ｖ
ＧＡ６３は、制御信号の電圧Ｖｃ０の増加に応じて利得
Ｇが増大する特性（たとえばＧ ＝Ｋ” ？１１８ 、
Ｇ＝ ｅｋｖ”等。ｋは増幅器によって決まる定数。
なう。すなわち、ローパスフィルタ８１は上記入力信号
の高域周波数成分を大巾に減衰するものであり、たとえ
ば低域より高域を約２０ｄＢ程度減衰させる。また、Ｖ
ＧＡ６３は、制御信号の電圧Ｖｃ０の増加に応じて利得
Ｇが増大する特性（たとえばＧ ＝Ｋ” ？１１８ 、
Ｇ＝ ｅｋｖ”等。ｋは増幅器によって決まる定数。
）を有しており、入力をレベル伸張する働きがある。次
に、上記サブパスのローパスフィルタ８５は、上記出力
信号の高域成分を比較的少量減衰するものであり、たと
えば低域に対して高域を約６ｄＢ程度減衰させる。
に、上記サブパスのローパスフィルタ８５は、上記出力
信号の高域成分を比較的少量減衰するものであり、たと
えば低域に対して高域を約６ｄＢ程度減衰させる。
このローパスフィルタ８５からの出力は、入力側の加算
器８６に減算信号として供給されているから、この加算
器８６の入出力特性としては、やや高域増強型の特性が
得られることになる。また、このローパスフィルタ８５
は、周波数全域にわたって、一定の減衰を有している。
器８６に減算信号として供給されているから、この加算
器８６の入出力特性としては、やや高域増強型の特性が
得られることになる。また、このローパスフィルタ８５
は、周波数全域にわたって、一定の減衰を有している。
したがって、これらメインパス、サブパスのいずれが有
力となるかによって、伸張回路６０の全体の特性がほぼ
決定される。
力となるかによって、伸張回路６０の全体の特性がほぼ
決定される。
また、圧縮動作を行なわせたい場合には、切換スイッチ
７２を端子Ｃに切換接続することによって、伸張回路６
０全体が高利得増幅器７１の負帰還路中に挿入接続され
、上記伸張特性に対して逆特性となる圧縮特性が得られ
る。
７２を端子Ｃに切換接続することによって、伸張回路６
０全体が高利得増幅器７１の負帰還路中に挿入接続され
、上記伸張特性に対して逆特性となる圧縮特性が得られ
る。
ここで、第８図の破線は、スイッチ７４を閉（オン）と
して、切換スイッチ７２を端子Ｃ側に切換接続したとき
の圧縮動作時における周波数特性を示し、各特性曲線に
付された数値ｃ単位ｄＢ ）は入力信号のレベルを示す
。また、第８図の実線は、上記圧縮されて記録・再生さ
れた信号を、伸張回路６０により伸張させるとき、すな
わち、スイツチ７４を開（オフ）として切換スイッチ７
２を端子ｅ側に切換接続したときの、コンパンダシステ
ム全体としての周波数特性を示し、各数値は上記圧縮動
作前の入力信号レベルを示す。
して、切換スイッチ７２を端子Ｃ側に切換接続したとき
の圧縮動作時における周波数特性を示し、各特性曲線に
付された数値ｃ単位ｄＢ ）は入力信号のレベルを示す
。また、第８図の実線は、上記圧縮されて記録・再生さ
れた信号を、伸張回路６０により伸張させるとき、すな
わち、スイツチ７４を開（オフ）として切換スイッチ７
２を端子ｅ側に切換接続したときの、コンパンダシステ
ム全体としての周波数特性を示し、各数値は上記圧縮動
作前の入力信号レベルを示す。
この第８図からも明らかなように、コンパンダシステム
全体として、リミッタ効果を得ることができる。
全体として、リミッタ効果を得ることができる。
なお、本発明は上記実施例のみに限定されるものではな
く、たとえば、各実施例のＶＧＡの利得Ｇ、、Ｇ、を、
制御電圧”６ｅ％ ’６＠に対して、Ｇ０＝１／Ａ−？
ｅａ Ｉ Ｇ ａ ＝ Ａ ” ’ｅ＠とする他に、Ｑ
、 ＝＝ ６− Ａ −榔＠ＰＱ、＝６”・・ とじ
、レベル検出回路内に対数変換回路を設けるようにして
もよい。この他、本発明の要旨を逸脱しない範囲で種々
の変更が可能であることは勿論である。
く、たとえば、各実施例のＶＧＡの利得Ｇ、、Ｇ、を、
制御電圧”６ｅ％ ’６＠に対して、Ｇ０＝１／Ａ−？
ｅａ Ｉ Ｇ ａ ＝ Ａ ” ’ｅ＠とする他に、Ｑ
、 ＝＝ ６− Ａ −榔＠ＰＱ、＝６”・・ とじ
、レベル検出回路内に対数変換回路を設けるようにして
もよい。この他、本発明の要旨を逸脱しない範囲で種々
の変更が可能であることは勿論である。
第１図は従来例を示すブロック図、第２図は本発明の第
１の実施例を示すブロック図、第３図は第２図の回路の
入出力特性グラフ、第４図は第２図の圧縮回路の具体例
を示すブロック回路図、第５図は本発明の第２の実施例
を示すブロック図、第６図は本発明の第３の実施例を示
すブロック図、第７図は本発明の第４の実施例を示すブ
ロック図、第８図は第７図の回路の動作を説明するため
の周波数特性図である。 ２・・・記録媒体（信号伝送媒体） １０・・・圧縮回路 ２０．６０・・・伸張回路 １１．２１．６１．９１・・・入力端子１２．２２，６
２，９２・・・出力端子１３ 、２３ 、６３・・・Ｖ
ＧＡ（可変利得増幅器）１４．２４．６４・・・制御回
路 １５．２５．’６５・・・レベル検出回路１６．６６・
・・加算器 特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃
１の実施例を示すブロック図、第３図は第２図の回路の
入出力特性グラフ、第４図は第２図の圧縮回路の具体例
を示すブロック回路図、第５図は本発明の第２の実施例
を示すブロック図、第６図は本発明の第３の実施例を示
すブロック図、第７図は本発明の第４の実施例を示すブ
ロック図、第８図は第７図の回路の動作を説明するため
の周波数特性図である。 ２・・・記録媒体（信号伝送媒体） １０・・・圧縮回路 ２０．６０・・・伸張回路 １１．２１．６１．９１・・・入力端子１２．２２，６
２，９２・・・出力端子１３ 、２３ 、６３・・・Ｖ
ＧＡ（可変利得増幅器）１４．２４．６４・・・制御回
路 １５．２５．’６５・・・レベル検出回路１６．６６・
・・加算器 特許出願人 ソニー株式会社 代理人 弁理士 小 池 晃
Claims (1)
- 信号伝送媒体の入力側に圧縮回路を出力側に伸張回路を
それぞれ配設して上記媒体のダイナミックレンジを実質
的に拡大するコンパンダシステムにおいて、上記圧縮回
路の圧縮特性と上記伸張回路の伸張特性とを互いに非対
称とすることによシ、全体としてリミッタ特性を得るよ
うにしたコンパンダシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5507082A JPS58172032A (ja) | 1982-04-02 | 1982-04-02 | コンパンダシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5507082A JPS58172032A (ja) | 1982-04-02 | 1982-04-02 | コンパンダシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58172032A true JPS58172032A (ja) | 1983-10-08 |
Family
ID=12988430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5507082A Pending JPS58172032A (ja) | 1982-04-02 | 1982-04-02 | コンパンダシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58172032A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103031A (ja) * | 1987-10-16 | 1989-04-20 | Canon Inc | 信号伝送装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535592A (en) * | 1978-09-06 | 1980-03-12 | Nec Corp | Signal amplitude expander with limiter |
-
1982
- 1982-04-02 JP JP5507082A patent/JPS58172032A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535592A (en) * | 1978-09-06 | 1980-03-12 | Nec Corp | Signal amplitude expander with limiter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103031A (ja) * | 1987-10-16 | 1989-04-20 | Canon Inc | 信号伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Self | Small signal audio design | |
| US5172358A (en) | Loudness control circuit for an audio device | |
| US4162462A (en) | Noise reduction system | |
| JPH0317491Y2 (ja) | ||
| JPS6128162B2 (ja) | ||
| JPS6130453B2 (ja) | ||
| EP0130613A2 (en) | Noise reduction circuit | |
| US4112254A (en) | Signal compander system | |
| US4317142A (en) | Electronic gain and noise control for recording of analog information | |
| US5325440A (en) | Loudness control circuit | |
| JPS58172032A (ja) | コンパンダシステム | |
| US4187478A (en) | Noise reduction system having specific encoder circuitry | |
| JPH0359611B2 (ja) | ||
| US4306201A (en) | Signal processing circuit | |
| JP2685809B2 (ja) | 雑音除去回路 | |
| KR830009556A (ko) | 선택적으로 인에이블된 오디오 신호 신장기 회로를 갖는 비데오 디스크 플레이어 | |
| JPH0522416B2 (ja) | ||
| JP2611233B2 (ja) | 振幅圧縮伸長回路 | |
| JPS58175327A (ja) | コンパンダシステム | |
| JPS5912746Y2 (ja) | テ−プレコ−ダ等におけるノイズ低減装置 | |
| JPH0417408A (ja) | 重低音再生装置 | |
| JPH0775103B2 (ja) | ノイズリダクシヨン回路 | |
| JPS6232850B2 (ja) | ||
| JPS5846086B2 (ja) | 電子回路 | |
| JPS6013621B2 (ja) | ノイズリダクシヨンシステム |