JPS58170835A - デイ−ゼルエンジンの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

この発明は、ディーゼルニレジンのシリンダ毎の吸気弁
、燃料弁や排気弁などの複数の制御弁の開および閉を制
御するディーゼルエンジンの制御装置に関し、ディーゼ
ルエンジンの最適化制御の演算にもとづいて各シリンダ
の各制御弁の開およろうとするものである。 一般に、ディーゼルエンジン（以下エンジンと称する）
の燃費を低減する場合、エンジンの回転数、トルク、吸
気温度、排気温度、シリンダ内圧力およびシリンダ内壁
温度などを検知し、エンジンの状態を把握するとともに
、検知した多数のデータにもとづく多変数の最適化制御
により、シリンダ毎の各制御弁それぞれの開および閉を
制御すれば、燃費を大幅に低減できることが理論的には
予測される。 一方、従来のエンジンは、クランク角度の変化をカムや
シャフトを介して各制御弁のアクチュエータに伝達し、
各制御弁の開および閉を制御しておシ、前述のように、
エンジンの状態を把握するとともに、検知した多数のデ
ータにもとづく多変数の最適化制御によりシリンダ毎の
各制御弁それぞれの開および閉を制御することは不可能
である。 また、たとえば１２気筒の２サイクルエンジンを］００
０ｒｐｍで運転する際に、クランク角度の０．１変車位
の変化に対してシリンダ毎の４つの制御弁すなわち起動
弁、吸気弁、燃料弁および排気弁それぞれの開および閉
を制御する場合、全クランク角度を０．１変車位で検出
してデジタル化するために１２ビツトのデジタル信号が
必要になるとともに、前述の１２ビツトのデジタル信号
の処理やデジタル信号にもとづく回転数、トルクなどの
多数のデータによる多変数の最適化制御の演算を行なっ
た後に、クランク角度の０．１変車位で各シリンダの各
制御弁それぞれの開および閉を制御するためには、つぎ
の式で求められる時間内に、最適化制御の演算で求めら
れたクランク角度、すなわち各シリンダの各制御弁それ
ぞれに開および閉の指令信号それぞれを出力するクラン
ク角度と検出されたクランク角度との比較９判定を行な
うとともに、開および閉の指令信号それぞれを最適なり
ランク角度のときに出力することをくり返す必要がある
。 １／（１０００ｒｐｍＸ８６００Ｘ１２Ｘ４Ｘ２）ｔｈ
＝１．７５Ｘ１０”ａｅＣ＝Ｉ７５ｎｓｅｃすなわち約
１７５ｎｓｅｃの極めて短時間に、前述の比較１判定お
よび開および閉の指令信号それぞれの出力を行なう必要
があり、たとえば、化学プラントなどのように、多変数
の最適化制御の演算とともに、演算結果にもとづく開お
よび閉の指令信号それぞれの出力制御をミニコンピユー
タやマイクロコンピュータなどのコンピュータで行なわ
せようとしても、多変数の最適化制御の演算の後に、演
算結果を処理して開および閉の指令信号それぞれを出力
するまでに、コンピュータが前述の約１７５ｎｌＩｅｃ
の１００倍程度の処理時間を要し、エンジンなどの変化
の速い場合には、多変数の最適化制御の演算とともに、
演算結果を処理して開および閉の指令信号それぞれの出
力制御をコンピュータで行なわせることは不可能である
。 この発明は、前記の点に留意してなされたものであり、
つぎにこの発明を、その１実施例を示した＠１図以下の
図面とともに詳細に説明する。 第１図に示すように、エンジン（１）がＮ個のシリンダ
すなわち第１ないし第Ｎシリンダ（２１）〜（２ｎ）を
備えるとともに、各シリンダ（２１）〜（２ｎ）が、複
数の制御弁すなわち起動弁（８Ｂ）　、吸気弁（４ａ）
　、燃料弁（５ａ）および排気弁（６ａ）と、起動弁用
アクチュエータ（３ｂ）　、吸気弁用アクチュエータ（
４ｂ）　、燃料弁用アクチュエータ（５ｂ）および排気
弁用アクチュエータ（６ｂ）とを備え、答弁（８ａ）〜
（６ａ）の開および閉が各アクチュエータ（３ｂ）〜（
６ｂ）それぞれの動作により制御される。 まだ、エンジン（１）のクランク軸（７）の回転角度が
回転角度検出部を構成するエンコーダ（８）によシ検出
され、回転角度を０．１変車位で検出する場合、エンジ
ン（１）が２サイクルエンジンであれば、８６００の識
別を行なえばよく、たとえば４桁の２進化１０進コード
を形成するために、２Ｉ＋、　２１Ｇ、・・・、２２　
、２１゜０ ２の１２ビツトの並列なデジタル信号からなるデジタル
検出角度信号がエンコーダ（８）から出力され、エンジ
ン（１）が４サイクルエンジンであればクランク軸の２
回転で４サイクルが終了するため７２００の識別を行な
えばよく、２１２．２Ｉ＋、・・・、２２．２’、２゜
の１３ビツトの並列なデジタル信号からなるデジタル検
出角度信号がエンコーダ（８）から出力される。 そして、エンコーダ（８）から出力されたデジタル検出
角度信号がパスライン（９）を介して電子制御回路部１
１Ｇに入力されるとともに、エンコーダ（８）から出力
されたデジタル検出角度信号の最下位ビットが周波数／
電圧変換−器Ｑｌ）に入力され、周波数／電圧変換器０
１）によシ、デジタル権！１１１４信号の最下位ビット
の変化周波数がエンジン（１）の回転速度に比例した電
圧に変換され、周波数／電圧変換器ａ１からアナログ／
デジタル変換器（イ）に、変換された電圧にもとづく回
転速度信号が出力されるとともに、アナログ／”ｆジタ
ル変換器（６）に、エンジンイ１）のトルク、温度や圧
力などを検出する複数のセンサー（図示せず）それぞれ
からのセンサー信号がセンサー入力端子（Ｉｓａ）〜（
Ｉｓｎ）それぞれを介して入力される。 さらに、アナログ／デジタル変換器０２により回転速度
信号および各センサー信号がデジタル変換され、アナロ
グ／デジタル変換器Ｑ２）からパスライン０．１を介し
て演算処理部を構成する中央処理装置（以下ＣＰＵと称
する）０４）に、デジタル変換された回転速度信号およ
び各センサー信号が伝送され、ＣＰ　Ｕ　０４）により
、伝送された回転速度信号および各センサー信号にもと
づくエンジン（１）に対する多変数の最適化制御の演算
が行なわれる。なお、ＣＰＵ０４）からパスラインａυ
を介して入力設定および表示を行なう設定入力・表示部
０→に回転速度信号および各センサー信号にもとづく表
示データが伝送される。また、ＣＰＵα→と電子制御回
路部（１０との間にパスラインαηが設けられている。 そして、第２図に示すように、電子制御回路部ａＯに、
ダブルアクセスメモリまたはデュアルポートラムなどと
称され、種類の異なる２台のコンビ二一夕のリンケージ
メモリとして用いられている２方向アクセス型のメモリ
α杓が設けられ、ＣＰＵ０ａの最適化制御の演算により
、各シリンダ（２１）〜（２ｎ）の答弁（８ａ）〜（６
ａ）それぞれの開および閉それぞれを指令するときのク
ランク軸（７）の最適回転角度か求められ、たとえば、
当該最適回転角度を１変車位で示すデジタル信号により
ＣＰＵＱ４）からパスラインα力のアドレスライン（１
７ａ）を介してメモリ部α印に出力されるアドレス信号
が形成されるとデジタル信号によシ形成され、１つのシ
リンダ（２１）す、ＣＰＵＱ４）からパスラインα力の
データライン（１７ｂ）を介してメモリ部０→に出力さ
れるデジタル設定データ信号（以下設定データ信号と称
する）が形成される。なお、ＣＰＵＱ４）からパスライ
ンα力の書き込み信号ライン（１７０）を介してメモリ
部（ト）に書き込み指令信号が出力される。 そこで、ＣＰＵα→からアドレスラと１７ａ）を介して
メモリ部α杓に前述のアドレス信号が出力され、メモリ
部（至）がアクセスされるとともに、Ｃ！ＰＵ（１４）
から書き込み信号ライン（１７Ｃ）を介してメモリ部Ｑ
８）　Ｋ書き込み指令信号が出力されると、メモリ部０
ねかいわゆる書き込みモードに制御され、アドレ（＋７
１））を介してメモリ部（至）に出力された設定データ
信号が書き込まれる。 ところで、第３図に示すように、クランク軸（７）の１
変車位の回転角度に対応して、メモリ部（至）のメモリ
アドレスＣｏ）、（１）、（２）、〜（５７）、Ｃ５８
〕、［５９）、［６０））。 （６１，：］、（６２〕、Ｃ６３）〜（３５６）、（３
５７）、〔３５８〕、Ｉ：８５９１それぞれが、第１シ
リンダ（２１）の答弁（３ａ）〜（６ａ）それぞれの開
および閉の指令に割り当てられ、前述のアドレス信号に
より各メモリアドレス

〔０〕〜〔８５９）それぞれかア
ドレス指定されるとともに、データバス（１７ｂ）を介
したＣＰＵα→からの設定データ信号にもとつき、各メ
モリアドレス

〔０〕〜（３５９，）の第０．第１ピツ）
　＜Ｏ＞、＜＋＞それぞれに吸気弁（４ａ）の開および
閉それぞれの設定データ信号が書き込まれ、第２、第３
ビツト＜２＞、＜８＞それぞれに、燃料弁（５ａ）の開
および閉それぞれの設定データ信号が書き込まれ、第４
．第５ビツト＜４＞、＜５＞それぞれに排気弁（６ａ）
の開および閉それぞれの設定データ信号が書き込まれ、
第６．第７ビツ）　＜６＞、＜７＞それぞれに起動弁（
３ａ）の開および閉それぞれの設定デｒり信号か書き込
まれる。 すなわち、答弁（３ａ）〜（６ａ）の開または閉を指令
するときは論理１（以下ゝゝ１″と称する）の設定デー
タが書き込まれ、答弁（３ａ）〜（６ａ）に開および閉
を指令しないときは論理０（以下Ｖゝ０″と称する）の
設定データ信号が書き込まれる。 なお、第３図は、第２．第３ビツト＜２＞　、＜３＞そ
れぞれの設定データ信号のみが示され、メモリアドレス
Ｃ３５１Ｄに燃料弁（５ａ）の開を指令するゝゝ１“の
設定データ信号が書き込まれるとともに、メモリアドレ
ス〔６０〕に燃料弁（５ｂ）の閉を指令するゝゝｌ″の
設定データ信号が書き込まれている。 また、メモリ部０８）には、クランク軸（７）の回転角
度に対応して第２シリンダないし第Ｎ−シリンダ（２ｎ
）それぞれの答弁（３ａ）〜（６ａ）の開および閉の設
定データ信号も書き込まれる。 そして、メモリ部α８）の各メモリアドレスに８ビツト
の設定データ信号か書き込まれると、メモリ部０８）か
いわゆる読み出しモードに制御される。 一方、パスライン（９）を介したエンコーダ（８）から
の１２ビツトまだは１３ビツトのデジタル検出角度信号
が、電子制御回路部（１０の入力部０侍に設けられたバ
ッファゲート（４）、パスライン（ハ）およびメモリゲ
ート（イ）、パスライン（イ）を介してメモリ部（至）
に伝送される。 そしてデジタル検出角度信号により、メモリ部α印の各
メモリアドレスたとえばメモリアドレス

〔０〕〜〔８５
９，：ｌがアドレス指定され、クランク軸（７）の回転
角度がメモリ部（至）の各メモリアドレスたとえばメモ
リアドレス

〔０〕〜（８５９）それぞれに対応する回転
角度になると、パスライン＠を介したメモリアドレス〔
０〕〜（３５９）それぞれの各ビット〈０〉〜〈７〉の
設定データ信号が第１シリンダ（２１）の答弁（３ａ）
〜（６ａ）に対して設けられた第１保持出力部（至）の
レジスタ（ホ）に読み出される。なお、電子制御回路部
（１０には、第２シリンダないし第Ｎシリンダ（２ｎ）
それぞれの答弁（３ａ）〜（６ａ）に対しても第１保持
出力部（ハ）と同一構成の第２ないし第Ｎ保持出力部（
図示せず）が設けられ、パスライン（ハ）を介した各メ
モリアドレスそれぞれの各ビット〈０〉〜〈７〉の設定
データ信号が各保持出力部に読み出される。 そこで、以降においては、第１保持出力部＠の構成およ
び動作にもとづく第１シリンダ（２１）の答弁（３ａ）
〜（６ａ）の開および閉についてのみ説明する。 ところで、パスライン（９）を介して入力部００に伝送
されたデジタル検出角度信号のたとんば２のヒツトすな
わち最下位ビットの信号（以下Ｌ８Ｂ信号と称する）が
、第４図（ａ）に示すように、クランク軸（７）の回転
角度の０．１度の変化に対応してノ＼イレベル（Ｈ）と
ローレベル（Ｌ）とに交互に変化するとともに２１のビ
ットの信号が同図（ｂ）に示すように、ＬＳＢ信号ｉ１
／２分周により形成され、各ビットの信号のローレベル
（Ｌ）からハイレベル（Ｈ）への立ち上がりおよびハイ
レベル（Ｈ）からローレベル（Ｌ）への立ち下がりが、
第４図（ａ）　、　（ｂ）に示すように、瞬時かつ同時
に行なわれることが望ましいが、実際には、各ビットの
信号の立ち上がりや立ち下かりにばらつきや遅れが生じ
、このときのデジタル検出角度信号は誤まった回転角度
を示すことになるとともに、前述のばらつきや遅れなど
による誤まった回転角度を示すデジタル検出角度信号を
メモリ部０８に伝送する恐れがある。 また、メモリ部（至）を複数のメモリ用集積回路素子で
形成したりすると、各素子毎に読み出す設定きか生じた
りするため、メモリ部（至）から読み出された設定デー
タ信号をレジスタ（イ）に取り込むときり込む必要があ
る。 そこで、第２図に示すように、電子制御回路部ＧＯにタ
イミング制御部（財）を設ける。 そし、てタイミング制御部（財）が第２図および第５図
に示すように構成され、パスライン（ハ）のデジタル検
出角度信号のＬ　Ｓ　Ｂ信号が最下位ビットライン（２
１１りを介してタイミング制御部（財）のインバータ（
ハ）、第１単安定マルチバイブレータ翰に入力され、こ
のとき、第１単安定マルチバイブレータ翰の入力信号（
Ｐｌ）が第６図（ａ）に示すように第５図（ａ）のＬＳ
Ｂ信号と同一の信号になる。 また、インバータ（ハ）によりＬＳＢ信号が反転され、
インバータ（ハ）に接続された第２単安定マルチバイブ
レータ（至）の入力信号（Ｔ２）が、第６図（ｂ）に示
すように、ＬＳＢ信号を反転した信号になる。 そして、両車安定マルチバイブレータ翰、■が同一の時
定数ｔ１で動作し、第１単安定マルチバイブレータ翰の
出力信号（Ｔ３）が、第６図（Ｃ）に示すように、入力
信号（Ｐｌ）のローレベル（Ｌ）からハイレベル（Ｈ）
への変化、すなわち入力信号（ＰＩ）の立ち上がりから
時間ｔ１だけローレベル（Ｌ）に保持され、第２単安定
マルチバイブレータ（１）の出力信号（Ｔ４）が、同図
（ｄ）に示すように、入力信号（Ｔ２）の立ち上がシか
ら時間ｔ１だけローレベル（Ｌ）に保持され、両川力信
号（Ｔ３）、（Ｔ４）の入力されるアントゲ−１３１）
の出力信号（Ｔ５）が同図（６）に示すように、両人力
信号（ＰＩ）、（Ｔ２）の立ち上がりそれぞれから時間
ｔ１だけローレベル（Ｌ）に保持される。 すなわちＬＳＢ信号が立ち上がるときおよび立ち下がる
ときそれぞれに、アントゲ−Ｈ３１＋の出力信号（Ｔ５
）か時間ｔｌだけローレベル（Ｌ）に保持される。 さらに、出力信号（Ｔ５）が第８．第４単安定マルチバ
イブレータ（３２、（３３）それぞ゛れに入力され、こ
ノトキ、第３単安定マルチバイブレータ（３謁が時定数
Ｌ２で動作するとともに、第４単安定マルチバイブレー
タ（３３）が時定数ｔ３で動作し、第３単安定マルチバ
イブレータ（３２の出力信号（Ｔ６）が、第６図（ｆ）
に示すように、出力信号（Ｔ５）の立ち上がりから時間
Ｌ２だけローレベルに保持され、第４単安定マルチバイ
ブレータ（３３）の出力信号（Ｔ７）が、同図（ｇ）に
示すように、出力信号（Ｔ５）の立ち上が９から時間ｔ
３だけローレベルに保持される。なお、時間ｔ１１が時
間ｔＢより長い時間である。 そして出力信号（Ｔ６）がメモリゲート（イ）に出力サ
レ、出力信号（Ｔ６）のローレベル（Ｌ）の間Ｋ　ノみ
メモリゲート（２）が導通し、メモリゲート（イ）から
パスライン翰を介してメモリ部（至）にデジタル検出角
度信号が伝送され、出力信号（Ｔ６）により入力部０り
からメモリ部α印へのデジタル検出角度信号の出力タイ
ミングが制御される。 また、出力信号（Ｔ７）がレジスタ（イ）に出力され、
出力信号（Ｔ７）がローレベル（Ｌ）の間のみ、レジス
タ（イ）にパスライン（ハ）を介したメモリ部α匂の各
メそして、たとえばＴ１時にＬ８Ｂ信号がノλイレベル
（Ｈ）からローレベル（Ｌ）に変化すると、Ｔ’１時か
ら時間ｔ１だけ経過した１２時に、出力信号（Ｔ６）。 （Ｔ７）がローレベル（Ｌ）に変化し、１２時から時間
ｔ３だけ経過した１３時に出力信号（Ｔ７）がローレベ
ル（Ｌ）からハイレベル（Ｈ）に変化し、１２時から時
間ｔ２だけ経過した１４時に、出力信号（Ｔ６）がロー
レベル（Ｌ）からハイレベル（Ｈ）に変化する。 したがって１２時から１４時の間にのみメモリゲート（
イ）からパスライン＠を介してメモリ部α印にデジタル
検出角度信号が伝送され、このとき、前述のばらつきや
遅れなどにより誤まったデジタル検出角度信号になる時
間ｔｄに対して時間ｔ１が、時間１１２時間ｔｄになる
ように設定され、メモリゲート（イ）からパスライン（
ハ）を介してメモリ部（至）に伝送されるデジタル検出
角度信号が常に正しいデジタル検出角度信号になる。 そしてデジタル検出角度信号によりメモリ部ａ１１の各
メモリアドレス

〔０〕〜［３５９］それぞれがアドレス
指定され、１２時から最大アクセスタイムｔｄだけ経過
し、読み出すアドレスが確定するとともように、メモリ
部（１）からレジスタ（ホ）への設定データ信号の読み
出しが開始され、Ｔｄ時から１４時の間に、当該設定デ
ータ信号が読み出し続けられる。 に設定されているため、Ｔｄ時から１３時までの間の安
定した設定データ信号をレジスタ（イ）に取り込むこと
ができ、実際には、Ｔｄ時の設定データ信号かレジスタ
（ホ）に取り込まれて保持される。 そして、デジタル検出角度信号により、メモリ部（至）
の各メモリアドレス

〔０〕〜〔３５９〕それぞれの各ビ
ット〈０〉〜＜７〉の設定データ信号がレジスタ（ホ）
に保持されると、レジスタ（ホ）に保持された第６ビツ
ト〈６〉の設定データ信号が、Ｒ８フリップフロップ（
以下Ｒ８ＦＦと称する）からなる起動弁用ＲＵＦＦ　（
３４＆）のセット端子に出力されるとともに、第７ビツ
ト〈７〉の設定データ信号が起動弁用Ｒ８ＦＦ（８４ａ
）のリセット端子に出力される。 同様に、レジスタ（ホ）に保持された第０．第１ビツト
（０）、＜１＞それぞれの設定データ信号が、ＲＵＦＦ
からなる吸気弁用Ｒ８ＦＦ　（３４ｂ）のセット端子、
リセット端子それぞれに出力され、第２．第８ビツト＜
２＞　、＜３＞それぞれの設定データ信号か、Ｒ８ＦＦ
からなる燃料弁用Ｒ８ＦＦ　（３４Ｇ）のセラ）端子、
ＩＪ上セツト子それぞれに出力され、第４．第３ビツト
＜４＞、＜５＞それぞれの設定データ信号が、Ｒ８ＦＦ
からなる排気弁用Ｒ８ＦＦ　（３４ｄ）のセット端子、
リセット端子それぞれに出力される。 そして、各Ｒ８ＦＦ　（３４ａ）　〜（３４ｄ）それぞ
れのセット端子にゞ゛ｌ″の設定データ信号が入力され
ると、各Ｒ８ＦＦ　（３４ａ）　〜（３４ｄ）それぞれ
から起動弁用パワー増幅回路（３５ａ）　、吸気弁用パ
ワー増幅回路（３５１））、燃料弁用パワー増幅回路（
ａ５Ｃ）　、排気弁用パワー増幅回路（８５ｄ）それぞ
れにゝ゛１″の開指令信号が出力され、各パワー増幅回
路（３５ａ）〜（８５ｄ）により開指令信号がパワー増
幅される。 ｔｉ、各Ｒ８ＦＦ　（８４ａ）　〜（８４ｄ）それぞれ
のリセット端子に″１″の７設定デ一タ信号が入力され
ると、各Ｒ，ＳＦＦ　（３４ａ）　〜（３４ｄ）それぞ
れから各パワー増幅回路（３５ａ）〜（８５ｄ）それぞ
れにゝＪｕの閉指令信号が出力される。 さらに、各パワー増幅回路（３５Ｂ）〜（８５ｄ）それ
ぞれにより増幅された開指令信号か各アクチュエータ（
３ｂ）〜（６ｂ）それそ゛れに出力され、このとき、各
アクチュエータ（３ｂ）〜（６ｂ）が動作し、答弁（３
ａ）〜（６ａ）が開状態になる。 また、各パワー増幅回路（Ｊ５ａ）〜（３５ｄ）それぞ
れに入力された閉指令信号が各アクチュエータ（３ｂ）
〜（６ｂ）それぞれに出力され、このとき、各アクチュ
エータ（３ｂ）〜（６ｂ）の動作が停止し、答弁（３ａ
）〜（６ａ）が閉状態になる。 そして、デジタル検出角度信号により、たとえば、メモ
リ部０８）のメモリアドレスＣ３５Ｆ］がアドレス指定
され、クランク軸（７）の回転角度であるクランク角度
か３５８度すなわち燃料弁開角度Ｒｏになると、メモリ
アドレス［Ｊ５１Ｄの第２ビツト〈２〉の設定データ信
号すなわちゝ゛ｌ″の設定データ信号が、レジスタ（ホ
）に読み出されるとともにレジスタ（ホ）から第３　Ｒ
８ＦＦ　（３４０）のセット端子に出力され、第３　Ｒ
ＵＦＦ　（８４ｃ）から燃料弁用パワー増幅回路（ａ５
ｃ）を介して燃料弁用アクチュエータ（５ｂ）に開指令
信号が出力され、当該アクチュエータ（５ｂ）が動作し
、第７図（ａ）に示すように、燃料弁（５ａ）が開状態
になる。 さらに、デジタル検出角度信号により、メモリ部０杓の
メモリアドレス〔６０〕がアドレス指定され、クランク
角度か６０度すなわち燃料弁閉角度Ｒｃになると、メモ
リアドレス〔６０〕の第８ビツト〈３〉の設定データ信
号すなわちゝゝ１″の設定データ信号が、レジスタ（イ
）に読み出されるとともにレジスタ（ハ）から第３　Ｒ
８ＦＦ　（ａ４ｅ）のリセット端子に出力され、第３　
Ｒ８ＦＦ　（８４Ｃ）から燃料弁用パワー増幅回路（３
５Ｃ）を介して燃料弁用アクチュエータ（５ｂ）に閉指
令信号が出力され、当該アクチュエータ（５ｂ）の動作
が停止し、第７図（ａ、）に示すように燃料弁（５ａ）
が閉状態になる。 一方、燃料弁（５ａ）が開状態に保持されている間に、
ＣＰＵＱ４）からパスライン（３６）を介してデジタル
／アナログ変換器（３７）に、ポンプ（３８）の吐出圧
力制御用のデジタル信号、すなわちデジタル吐出圧力制
御信号が出力され、デジタル／アナログ変換器（３ηに
よりデジタル吐出圧力制御信号がアナログ吐出圧力制御
信号に変換され、当該アナログ吐出圧力制御信号により
ポンプｌ３８）の吐出圧力が制御され、燃料油タンク（
３９）からポンプ（３８）　、アクチュエータ（５ｂ）
。 燃料弁（５ａ）を介して第１シリンダ（２１）に噴射さ
れる単位時間当りの燃料油の量、すなわち燃料噴射量が
、第７図山）の実線および破線それぞれに示すように、
エンジン（１）の運転状態に従って変化する。 すなわち、デジタル検出角度信号のアドレス指定にもと
づきメモリ部α綽の各メモリアドレス

〔０〕〜Ｃ３５Ｌ
］それぞれの各ビット〈０〉〜〈７〉の設定データ信号
がレジスタ（ハ）に読み出されると、レジスタ（ホ）に
読み出されたメモリアドレスの各ビット〈０〉〜〈７〉
の設定データ信号が保持されるとともに、レジスタ（ホ
）から各Ｒ８ＦＦ　（ａ４ａ）　〜（８４ｄ）それぞれ
のセット端子およびリセット端子それぞれにゝゝ１″ま
だはゝゝ０″の設定データ信号が出力され、１１　、　
ＩＩの設定データ信号にもとづき各Ｒ８ＦＦ　（３４ａ
）〜１Ｊ４ｄ）それぞれから各パワー増幅回路（３５ａ
）〜（８５ｄ）を介して第１シリンダ（２１）の各アク
チュエータ（３ｂ）〜（６ｂ）に開指令信号および閉指
令信号それぞれが出力され、答弁（３ａ）〜（６ａ）の
開および閉が制御される。 また、ＣＰＵａ旬からデジタル／アナログ変換器１３７
）を介してポンプ（３８）にデジタル吐出圧力制御信号
が出力され、ポンプ（３８）の吐出圧力がエンジン（１
）の運転状態に応じて制御されるとともに、燃料弁（５
ａ）を介して第１シリンダ（２１）に噴射される燃料油
の量が制御される。 ないし第Ｎシリンダ（２ｎ）それぞれの答弁（３ａ）〜
（６ａ）の開および閉が同様に制御されるのは勿論であ
る。 ところで、エンコーダ（８）が、たとえば第８図（ａ）
に示すように、クランク軸（７）に軸着されたエンコー
ダ板（４０ａ）および■スキャン回路やＵスキャン回路
などのあいまい防止回路（４１ａ）で構成されたり、同
図山）に示すように、クランク軸（７）に軸着されたパ
ルス発信機（４０ｂ）およびカウンタ（４１ｂ）で構成
されたり、同図（Ｃ）に示すように、クランク軸（７）
に軸着されたシンクロ発振機（４０Ｑ）およびシンクロ
／デジタル変換器（４１Ｃ）で構成されたり、さらには
、同図（ｄ）に示すように、クランク軸Ｃ力に軸着され
たレゾルバ（４０ｄ）およびアナログ／デジタル変換器
（４１ｄ）で構成されたりしている。 まだ、各パワー増幅回路（８５ａ）〜（３５ｄ）および
各アクチュエータ（３ｂ）〜（６ｂ）の構成例としては
、たとえば、起動弁用パワー増幅回路（３５Ｂ）および
起動弁用アクチュエータ（３ｂ）の３つの構成例を示し
た第９図（ａ）　、　（ｂ）　、　（Ｃ）の構成が考え
られる。 まず、第９図（ａ）に示すように、パワー増幅回路（３
５ａ）に２個のＮＰＮ型のトランジスタ（Ｑｌ）。 （Ｑ２）を設け、一方のトランジスタ（Ｑｌ）のベース
をＲ８ＦＦ　（８４ａ）の一方の出力端子すなわち開指
令信号の出力端子に接続するとともに、他方のトランジ
スタ（Ｑ２）のベースをＲ８ＦＦ　（３４ａ）　ノ他方
の出力端子すなわち閉指令信号の出力端子に接続し、開
指令信号によりトランジスタ（Ｑｌ）ヲオンし、起動弁
用アクチュエータ（３ｂ）に設けられた開用コイル（Ｌ
ｌ）に電源端子（十Ｂ）からの電流を流し、逆に、閉指
令信号によりトランジスタ（Ｑ２）をオンし、アクチュ
エータ（３ｂ）に設けられた開用コイル（Ｌ２）に電源
端子（十Ｂ）からの電流を流し、トランジスタ（Ｑｌ　
）　、　（Ｑ２）によりアクチュエータ（８）））の２
個のコイル（Ｌｌ）、（Ｌ２）を別々に駆動し、アクチ
ュエータ（３ｂ）に高速動作を行なわせるように構成す
る。 つぎに、第９図（ｂ）に示すように、パワー増幅回路（
３５ａ　）に、Ｒ８ＦＦ　（３４ａ）から開指令信号が
出力されたときに点灯する発光ダイオード（Ｄｌ）およ
びＩＦＦ　（３４ａ）から閉指令信号が出力されたとき
に点灯する発光ダイオード（Ｄ２）と、発光ダイオード
（１）１）の点灯によりオンしアクチュエータ（３ｂ）
の交流源（ＡＣ）の一方向の電流をアクチュエータ（３
ｂ）の開閉兼用コイル（Ｌ３）に流すサイリスタ（Ｓｌ
）と、発光ダイオード（Ｄ２）の点灯によりオンし交流
源（ＡＣ）の他方向の電流をコイル（Ｌ３）に流すサイ
リスク（Ｓ２）とを備えたソリッドステート交流リレー
を設け、開指令信号が出力されたときと、閉指令信号が
出力されたときとにコイル（Ｌ３）を流れる電流の向き
を変え、アクチュエータ（３ｂ）に高速動作を行なわせ
るように構成する。なお（Ｚｌ　）。 （ｚ２）は両サイリスタ（８１）、（８２）それぞれの
ゲートバイアス抵抗である。 さらに、第９図（０）に示すように、パワー増幅回路（
８５ａ）に、ＲＵＦＦ　（３４ａ）　ノ開指令信号ニヨ
リオンし、＋１０ボルトの第１正電源端子（＋■）の電
圧をバッファアンプ（Ｂ）に出力するアナログスイッチ
（Ａ１）および、閉指令信号によりオンし、−１０ボル
トの第１負電源端子（−Ｖ）の電圧をバッファアンプ（
Ｂ）に出力するアナログスイッチ（Ａ２）を設けるとと
もに、アンプ（Ｂ）を介した第１正電源端子（十■）の
電圧によりオンし、第２正電源端子（＋Ｖ）’からの電
流をアクチュエータ（３ｂ）のコイル（Ｌ４）に流すＦ
ｉＮＮ型のトランジスタ（Ｑ３）および、アンプ（Ｂ）
を介した第１負電源端子（−Ｖ）の電圧によりオンし、
第２負電源端子（−Ｖ　）’からの電流をコイル（Ｌ４
）に流すＮ、ＰＮ型のトランジスタ（Ｑ４）を投け、い
わゆるサーボ増幅回路を構成する。 したがって前記実施例によると、エンコーダ（８）によ
り、クランク軸（１）の回転角度をデジタル検出角度信
号として検出するとともに、デジタル検出角度信号およ
び各センサー信号にもとづくエンジン（１）の最適化制
御の演算を、高度な演算能力を有するＣＰＵＱ４）によ
り行ない、さらに、ＯＰ　Ｕ　（１４）のアドレス指定
にもとづき、各シリンダ（２１）〜（２ｎ）の答弁（３
ａ）〜（６ａ）の開および閉のタイミング設定用の設定
データ信号、すなわちデジタル設定データ信号を、処理
速度の速い電子制御回路部００のメモリ部０８）の各メ
モリアドレスの各ビットに書き込み、電子制御回路部Ｉ
′ＩＯの入力部α１を介したエンコーダ（８）のデジタ
ル検出角度信号によりメモリ部（至）の各メモリアドレ
スをアドレス指定し、メモリ部α均からたとえば保持出
力部（ハ）のレジスタ（ハ）に、各メモリアドレスの各
ビットに書き込まれたデジタ弁（３ａ）〜（６ａ）に開
および閉指令信号を出力し、答弁（８ａ）〜（６ａ）の
開および閉を制御し、他の保持出力部（図示せず）の動
作によシ、第２シリンダないし第Ｎシリンダ（２ｎ）そ
れぞれの答弁（３ａ）〜（６ａ）い電子制御回路部ＧＯ
により各シリンダ（２１）〜（２ｎ）の答弁（３ａ）〜
（６ａ）の開および閉を制御することができ、エンジン
（１）の回転数およびトルクの広範囲の変化に対して燃
費を低減化することができる。 また、ＣＰＵＱ４）のデジタル吐出圧力制御信号により
ポンプ（３８）の吐出圧力を制御したことにより、燃費
を一層低減化することができる。 さらに、タイミング制御部（イ）を設けたことにより、
入力部０りからメモリ部α印へのデジタル検出角度信号
の出力タイミングを制御し、牢に正しいデジタル検出角
度信号によりメモリ部（至）をアドレス指定することが
できるとともに、メモリ部（至）からレジスタ（イ）へ
のデジタル設定データ信号の出力タイミングを制御し、
正しいデジタル設定データ信号をレジスタ（ホ）に保持
させることができる。 また、２方向アクセス型のメモリ部（至）を設けたこと
により、たとえば、メモリ部（至）の代わりに１つの弁
の開および閉の制御に８個の比較器を設け、１つのシリ
ンダの制御に合計３２個の比較器を設けたりする場合に
比して部品点数を大幅に削減することができ、小型化す
るとともに安価にし、さらに信頼性を向上させることが
できる。 以上のように、この発明のディーゼルエンジンの制御装
置によると、シリンダ毎に複数の制御弁が設けられたデ
ィーゼルエンジンと、該エンジンの回転角度を検出しデ
ジタル検出角度信号を出力する回転角度検出部と、前記
エンジンの温度や圧力などを検出する複数のセンサーそ
れぞれのセンサー信号および前記デジタル検出角度信号
にもとつく回転速度信号が入力され前記エンジンの最適
化制御の演算を行なうとともに前記各シリンダの前記各
制御弁毎に開および閉のタイミング設定用のデジタル設
定データ信号を出力する演算処理部とを備え、かつ、電
子制御回路部に、前記回転角度検出部から出力された前
記デジタル検出角度信号の入力されるゲートが設けられ
た入力部と、前記演算処理部のアドレス指定によシ前記
演算処理部から出力された前記各シリンダの前記各制御
弁それぞれの前記デジタル設定データ信号が書き込まれ
るとともに前記入力部を介した前記デジタル検出角度信
号によるアドレス指定により書き込まれた前記各デジタ
ル設定データ信号が読み出される２方向アクセス型のメ
モリ部と、読み出された前記各シリンダ毎の前記各デジ
タル設定データ信号を保持するレジスタが設けられ当該
レジスタに保持された前記各デジタル設定データ信号に
もとつき前記各シリンダ毎の前記各制御弁それぞれに開
および閉指令信号それぞれを出力する複数の保前記入力
部から前記メモリ部への前記デジタル検夕信号の出力タ
イミングを制御するタイミング制御部とを備えたことに
より、ディーゼルエンジンの回転数およびトルクの広範
囲の変化に対して燃費を低減することができるとともに
、小型かつ安価で信頼性の高いディーゼルエンジンの制
御装置を提供することかできるものである。 また、シリンダ毎の燃料制御弁それぞれを介して各シリ
ンダに燃料油を吐出するポンプを備えるとともに、演算
処理部の吐出圧力制御信号により前記ポンプの吐出圧力
を制御したことにより、燃費を一層低減化することがで
きるものである。

【図面の簡単な説明】

図面はこの発明のディーゼルエンジンの制御装置の１実
施例を示し、第１図はブロック構成図、第２図は第１図
の電子制御回路部のブロック図、第３図はメモリ部の一
部のメモリマツプ、第４図（ａ）　＋、　（ｂ）それぞ
れはデジタル検出角度信号の一部の波形図、第５図はタ
イミング制御部のブロック図、第６図（ａ）〜（ｈ）は
第５図の各部の動作説明用波形図、第７図（ａ）は燃料
弁の開および閉の説明図、同図（ｂ）はポンプの吐出圧
力の変化による単位時間当りの燃料噴射量の変化説明図
、第８図（ａ）〜（ｄ）それぞれはエンコーダの構成例
の説明図、第９図（ａ）〜（Ｃ）それぞれはパワー増幅
回路の構成例の説明図である。 （１）・・ディーゼルエンジン、（２＋）〜（２ｒｌ）
・・・シリンダ、（３ａ）・・・起動弁、（４ａ）・・
・吸気弁、（５ａ）・・・燃料弁、（６ａ）・・・排気
弁、（８）・・・エンコーダ、０１・・・電子制御回路
部、０荀・・・ＣＰＵ、（至）・・・メモリ部、０１・
・・入力部、＠・・・メモリゲート、（ハ）・・・保持
出力部、（イ）・・・レジスタ、（イ）・・・タイミン
グ制御部、（３８）・・・ポンプ。 代理人　弁理士　　藤田龍太部 第３図 第４図 （Ｇ）　　ｊ’ （ｂ）　ｊ’ 第６図□ （Ｑ）　： １ （１））　ｉ’ 第５図 第７図 ＨＯ？Ｃ７７ランクＩＩＪｌｔ 第８図

Claims (1)

1. 【特許請求の範囲】 ■　シリンダ毎に複数の制御弁が設けられたディーゼル
   エンジンと、該エンジンの回転角度を検出しデジタル検
   出角度信号を出力する回転角度検出部と、前記エンジン
   の温度や圧力などを検出する複数のセンサーそれぞれの
   センサー信号および前記デジタル検出角度信号にもとづ
   く回転速度信号が入力され前記エンジンの最適化制御の
   演算を行なうとともに前記各シリンダの前記各制御弁毎
   に開および閉のタイミング設定用のデジタル設定データ
   信号を出力する演算処理部とを備え、かつ、電子制御回
   路部に、前記回転角度検出部から出力された前記デジタ
   ル検出角度信号の入力されるゲートが設けられた入力部
   と、前記演算処理部のアドレス指定により前記演算処理
   部から出力された前記各シリンダの前記各制御弁それぞ
   れの前記デジタル設定データ信号が書き込まれるととも
   に前記入力部を介した前記デジタル検出角度信号による
   アドレス指定によシ書き込まれた前記各デジタル設定デ
   ータ信号が読み出される２方向アクセス型のメモリ部と
   、読み出された前記各シリンダ毎の前記各デジタル設定
   データ信号を保持するレジスタが設けられ当該レジスタ
   に保持された前記各デジタル設定データ信号にもとづき
   前記各シリンダ毎の前記各制御弁それぞれに開および閉
   指令信および閉のタイミングを制御し前記入力部から前
   記メモリ部への前記デジタル検出角度信号の出力タイミ
   ングおよび前記メモリ部から前記各保持出力部への前記
   各デジタル設定データ信号の出力タイミングを制御する
   タイミング制御部とを備えたことを特徴とするディーゼ
   ルエンジンの制御装置。 ■　シリンダ毎の燃料制御弁それぞ五を介して各シリン
   ダに燃料油を吐出するポンプを備えるとともに、演算処
   理部の吐出圧力制御信号により前記ポンプの吐出圧力を
   制御したことを特徴とする特許請求の範囲第１項に記載
   のディーゼルエンジンの制御装置。