JPS5816826B2 - ディジタル位相同期回路 - Google Patents

ディジタル位相同期回路

Info

Publication number
JPS5816826B2
JPS5816826B2 JP54118065A JP11806579A JPS5816826B2 JP S5816826 B2 JPS5816826 B2 JP S5816826B2 JP 54118065 A JP54118065 A JP 54118065A JP 11806579 A JP11806579 A JP 11806579A JP S5816826 B2 JPS5816826 B2 JP S5816826B2
Authority
JP
Japan
Prior art keywords
phase
circuit
component
quantization
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54118065A
Other languages
English (en)
Other versions
JPS5642455A (en
Inventor
川崎忠道
矢幡明樹
誉田俊輔
鈴木秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP54118065A priority Critical patent/JPS5816826B2/ja
Publication of JPS5642455A publication Critical patent/JPS5642455A/ja
Publication of JPS5816826B2 publication Critical patent/JPS5816826B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 この発明は、位相変調信号を同期検波して復調する場合
等に用いられるディジタル位相同期回路に関する。
位相変調信号に対する同期検波復調用の位相同期回路に
は種々の構成のものがあるが、これらのうち最も基本と
なる構成例として、2相位相変調信号に対する第1図に
示すコスタス・ループがある。
第1図において、端子1には次式で示す2相位相変調信
号X(t)が入力される。
ここで、θ(1)は時間的に0.πラジアンをランダム
に採り得る送信情報、A′は振幅、ωは角周波数、tは
時間である。
この変調信号X(1)は直交復調器2に入力され、電圧
制御発振器5により出力される基準位相信号y(t)に
よって復調される。
基準位相信号y(t)は で与えられる。
B′は振幅、ψは入力無変調信号に対する位相誤差であ
る。
この結果、直交復調器2からは入力変調信号X’(tユ
基準位相信号y(t)に対する同相成分u(t)、直交
相成分v(t)として、が出力される。
Aは振幅である。コスタス・ループでは乗算回路3によ
ってこれら同相および直交相成分の積をとることにより
、ループ・フィルタを介して電圧制御発振器5の周波数
を制御するための位相比較出力w(t)を生成している
このようにコスタス・ループでは直交復調器2と乗算回
路3とによって位相比較出力w(t)が得られるため、
第1図で破線で囲んだ部分6は「広義位相比較回路」と
呼ばれる。
上記の如きコスタム・ループは、入力変調信号をA/D
変換して2進数で表現することによりディジタル演算に
よっても実現できる。
ディジタル演算による場合、従来では同相成分u(1)
、直交相成分v(、t)は同一ビット数(量子化ビット
数)で表わされ、これらを乗算して位相比較出力w(t
)を生成していた。
しかしながら、位相比較出力のもつ意味を考えると、従
来のように同相、直交相成分に同一の量子化ビット数を
割当てることは非常に無駄が多く必要以上に語長を伸ば
さねばならない。
以下この問題について説明する。
コスタム・ループは位相誤差ψを小さくするように動作
するから、ループが位相周期状態にある場合、ψは0に
近く設定されでいる。
従って、(3)。(4)式から直交相成分も0に近い小
さな値となり、一方同相成分は極めて±1に近い値(A
−1に規格化して考えた場合、以下同様)になっている
以上より、位相同期状態では(5)式からとなり、ルー
プを制御する位相比較出力w(を層大きさは、直交相成
分v(t)の大きさで決定される。
すなわち、直交相成分v(tす量子化誤差が位相誤差ψ
の検出精度に大きく影響する。
ところが、直交相成分の量子化ビット数を変えないで位
相誤差検出精度を上げようさして、1語長で表現できる
ダイナミックレンジを小さくする方法をとると、ディジ
タル演算では通常2の補数表現をとる関係から、非同期
状態での位相誤差ψに対するsinψ、つまり直交相成
分の変化特性は量子化時のオーバーフローによって第2
図の22のようになって正しい特性21とは全くかけ離
れたものとなってしまい、ループは正常に動作しなくな
る。
このため従来では同相および直文相両成分の量子化ビッ
ト数を大きくとることによって、ダイナミックレンジ±
1まで確保すると同時に、位相誤差検出精度を向上させ
ていた。
しかしながら同相および直交相成分の量子化ビット数を
等しくとることは、乗算回路3の回路規模を増大させる
結果となって好ましくない。
本発明はこのような点に鑑みてなされたものでその目的
とするところは回路規模を増大させることなく基準位相
信号の位相誤差をより高精度に検出できるディジタル位
相同期回路を提供することにある。
この目的達成のため、本発明では前記同相および直交相
成分を量子化するに際し、その量子化誤差が基準位相信
号の位相誤差検出精度に大きく影響する直交相成分の量
子化を細かく、つまり太きい量子化ビット数で行ない、
同相成分の量子化は組く、つまり小さい量子化ビット数
で行なう。
すなわち位相同期状態におけるψキ0.πでの位相安定
点近傍では、例えば第3図に示すように直交相成分Vを
粗く量子化した31の場合の位相誤差ψの検出の細かさ
が91であるのに対し、直交相成分Vをより細かく量子
化した32の場合は、位相誤差ψの検出の細かさはψ′
、(i =1、2 、・・・)となって、より精度よく
位相誤差ψを検出できる。
一方、位相不安定点近傍では逆に同相成分の量子化ビッ
ト数が位相比較特性に影響を与えるが、位相誤差検出精
度に関して問題となるのは位相安定点近傍での位相誤差
検出の細かさであるから、同相成分の量子化は粗くても
問題はない。
゛以下、本発明を実施例により詳細に説明する。
第4図は本発明を2相位相変調信号に対するコスタス・
ループ形式のディジタル位相同期回路に適用した一実施
例を示したもので、直交復調器2と乗算回路3との間に
第1および第2の量子化回路7.8が挿入されている点
が第1図と異なっている。
ここで、第1の量子化回路Tは直交復調器2の出力のう
ち(3)式に示した同相成分、(1)=)粗く量子化し
、第2の量子化回路8は(4)式に示した直交相成分■
(t)=P細かく量子化する。
これら第1および第2の量子化回路18の出力はディジ
タル回う 路よりなる乗算回路3で乗算される。
そして、乗算回路3の乗算結果つまり(5)式に示した
位相比較出力w(t)がデ゛イジタルフィルタよりなる
ループフィルタ4を通して電圧制御発振器5に制御信号
として与えられ、これにより発振器5の出力位相が制御
されることによって、発振器5から(2)式に示した基
準位相信号y(t)が出力される。
第5図の曲線50はこの位相同期回路の位相比較特性、
つまり基準位相信号y(t)の位相誤差ψに対する位相
比較出力w(t)=7)変化を示したもので、51は位
相同期状態での位相安定点、52は位相不安定点である
ここで、位相安定点51の蓮傍51′では、前述の如く
重文相成分の量子化精度によって位相比較特性50の精
度、つまり位相誤差ψの検出精度が決定される。
位相不安定点52の近傍では位相安定点51の近傍51
′と逆に重文相成分が1に近い値となり、位相不安定点
52の近傍での振舞いは生きして同相成分の量子化精度
によって支配されるが、同相成分の量子化を重文相成分
のそれに比して粗く行ない、位相不安定点52近傍での
電圧制御発振器5に対する制御を位相安定点51近傍に
比べて粗くしても、量子化回路78のダイナミックレン
ジさえ±1にとつν でおけば、ループは位相同期状態および非同期状態のい
ずれの場合でも正常に動作する。
このように、本発明によれば同相成分および重文相成分
に割当てる量子化ビット数を異ならせ、前者については
粗く後者については細かく量子化を行なうことによって
、乗算回路3の回路規模を増大させることなく、基準位
相信号の位相誤差、特に制御上重要となる位相安定点近
傍での位相誤差の検出を高精度に行なうことができる。
この本発明の効果をさらに具体的に説明する。
第6図は第4図の乗算回路3に用いられるディジタル乗
算回路の一例としての並列乗算回路の基本的な構成を示
したもので、4ビツトと3ビツトの2変数(X 1 、
X2. x3. X4) 、 (Y+
、 y2.Y3の乗算を行なって7ビツトの積出力(
Sl、 S2・・・。
S7)を得る回路である。
第6図中301〜312はそれぞれ第7図に示すような
基本部分積回路であり、第7図中31はAND回路、3
2は全加算回路、33.34は乗算、被乗算ビットの入
力端子、35は前後からの部分和の入力端子、36は前
段からの桁上げ信号の入力端子、37は全加算回路32
で演算された部分和の出力端子、38は次段への桁上げ
信号の出力端子である。
第6図に示されるように3ビツトと4ビツトの2変数の
乗算には3X4=12個の部分積回路が必要となる。
つまり、一般にNビットとMビット表現の2変数の並列
乗算回路では、N−M個の部分積回路が必要である。
今、(5)式の位相比較出力ω(t)G2にビット精度
で表わすとすると N十M=2K・・・・・・・・・・・・・・・・・・・
・・・−・・・・・・・・・・・・・(7)となるが、
ここで一般に N−M≦(N+M ) 2/4 =に2・・・・・・・
・・・・・・・・・・・(8)が成立し、(8)式で等
号が成立するのはN=M=K・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・(9)の場合である。
これから位相比較出力w(t)を演算するに当り最も乗
算回路の規模の大きくなるのが従来の位相同期回路で行
なわれていた同相成分、直交有成分に同一の量子化ビッ
ト数を割当てて乗算する方法であるといえる。
これに対し、本発明のように2にビット精度の位相比較
出力w(を港演算するに当り、例えば同相成分にはN−
Iビット、重文相成分にはN+Iビットを量子化ビット
数として割当てれば、乗算回路3の回路規模は部分積回
路の使用個数で表わすと、従来のに2から(に+I )
・(K−I)−に2.12個と、12個だけ少なくする
ことができる。
しかも、位相同期状態での基準位相信号の位相誤差検出
精度を決定する重文相成分の量子化ビット数は従来のに
ビットからに+1ビツトとより多くなるため、2にビッ
トの位相比較出力に2−1だけのより精度の高い位相誤
差検出信号を含ませることかり能となる。
第4図における乗算回路3に用いるディジタル乗算回路
の他の例として、直並列乗算回路を第8図および第9図
に示す。
第8図はパイプライン乗算回路として知られているもの
で、また第9図は通常の直並列乗算回路である。
これら第8図および第9図において、401は時間的に
並んだ直列2進被乗算信号の入力端子、402〜404
はこの例では3ビツトの並列2進乗算信号の各ビットの
入力端子、405は乗算結果が直列2進信号の形で出力
される出力端子、406〜410はビットのシフトレジ
スタ、411〜413はAND回路、414〜416は
全加算回路である。
これから明らかなように、直並列乗算回路では並列信号
入力のビット数が増すほど回路規模が大きくなる。
従って、このような直並列乗算回路を第4図の乗算回路
3に用いる場合は、第1および第2の量子化回路7,8
からの出力のうち、量子化ビット数の小さい第1の量子
化回路γの出力を並列2進表現の信号、第2の量子化回
路8の出力を直列2進表現の信号として乗算回路3に入
力すれば、乗算回路3の回路規模を小さくすることがで
きる。
また、この場合、通常直列2進表現である同相成分を直
並列変換回路を通して並列2進表現の信号に変換するこ
とになるので、乗算回路部分のみならず直並列交換回路
の部分も従来より回路規模を小さくすることができ、位
相同期回路全体としての回路規模の減少は著しいもの吉
なる。
ところで、以上の説明では位相同期回路としての最終出
力について特に規定しなかったが、これは使用目的によ
って種々異なる。
例えば本発明の位相同期回路を位相変調信号の同期検波
復調用として用いる場合は、同相成分または直交相成分
あるいはこれらを量子化したものを復調出力として取出
せばよい。
また復調出力として同相成分を量子化したものを用いる
場合は、復調出力おして用いる同相成分の量子化には、
乗算回路3への入力となる位相比較出力生成のための成
分に対する量子化ビット数より大きい十分なビット数を
割当てで細かく量子化を行なえばよい。
第10図は本発明を4相位相変調信号の同期検波復調用
のディジクル位相同期回路に適用した実施例で、9は加
算回路、10は減算回路、11゜12は乗算回路である
この位相同期回路の量子化回路78がないときの基本動
作は次の通りでう ある。
入力端子1には、(1)式と同様にして表わされる4相
位相変調信号(但し、θ(1)はこの場合0.π/2、
π、3π/2ラジアンをランダムに採り得る送信情報)
が入力され、直交復調器2によって(3)。
(4)式の同相および直交相成分u(t3. v(t)
が取出される。
加算回路9および減算回路10によってこれらu(1)
とv(1φ和および差が演算され、が得られる。
乗算回路11でこれらu″(t)、V″(1)が乗算さ
れ つまり(3)式に示した同相成分u(t)の倍角成分が
得られる。
−力、乗算回路12でu(t)吉v(t)が乗算され、 つまり(4)式に示した直交相成分の倍角成分が得られ
る。
そして、乗算回路3でこれらu′(t)とU′(t)が
乗算されることによって、 なる位相比較出力W′(t)が得られ、これがループフ
ィルタ4を介してvcosに与えられる。
第11図の曲線60は第10図の位相同期回路の位相比
較特性を示したもので、61は位相安定点、62は位相
不安定点である。
これから分るように第10図の構成においては、乗算回
路11の出力である、同相成分u(t)の倍角成分u’
(t)の量子化精度が位相不安定点62近傍での振舞い
を主に規定し、第4図の実施例における同相成分u(1
)と同様な役割を果たす。
一方、乗算回路12の出力である、直交相成分v(t)
の倍角成分v’(t)の量子化精度は位相安定点61近
傍での位相誤差検出精度を支配し、第4図の実施例にお
ける直交相成分v(t)と同様な役割を果たす。
従って、u′(t)に対する第1の量子化回路7の量子
化ビット数を小さく、またv’(t)に対する第2の量
子化回路8の量子化ビット数を大きくすることにより、
先の実施例の場合と同様な効果が得られる。
この場合、復調入力としては加算回路9、減算回路10
の出力を取出せばよい。
なお、上記説明では第11図の61を位相安定点、62
を位相不安定点としたが、例えばループフィルタ4から
VCO5に与えられる制御信号の極性を第10図の構成
の場合に対し反転させて、逆に61を位相不安定点とし
、62を位相安定点としてもよい。
その場合、位相安定点62におけるψは第10図の構成
の場合の位相安定点61におけるψに対しπ/4だけず
れたものとなるから、加算回路9および減算回路10の
出力v″′(t)。
u″′(t)は となり、乗算回路11の出力から つまり直交相成分v(tφ倍角成分が得られる。
−力、乗算回路12の出力から つまり同相成分u(1)の倍角成分が得られる。
このとき乗算回路3の出力は となる。
従って、この場合は量子化回路78の位置を第10図の
場合と入れ替えることにより、同様な効果が得られる。
この場合、復調出力としでは直交復調器2の出力をその
まま取出せばよいなお、以上の実施例では入力変調信号
が2相または4相の位相変調信号の場合を説明したが、
これ以外の多相位相変調信号の場合にも本発明を適用で
きる。
その場合、乗算回路3の入力は一般に同相成分および直
交相成分の整数倍角成分となる。
さらに、本発明は入力変調信号が単純な位相変調信号の
場合のみならず、例えば振幅変調を含む位相変調信号、
あるいは残留側波帯変調を加味した位相変調を含む変調
信号等、種々の形態の場合について適用が可能である。
【図面の簡単な説明】
第1図はコスクスループ形式の位相同期回路の構成図、
第2図は同回路をディジタル化した場合の直交相成分の
ダイナミックレンジ減少に伴う問題点を説明するための
位相比較特性図、第3図同じく同回路をディジタル化し
た場合の直交相成分の量子化精度と位相誤差検出精度と
の関係を説明するための位相比較特性図、第4図は本発
明の一実施例を示す構成図、第5図は同実施例回路の位
相比較特性図、第6図は本発明で用いる乗算回路の具体
例を示す図、第7図は第6図における部分積回路の構成
図、第8図および第9図は乗算回路の他の具体例を示す
図、第10図は本発明の他の実施例を示す構成図、第1
1図は同実施例回路の位相比較特性図である。 2・・・・・・直交復調器、3・・・・・・乗算回路、
5・・・・・・電圧制御発振器、7・・・・・・第1の
量子化回路、8・・・・・・第2の量子化回路。

Claims (1)

  1. 【特許請求の範囲】 1 人力変調信号から基準位相信号に対してほぼ同相お
    よび直文相である同相成分および直交相成分を取出す直
    交復調器と、前記同相成分またはその整数倍角成分を粗
    く量子化する第1の量子化回路と、前記直交相成分また
    はその整数倍角成分を細かく量子化する第2の量子化回
    路と、これら第1および第2の量子化回路によって量子
    化された前記各成分を乗算する乗算回路と、この乗算回
    路の出力に基き出力位相が制御されて前記基準位相信号
    を得る電圧制御発振器とを備えることを特徴とするディ
    ジタル位相同期回路。 2 前記乗算回路は、前記第1の量子化回路で量子化さ
    れた成分を並列2進表現の信号として受入し、前記第2
    の量子化回路で量子化された成分を直列2進表現の信号
    として受入する直並列乗算回路である特許請求の範囲第
    1項記載のディジタル位相同期回路。
JP54118065A 1979-09-14 1979-09-14 ディジタル位相同期回路 Expired JPS5816826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54118065A JPS5816826B2 (ja) 1979-09-14 1979-09-14 ディジタル位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54118065A JPS5816826B2 (ja) 1979-09-14 1979-09-14 ディジタル位相同期回路

Publications (2)

Publication Number Publication Date
JPS5642455A JPS5642455A (en) 1981-04-20
JPS5816826B2 true JPS5816826B2 (ja) 1983-04-02

Family

ID=14727135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54118065A Expired JPS5816826B2 (ja) 1979-09-14 1979-09-14 ディジタル位相同期回路

Country Status (1)

Country Link
JP (1) JPS5816826B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746574A (en) * 1984-09-25 1988-05-24 Asahi Chemical Polyflex Ltd. Antistatic sheeting

Also Published As

Publication number Publication date
JPS5642455A (en) 1981-04-20

Similar Documents

Publication Publication Date Title
NZ261042A (en) Demodulator with low rate analog to digital converter
US4475220A (en) Symbol synchronizer for MPSK signals
US4334312A (en) Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system
AU660878B2 (en) Differential detection demodulator
US4674105A (en) Digital signal processor
JP2914556B2 (ja) デジタル周波数復調器
US6018552A (en) Differential detection receiver
JP2837982B2 (ja) 遅延検波復調装置
US5504453A (en) Method and device for estimating phase error
US4686484A (en) Phase detection circuit
JPS5816826B2 (ja) ディジタル位相同期回路
US4803385A (en) Phase detecting circuit
US4631486A (en) M-phase PSK vector processor demodulator
JP2005210436A (ja) キャリア周波数検出方法
JP2934259B2 (ja) 全ディジタル形搬送波再生回路
JPH059978B2 (ja)
JPH02146844A (ja) 直交位相誤差検出回路
JP2528744B2 (ja) 遅延検波回路
JP2853728B2 (ja) ディジタル復調回路
JP3185725B2 (ja) 搬送波再生回路
JPS6281813A (ja) 移相回路
KR20220014991A (ko) 올-디지털 위상 고정 루프에서의 디지털 루프 필터
JP3109452B2 (ja) Psk復調回路
JP2001186208A (ja) 復調回路
KR20220014992A (ko) 올-디지털 위상 고정 루프