JPS58155436A - 複合計算機システムの共通バス制御方式 - Google Patents
複合計算機システムの共通バス制御方式Info
- Publication number
- JPS58155436A JPS58155436A JP2950583A JP2950583A JPS58155436A JP S58155436 A JPS58155436 A JP S58155436A JP 2950583 A JP2950583 A JP 2950583A JP 2950583 A JP2950583 A JP 2950583A JP S58155436 A JPS58155436 A JP S58155436A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- module
- line
- priority
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は優先順位の低いモジュールのバス使用要求が極
端に後回しにされることを防止した複合計算機システム
の完全分散方式共通バス制御方式に関する。
端に後回しにされることを防止した複合計算機システム
の完全分散方式共通バス制御方式に関する。
従来共通バスに複合システムを接続した場合の制御装置
の方式には種々のものがあった。複合システム全体に対
して別に優先使用順位を判定して制御を行なう制御部を
設ける方式は、完全分散制御方式と異なり、制御系の障
害が局部に発生しても全システムに影響が及ぶ。また完
全分散制御方式であっても、従来のものは、複数モジュ
ールのバス使用要求が競合した場合、常に各モジュール
個有の優先順位に従って使用順序が決定されるので、優
先順位の低いモジュールの要求は、時として非常に長く
待たされる場合が生ずるという他の問題が生じていた。
の方式には種々のものがあった。複合システム全体に対
して別に優先使用順位を判定して制御を行なう制御部を
設ける方式は、完全分散制御方式と異なり、制御系の障
害が局部に発生しても全システムに影響が及ぶ。また完
全分散制御方式であっても、従来のものは、複数モジュ
ールのバス使用要求が競合した場合、常に各モジュール
個有の優先順位に従って使用順序が決定されるので、優
先順位の低いモジュールの要求は、時として非常に長く
待たされる場合が生ずるという他の問題が生じていた。
この問題を解決するためにバス使用予約登録方式が従来
も行われていたか、従来のものはモジュール間をマスク
線によって直列的に接続し、優先順位が一層低い他モジ
ュールのアクセスを禁止する方式なので、完全分散制御
ではなく、ｌモジュール中の障害が他モジュールに影響
する恐れが非常に多い。また完全な分散制御方式で、バ
スが空くとバス使用要求が生じていたモジュールは他モ
ジュールを意識せずに、直ちに伝送を開始し、他モジュ
ールと衝突するとデータのエラー検出機能で検出し、乱
数により決定される時間後に再送する方式も公知である
が、ハード、ソフトとも複雑となり、しかもバス使用効
率が低いなどの欠点があった。
も行われていたか、従来のものはモジュール間をマスク
線によって直列的に接続し、優先順位が一層低い他モジ
ュールのアクセスを禁止する方式なので、完全分散制御
ではなく、ｌモジュール中の障害が他モジュールに影響
する恐れが非常に多い。また完全な分散制御方式で、バ
スが空くとバス使用要求が生じていたモジュールは他モ
ジュールを意識せずに、直ちに伝送を開始し、他モジュ
ールと衝突するとデータのエラー検出機能で検出し、乱
数により決定される時間後に再送する方式も公知である
が、ハード、ソフトとも複雑となり、しかもバス使用効
率が低いなどの欠点があった。
本発明は前記従来の方式のような問題のない、完全分散
制御で、かつ優先順位の低いモジュールも極端に長く待
たされる恐れのない複合計算機システムの共通バス制御
方式を提供することを目的とする。
制御で、かつ優先順位の低いモジュールも極端に長く待
たされる恐れのない複合計算機システムの共通バス制御
方式を提供することを目的とする。
上記目的を達成するために本発明においては、共通バス
としてバス登録線を備え、バス使用要求の発生したモジ
ュールは、バス登録線に既に他モジュールからの信号が
存在していない場合に限り、バス使用予約を示す信号を
バス登録線に送出し、録することを禁止するようにした
。バスが使用されている期間中に複数のモジュールにバ
ス使用要求が発生しても、前記の如く、これら複数モジ
ュールのバス使用予約登録は禁止されるが、バスが空く
と同時に前記バス使用予約登録を禁止され待機していた
複数モジュールはいっせいにバス登録線に信号を送出し
、いずれもバス使用予約状態にはいる。これらのバス使
用予約状態となった複数モジュールの間では各モジュー
ル個有の優先順位に従って順次バスを使用することとし
た。この様にすれば、いったんバス使用予約状態になっ
たモジュールは、そのモジュールがバス使用を終了する
までは、該モジュールよりも優先順位の高いモジュール
にバス使用要求が発生しても、バス登録線への信号送出
継続によって新規なモジュールのバス使用予約登録を禁
止しているので、妨害を受けずにバスを使用できる。従
って、固定優先順位方式の場合の様に、優先順位の低い
モジュールが極端に長期間待たされることはない。
としてバス登録線を備え、バス使用要求の発生したモジ
ュールは、バス登録線に既に他モジュールからの信号が
存在していない場合に限り、バス使用予約を示す信号を
バス登録線に送出し、録することを禁止するようにした
。バスが使用されている期間中に複数のモジュールにバ
ス使用要求が発生しても、前記の如く、これら複数モジ
ュールのバス使用予約登録は禁止されるが、バスが空く
と同時に前記バス使用予約登録を禁止され待機していた
複数モジュールはいっせいにバス登録線に信号を送出し
、いずれもバス使用予約状態にはいる。これらのバス使
用予約状態となった複数モジュールの間では各モジュー
ル個有の優先順位に従って順次バスを使用することとし
た。この様にすれば、いったんバス使用予約状態になっ
たモジュールは、そのモジュールがバス使用を終了する
までは、該モジュールよりも優先順位の高いモジュール
にバス使用要求が発生しても、バス登録線への信号送出
継続によって新規なモジュールのバス使用予約登録を禁
止しているので、妨害を受けずにバスを使用できる。従
って、固定優先順位方式の場合の様に、優先順位の低い
モジュールが極端に長期間待たされることはない。
第１図は本発明の作動説明図である。上部にバス使用要
求発生時刻を矢印で示し、数字はモジュールの番号なら
びに優先順位を示し、大きい数のモジュールはど優先順
位が高いものとする。その下に各モジュールの共通バス
使用の時間的経過を示し、ｆＡｌは本発明方式の場合、
（Ｂｌは固定優先順位方式の場合である。モジュール＃
４に対してはバス使用要求が空き状態の時に生じたから
（Ａ）、ｆＢ）いずれでも同じで直ちにバス使用を割当
てられているが、モジュール＃３の要求に対しては（Ａ
ｌ、（Ｂｌの場合に大きな差が生じている。本発明の場
合＋Ａｌでは、モジュール＃４のバス使用中に生じたモ
ジュール＃３． ＄５のバス使用要求は、モジュール＃
４のバス使用終了時に双方とも登録され、優先順位に従
い、モジュール＃５．＃３の順に使用し、モジュール＃
５．。
求発生時刻を矢印で示し、数字はモジュールの番号なら
びに優先順位を示し、大きい数のモジュールはど優先順
位が高いものとする。その下に各モジュールの共通バス
使用の時間的経過を示し、ｆＡｌは本発明方式の場合、
（Ｂｌは固定優先順位方式の場合である。モジュール＃
４に対してはバス使用要求が空き状態の時に生じたから
（Ａ）、ｆＢ）いずれでも同じで直ちにバス使用を割当
てられているが、モジュール＃３の要求に対しては（Ａ
ｌ、（Ｂｌの場合に大きな差が生じている。本発明の場
合＋Ａｌでは、モジュール＃４のバス使用中に生じたモ
ジュール＃３． ＄５のバス使用要求は、モジュール＃
４のバス使用終了時に双方とも登録され、優先順位に従
い、モジュール＃５．＃３の順に使用し、モジュール＃
５．。
＃３のバス使用中に生じたモジュール＃Ｂ、 ＃１．
＃５のバス使用要求はモジュール＃３のバス使用終了時
にいずれも登録されて、モジュール＃８． ＃５． ＃
１の順にバスを使用している。これに対し固定優先順位
の（Ｂ）の場合には、あるモジュールがバス使用を終っ
た際、毎回、バス使用を待っているモジュール中の最高
順位のモジュールがバスを使用している。
＃５のバス使用要求はモジュール＃３のバス使用終了時
にいずれも登録されて、モジュール＃８． ＃５． ＃
１の順にバスを使用している。これに対し固定優先順位
の（Ｂ）の場合には、あるモジュールがバス使用を終っ
た際、毎回、バス使用を待っているモジュール中の最高
順位のモジュールがバスを使用している。
第２図は本発明の一実施例のモジュールを示す図で、バ
ス１７はプロセシングユニットｌ同士のデータ転送に関
係するすべてのバスすなわちアドレス線、データ線、制
御線よりなるシステムバス、バス１８はシステムバス使
用中か否かを示すバスビジー線、バス１９はバス登録線
で、この３者が共通バスを構成し、共通バス以外の図示
部分が一つのモジュールを構成している。制御部５の出
力６，８と、ｎを２ｎに変換するデコーダ１６の出力と
は他のモジュールとそれぞれワイアドオアされている。
ス１７はプロセシングユニットｌ同士のデータ転送に関
係するすべてのバスすなわちアドレス線、データ線、制
御線よりなるシステムバス、バス１８はシステムバス使
用中か否かを示すバスビジー線、バス１９はバス登録線
で、この３者が共通バスを構成し、共通バス以外の図示
部分が一つのモジュールを構成している。制御部５の出
力６，８と、ｎを２ｎに変換するデコーダ１６の出力と
は他のモジュールとそれぞれワイアドオアされている。
制御部５は第３図に示すように６個のステータスＳ、、
Ｓ、・・・・・・Ｓ５を持っている。なお第３図には省
略しであるが、制御部５にリセット信号２１が加えられ
ると、その時の状態に関係なくイニシャル状態Ｓｏへ戻
る。プロセシングユニットｌが他のモジュール（プロセ
シングユニットとか共有メモリなど）とデータ授受を行
なうため共通バスの使用を要求してバス要求線２をオン
にすると、ステータスはＳｌに移る。制御部５では、バ
ス登録線７を調べて、これがオフならばステータスＳ２
に移る。この時、（ス登録線６がオンになる。次にバス
ビジー線９を調べて、これがオフならばステータスはＳ
３に移り、バスビジー線８をオンにする。またこの時、
このモジュール個有の優先順位をプライオリティ線１２
に出力する。この値はｎを２ｎに変換するデコーダ１６
によってデコードされる。例えばｎ＝３で、優先順位が
２進数で１００ならば、負論理で１１１１０１１１が出
力線１５に出力される。なお優先順位数はモジュールを
示す番号を兼用するものとし、数値が大きい程優先順位
が高いものとする。出力線１５は独立に設ける必要はな
（、プロセシングユニットがデータの授受に用いる〕く
スと共用できる。
Ｓ、・・・・・・Ｓ５を持っている。なお第３図には省
略しであるが、制御部５にリセット信号２１が加えられ
ると、その時の状態に関係なくイニシャル状態Ｓｏへ戻
る。プロセシングユニットｌが他のモジュール（プロセ
シングユニットとか共有メモリなど）とデータ授受を行
なうため共通バスの使用を要求してバス要求線２をオン
にすると、ステータスはＳｌに移る。制御部５では、バ
ス登録線７を調べて、これがオフならばステータスＳ２
に移る。この時、（ス登録線６がオンになる。次にバス
ビジー線９を調べて、これがオフならばステータスはＳ
３に移り、バスビジー線８をオンにする。またこの時、
このモジュール個有の優先順位をプライオリティ線１２
に出力する。この値はｎを２ｎに変換するデコーダ１６
によってデコードされる。例えばｎ＝３で、優先順位が
２進数で１００ならば、負論理で１１１１０１１１が出
力線１５に出力される。なお優先順位数はモジュールを
示す番号を兼用するものとし、数値が大きい程優先順位
が高いものとする。出力線１５は独立に設ける必要はな
（、プロセシングユニットがデータの授受に用いる〕く
スと共用できる。
この時、同時に、例えば優先順位Ｏ１ｌのモジュールが
動作（優先順位送出）していた場合、プライオリティエ
ンコーダ１４の入力は１１１１０１１１と１１１．１１
０１１が負論理でワイアドオアされて１１１１００１１
となる。エンコーダ１４の入力は反転さ−ダの出力線１
１には１００が出力される。すなわち出力線１１には競
合しているモジュールのプライオリティの最高値が出力
される。コンパレータ１０は、出力線１１と１２の出力
値が一致している時には、プライオリティ一致線１３を
オンにする。一致しない時は制御部のステータスはＳ２
に戻り、プライオリティ出力は終了する。一致したとき
はステータスＳ５に移り、やはりプライオリティ出力は
終了し、バス使用許可線３をオンにする。プロセシング
ユニットは線２０経由バス１７を使用し、それが終了す
るとバス使用終了線４をオンにする。これによって制御
部５のステータスはＳｏに戻る。なお第３図右側に、制
御部５の出力線の出力期間もあわせて示しである、ただ
しプライオリティを出力してバス使用を許可されず、ス
テータスＳ２に戻ったモジュールでは、プライオリティ
出力期間終了時点でバスビジーオンの期間も終るが、既
述の如くバス登録オンの状態だけは、そのモジュールが
バス使用終了オンとなるまで継続する。バスビジーオン
の出力期間はステータスＳ５のみにしてもよい。２つ以
−ヒのモジュールか同時にステータスＳ２に移った場合
、プライオリティの高いものから順次ノくス使用を許可
され、その間新規要求が発生した場合、たとえプライオ
リティの高いモジュールのものであっても、それらはス
テータスＳｌにとどまって待機しなければならないのは
既述の通りである。なおモジュール数が２ｎよりも多い
時には、プライオリティを２つ以上に分割出力すること
によって対処でき今。この時は、ステータスＳｓ 、
Ｓ４が２つ以上の組からなり、それぞれの段階で最高の
プライオリティをもつもののみが、次のステータスＳ５
に進み、それ以外のものはステータスＳ２へ戻る。
動作（優先順位送出）していた場合、プライオリティエ
ンコーダ１４の入力は１１１１０１１１と１１１．１１
０１１が負論理でワイアドオアされて１１１１００１１
となる。エンコーダ１４の入力は反転さ−ダの出力線１
１には１００が出力される。すなわち出力線１１には競
合しているモジュールのプライオリティの最高値が出力
される。コンパレータ１０は、出力線１１と１２の出力
値が一致している時には、プライオリティ一致線１３を
オンにする。一致しない時は制御部のステータスはＳ２
に戻り、プライオリティ出力は終了する。一致したとき
はステータスＳ５に移り、やはりプライオリティ出力は
終了し、バス使用許可線３をオンにする。プロセシング
ユニットは線２０経由バス１７を使用し、それが終了す
るとバス使用終了線４をオンにする。これによって制御
部５のステータスはＳｏに戻る。なお第３図右側に、制
御部５の出力線の出力期間もあわせて示しである、ただ
しプライオリティを出力してバス使用を許可されず、ス
テータスＳ２に戻ったモジュールでは、プライオリティ
出力期間終了時点でバスビジーオンの期間も終るが、既
述の如くバス登録オンの状態だけは、そのモジュールが
バス使用終了オンとなるまで継続する。バスビジーオン
の出力期間はステータスＳ５のみにしてもよい。２つ以
−ヒのモジュールか同時にステータスＳ２に移った場合
、プライオリティの高いものから順次ノくス使用を許可
され、その間新規要求が発生した場合、たとえプライオ
リティの高いモジュールのものであっても、それらはス
テータスＳｌにとどまって待機しなければならないのは
既述の通りである。なおモジュール数が２ｎよりも多い
時には、プライオリティを２つ以上に分割出力すること
によって対処でき今。この時は、ステータスＳｓ 、
Ｓ４が２つ以上の組からなり、それぞれの段階で最高の
プライオリティをもつもののみが、次のステータスＳ５
に進み、それ以外のものはステータスＳ２へ戻る。
以上説明したように本発明によれば、優先順位の低いモ
ジュールが極端に長（待たされる恐れがなくなり、また
たとえどこかに故障が生じてもその影響は局部にとどま
り障害がシステムの広範囲に及ばない、などの効果が得
られる。
ジュールが極端に長（待たされる恐れがなくなり、また
たとえどこかに故障が生じてもその影響は局部にとどま
り障害がシステムの広範囲に及ばない、などの効果が得
られる。
第１図は本発明の作動説明図、第２図は本発明一実施例
のモジュールを示す図、第３図は本発明に係るモジュー
ル制御部のステータス及びその出力期間を示す図である
。 １・・・プロセシングユニット ５・・・制御部 “ １０・・・コンパレータ １４・・・プライオリティエンコーダ １６・・・デコーダ １７・・・システムバス １８・・・バスビジー線 １９・・・バス登録線 復代理人弁理士 中 村 純 之 助 ７１ 図 ’４”３”５ ’ｓ ＄Ｆ１へ
のモジュールを示す図、第３図は本発明に係るモジュー
ル制御部のステータス及びその出力期間を示す図である
。 １・・・プロセシングユニット ５・・・制御部 “ １０・・・コンパレータ １４・・・プライオリティエンコーダ １６・・・デコーダ １７・・・システムバス １８・・・バスビジー線 １９・・・バス登録線 復代理人弁理士 中 村 純 之 助 ７１ 図 ’４”３”５ ’ｓ ＄Ｆ１へ
Claims (1)
- １、共通バスに接続された複数個のモジュールが、この
バスの制御を各モジュール自体のみで行なう完全分散制
御方式とした複合計算機システムにおいて、共通バスと
してバス登録線を備え、バス使用要求が生じたモジュー
ルは、バス登録線にその際既に他モジュールからの信号
が存在しないことを検知した場合に限り、信号送出を開
始してバス使用予約状態に移行し、更に各モジュール個
有の優先順位信号をシステムバスに送出しながら、シス
テムバス中から検出した優先順位信号と該モジュールの
優先順位信号とを比較して、システムバス使用予約状態
のモジュールの中で該モジュールが最高優先順位にある
と判定した場合のみ共通バスを使用して処理を行なう手
段を、各モジュールに設けたことを特徴とする複合計算
機システムの共通バス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2950583A JPS58155436A (ja) | 1983-02-25 | 1983-02-25 | 複合計算機システムの共通バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2950583A JPS58155436A (ja) | 1983-02-25 | 1983-02-25 | 複合計算機システムの共通バス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58155436A true JPS58155436A (ja) | 1983-09-16 |
| JPS635788B2 JPS635788B2 (ja) | 1988-02-05 |
Family
ID=12277944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2950583A Granted JPS58155436A (ja) | 1983-02-25 | 1983-02-25 | 複合計算機システムの共通バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58155436A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118535U (ja) * | 1989-03-11 | 1990-09-25 | ||
| JPH02251278A (ja) * | 1989-06-07 | 1990-10-09 | Ono Sokki Co Ltd | 不釣合重量回転式振動発生器及びそれを用いた振動刺激装置 |
-
1983
- 1983-02-25 JP JP2950583A patent/JPS58155436A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS635788B2 (ja) | 1988-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761445A (en) | Dual domain data processing network with cross-linking data queues and selective priority arbitration logic | |
| CA1104226A (en) | Computer useful as a data network communications processor unit | |
| EP0196331A1 (en) | METHOD AND DEVICE FOR ORDERING MULTIPROCESSOR OPERATIONS IN A MULTIPROCESSOR SYSTEM. | |
| US6571306B1 (en) | Bus request mechanism for bus master which is parked on a shared bus | |
| JPS58155436A (ja) | 複合計算機システムの共通バス制御方式 | |
| JP2724226B2 (ja) | マルチバス多重プロセッサシステムのブロッキングを解除する方法 | |
| US5692119A (en) | Management method for a multiprocessor system | |
| JPH0728748A (ja) | バス制御機構及び計算機システム | |
| JPS5840215B2 (ja) | システム同期方式 | |
| JPS61125253A (ja) | 媒体アクセス制御方式 | |
| JPH04128957A (ja) | マルチプロセッサシステムにおける共有資源の排他制御方法 | |
| JPH0562384B2 (ja) | ||
| JPH05289987A (ja) | バス権調停回路 | |
| JP3278793B2 (ja) | 二重化システムのバス調停方法及び二重化システム | |
| JP2836591B2 (ja) | プロセッサ間バス伝送方法及びプロセッサ間バス伝送システム | |
| JPS6079461A (ja) | 負荷分散方式 | |
| JPH03240859A (ja) | マルチプロセッサ共有資源管理方式 | |
| JPS58165164A (ja) | 情報源管理方式 | |
| JPH039497B2 (ja) | ||
| JPS648501B2 (ja) | ||
| JPH01147763A (ja) | 端末集信装置の入出力制御方式 | |
| JPH0346855B2 (ja) | ||
| JPH0427584B2 (ja) | ||
| JP2000076182A (ja) | バス調停方式 | |
| JPS58168126A (ja) | デ−タ転送制御方式 |