JPS58151864A - サイリスタ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　　技術分野の説明 本発明は多数のサイリスタを直列または直並列接続して
構成するサイリスタ変換器ＶＣ＠する。

（ｂ）　　従来技術の説明 直流送電、系統電圧制御などに使用される高電圧のすイ
リスタ変換器には大容量のサイリスタを多数、直列また
は直並列接続して使用している。

このように直列または直並列接続し九サイリスタ変換器
において、サイリスタに加わる順電圧ｔえは逆電圧を検
出して、サイリスタ変換器のゲート制御、保護に使用し
ている。これは主として次の２つの通出による。

（１）ゲートパワを少なくする丸め、通電期間よりも非
常に短いパルス幅のゲート信号でゲート制御する（狭幅
ゲート制御）即ち通常の通電期間内（３相ブリツジのケ
ースでは１２０°電気角、　５０８Ｚの場合は２０ｍ５
）ｔたはバイパスペア期間（電気的に１８０”ずれたア
ームが同時点弧する期間：通常数ｍｓ〜数８）内に、す
イリスタに順電圧が加すつ九とき検出される順電圧信号
（以下ＦＶＩＩ漫）が発生したタイ電ングで５０〜１０
０μ易程直のゲート信号を発生する方法である・−従っ
て、狭幅ゲート方式ではＦＶ信号は不可欠な信号である
。

（２）例えばインバータ運転時などで、転流後の余裕角
がサイリスタのターンオフタイムよｎ＊い場合にサイリ
スタは転流失敗する。この場合、直列（ｉたはｉｔ並列
）の全サイリスクが転流失敗すれば、問題な−が、１＠
が転流失敗し、他の残りのサイリスタが転流失敗しない
ケース（部分転流失敗）では転流失敗しないサイリスタ
に全回路電圧が加わシ、サイリスタが破損することがあ
る。

この九め転流後の逆電圧（余裕角）を検出し、この逆電
圧信号（以下ａＶ信号と記す）の期間がターンオフタイ
ムより小さいとき、全サイリスタにゲート信号を与えて
強制的に点弧してサイリスタを保■する方法がとられる
。このように転流後の余裕角を検出するために、ａＶ傷
信号必要である。

なお、余裕角不足時の強制点弧用のゲート信号の発生す
るタイミングは通常サイリスタに順電圧が加わったとき
でよいので、前記Ｆｖ信号と余裕角不足とのＡＮＤ条件
の成立し走時点が適切である。

このＦＶまたはＲＶ傷信号検出する従来の方法を、箒１
図の実施例で説明する。第１図はサイリスタ変換器の１
アームを示す図で、ｌは直列サイリスタ、２は電流制限
用の抵抗、３−１　、３−２はそれぞれサイリスタのＦ
ＶまたけＲＶ傷信号検出するため発光素子、４−１　、
４−２はそれぞれ光変換され九ＦＶまたはａＶ傷信号光
伝送する光７アイパ、５−１　、５−２はＦＶ　、　ｕ
ｖの光信号を電気信号に変換する受光素子（フォトトラ
ンジスタ、フォトダイオードなど）、６−１．６−２は
それぞれ電気信号に変換されたＦｖまたはＲＶ傷信号増
幅する増幅回路で、７−１　、７−２はそれぞれ増＠回
路６−１　、６−２の出力を論理判断する機能（ＯＲ９
ＡＮＤ、多数決論理など）を持つ論理回路である。１１
１図の例では添字１の系統がＦ’Ｖ信号の検出系統、添
字２の系統がＲＶ傷信号検出系統である。

通常、受光素子５、増幅回路６、論理量ｌＩ７は大地電
位に置かれる。このため高電位部のサイリスタ１との絶
縁を光ファイバ４の絶縁で持えせている・論理回路７−
１の出力は前記し九狭嘔ゲート制御用のＰＶ傷信号して
、まえ論、ｉｉａ路７−２の出力はサイリスタの転流後
の逆電圧期間（余裕角）が十分であるか、否かの判定用
ＯＲＶ信号として使用する。変換器としてインバータ運
転時における＠１図の各部のＦＬＡＴ’Ｓ２図に示す。

■はサイリスタの電圧で、零線の上が順電圧、下が逆電
圧の極性となる。従って、Ｆ’Ｖ信号に対応する■の６
−１の３種の信号および（少の７−１の信号は１＝１゜
〜ｔ、の間で、出力としてｌ”を発生している。同様に
、＆Ｖ信号に対応する、■の６−２の３種の信号、■の
７−２の信号は１＝１．〜ｔ４の間で、出力として′″
ｌ”を発生している。この例ではＦＶ　またはＫＶ倍信
号それぞれ３系統（多重系）で検出しているが、これが
仮に１重系で検出していると、検出点のサイリスタ、あ
るいは発光素子などが破損した場合に％ｐｖまたは’Ｋ
Ｖ信号が全く検出されず、との念め変換器を運転するこ
とができなくなる。

この友め、通常ｒｖ、ｈｖ信号共、３重系ま九はそれ以
上の多重系として、信頼性の向上が計られている。４１
１Ｋ、重要なシステムでは全サイリスタから検出して、
制御・保護の精度をあげると共に、変換器の信頼性の向
上を計る方法もとられている。

このように従来、多重化のＦＶあるいはＢＹ傷信号検出
するには、複数の増幅器、論理回路が必要であり、しか
もそれぞれの回路は多数の半導体素子（トランジスタ、
ＩＣ，抵抗、コンデンサなど）からなるのでＦＶ、ＲＶ
傷信号検出回路全体の信頼性に対する増幅回路、論理回
路の影響は極めて大きい。時Ｋ、全サイリスタからＦｖ
およびＲＶ傷信号検出する方法の場合、検出回路全体の
信頼性は変換器全体の信頼性に大きく影響する。

従って、基幹電力系統に使用される直流送電用のサイリ
スタ変換器では、ＦＶ、ＲＶ信号検出回路の信頼性は極
めて重大な問題となってｂる。

（Ｃ）　　発明の目的 本発明の目的はかかる従来の欠点を除去する光め、ＦＶ
　またはａＶ信号検出回路を簡単化し、大幅に信頼性を
向上させるものであることが出来るサイリスタ変換益金
提供することにある。

（ｄ）本発明の構成 第３図に本発明のＦＶ、ＲＶ検出回路の一実施例を示す
。１１１図と同一部分は同一符号で示している。Ｗ＆３
図はｌＩ１図と同様、ｐｖ、ａｖ信号はそれぞれ、３重
系で検出している例である。ｐＶおよびＥｌ信号とも、
それぞれ受光素子５の出力端子を並列接続し念後、増幅
回路６−１および６−２に入力している。これによって
、受光素子５がオンする動作に対して論理和がとれる。

即ち、３個受光票子の１個でもオンすれば、出力を発す
る。

（ｅ）発明の作用 受光素子５−１　、５−２で電気信号に変換された、ｉ
ｉ’ｖ、ａｖのそれぞれの３種の信号は１つの増幅器６
−１　、６−２に入力する。増幅回路６−１　、６−２
の出力信号はすでに１論瑚判断と増幅を行ったＦＶおよ
びＲＶ信号であるので、そのままゲート制御及び転流後
の逆電圧期間（余裕角）の判定に使用できる。

即ち、本発明では受光素子５の出力を並列に接続し、共
通の増幅器に入力にすることにより、増幅器の数を減ら
し、かつ論理回路なしで、従来と全く同一機能のｒｖｇ
ａｖ検出を行うことができる。

げ）他の実施例 １１４図に本発明の他の実施例を示す。第３図はＦＶＶ
号検出回路（Ｂｖ信号検出回路）用受光素子５−１（５
−２）の出力端を図示の極性で３個直列接続したもので
ある。これによ〕、受光素子のオンする動作に対しては
論理積がとれる。即ち３つの光信号を受光することＫよ
シ、増幅器６−１　（６−２）は出力にＦＶ信号（ａＶ
倍信号を出力することができる。

ｉｌ＠５図ハ、Ｆ■検１ｆ［路（ＩＬｖ検出回路）カ４
重系の場合の例で、受光素子５−１　ｒ５−２）の出力
を２直列−２並列にした上で、増幅回路６−１　（６−
２）Ｋ入力している。第３〜第５図はＦＶ、ＲＹ検出回
路として３重系または４重系の例で示し友が、それ以上
の多重系でもよく、直列ナイリスタ数だけ多重系にして
もよめ。例えば直列サイリスタ数がＮｉ＠の場合受光素
子の出力端子を１）Ｎｌｉ並列２）Ｎ個直列３）ｋ個直
列−７部１並列（ｋ−Ｊ−Ｎ）の種々の構成にすること
ができる。を九ＦＶ検出回路と８ｖ検出回路の数は同一
でなくてもよいことは勿論、ＦＶＶ出回路の受光素子を
並列接続し、ＲＶＶ出回路の受光素子を直列接続する構
成、またはその逆の構成など任意に選択で艦る。なお第
３図、第４図、８５図はいずれも、直列サイリスタの各
サイリスタ単位にＦＶまたはＲ■倍信号検出する方法で
ある。複数個の直列サイリスタ単位または、直並列単位
に検出する方法にも本発明を適用できる。

特別なケースとして、ＦＶ　、およびＰ、Ｖ信号の検出
回路の受光素子として、Ｆｖ倍信号全並列、ＲＶ信信号
全全直列それぞれ有利である例を＠６図（ａ）、Φ）を
使って説明する。

第６図（ａ）け通電中、電流が一旦切れて、再点弧する
１＝ｔ１時点のＦｖ倍信号ついて考える。１＝１゜のサ
イリスタの順電圧が非常に小さいなめ、ＦＶＶ出回路全
部の内、１部は検出され（箒図ｆｂ）■の１、　　ｉ（
番目）、他の１ｉｌｉ（ｎ番目）が検出されない例であ
る。この場合、受光素子を全並列のにしたケースでは、
増幅器６−１の出方とじて、Ｆｖ倍信号検出されるが、
全直列の場合は検出されない。

従って、全直列の場合、前記したように、ＦＶ信号でゲ
ート信号する方式では１　＝　１．でパルスが発生でき
ず、ｌ）変換器としては動作が停止する。２）１＝１．
時点でサイリスタ間の電圧アンバランスが発生し墨く、
サイリスタを部分的に破損させるなどの不具合をひき起
す。

従ってこのようなことを未然に防ぐためには、ＦＶ信号
としては受光素子を全並列和するのが適切である。＠６
図（ｂ）の例はＦＬＹ信号として、受光素子を全て直列
圧した方がよい例である。インバータ運転時、１　＝　
１．における逆電圧期間（余裕角）Ｋ注目すると、各サ
イリスタはサイリスクの特性差（ストレーンキャリア）
および分圧回路のアンバランスなどでそれぞれ、臭った
電圧が加わっている。従って図６（ｂ）■に示す３つの
ＲＶ信考の期間は（１，に′、ｎ’番目）はそれぞれ異
っている。これによシ、受光素子を全直列または全並列
にするかによシ図６（ｂ）■に示すように、増幅器の出
方とじてＲＶ信号の幅が異ってくる。前記したように転
流後の逆圧信号の期間（余裕角）の大きさを常時監視し
、それがサイリスタのターンオツタイムに関連した所定
値以下になり九とき、保■用の点弧パルスを出すような
場合には、一番ＲＶ信今期間の短いサイリスタで監視し
た方が安全側である。

従って、このケースでのＲ■信号の出力の方法としては
受光素子を全直列圧した方が適切である。

ｆｉｌ　　総合的効果 以上、本発明によれば、従来、各ＦＶおよびＲｖ単位に
あつ声増幅回路を共通化してその数を減すことができ、
しかも論理回路を全く省略することができる。この結果
、１）電圧検出回路全体の信頼性を大幅に向上させるこ
とができ、しかも２）電圧検出回路を非常に小形化でき
る。

時に全サイリスタから、ＦＶおよびＲＶ倍信号検出する
ような例では、その効果は顕著である。

【図面の簡単な説明】

１１ｇ１図は従来の順電圧、逆電圧検出回路の構成図、
第２図は第１図の動作を説明する各波形図、１１３図は
本発明の順電圧および逆電圧検出回路の一実施例の構成
図、１１４図、第５図は本発明のそれぞれ異る他の実施
例の願゛−圧および逆電圧検出回路の構成図、ｓ６図は
本発明の詳細な説明するための波形図である。 トサイリスタ　　　　２・抵抗 ３−１．３−２　　発光素子　　５−１．５−２　　受
光素子６−１．６−２　−増幅器　　　７−１．７−２
　　論ｍ回路（７３１７）　　代理人　弁理士　則　近
　憲　佑　（ほか１名）第１図 第２図 出力 第３図 ５−／（、！；−２）

Claims (1)

1. 【特許請求の範囲】 サイリスタを直列もしくは直並列で構成して成るサイリ
   スタ変換器Ｖｃ＞いて、各サイリスタ毎Ｋ。 または複数のサイリスタ毎に、サイリスタに加わる順電
   圧または逆電圧をそれぞれ少なくとも２個以上検出し、
   前記検出した順電圧、逆電圧を複数鋼の光伝送系で伝送
   すると共に、前記光伝送系の受端において順電圧検出用
   の受光素子及び逆電圧検出用の受光素子をそれぞれ直列
   又は並列或は直並列接続して順電圧信号または逆電圧信
   号を得るようにしたことを特徴とするサイリスタ変換器
   。