JPH0479760A - 転流失敗検出装置 - Google Patents
転流失敗検出装置Info
- Publication number
- JPH0479760A JPH0479760A JP2193122A JP19312290A JPH0479760A JP H0479760 A JPH0479760 A JP H0479760A JP 2193122 A JP2193122 A JP 2193122A JP 19312290 A JP19312290 A JP 19312290A JP H0479760 A JPH0479760 A JP H0479760A
- Authority
- JP
- Japan
- Prior art keywords
- commutation failure
- logic
- gto
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は主スイッチング素子としてゲートタンオフサイ
リスタ（以下単にＧＴＯと記す）を使用した電圧型イン
バータの転流失敗検出装置に関する。
リスタ（以下単にＧＴＯと記す）を使用した電圧型イン
バータの転流失敗検出装置に関する。
（従来の技術）
電圧型インバータでは、一般に上下アームのスイッチン
グ素子か所定時間以上同時オンする現象は転流失敗と呼
ばれている。転流失敗が発生するとインバータの入力側
のコンデンサ及び直流電源から過大な故障電流が上下ア
ーム同時オンしたスイッチング素子に流れこむので、保
護動作がなければスイッチング素子は破壊してしまう。
グ素子か所定時間以上同時オンする現象は転流失敗と呼
ばれている。転流失敗が発生するとインバータの入力側
のコンデンサ及び直流電源から過大な故障電流が上下ア
ーム同時オンしたスイッチング素子に流れこむので、保
護動作がなければスイッチング素子は破壊してしまう。
そこで従来より電圧型インバータでは転流失敗検出回路
を設け、転流失敗が発生した場合、故障電流かスイッチ
ング素子の最大しゃ断電流を越える前に、転流失敗検出
回路の出力信号により所定の保護シーケンスを動作させ
、スイッチング素子のＧＴＯを自己しゃ断し保護するよ
うにしている。
を設け、転流失敗が発生した場合、故障電流かスイッチ
ング素子の最大しゃ断電流を越える前に、転流失敗検出
回路の出力信号により所定の保護シーケンスを動作させ
、スイッチング素子のＧＴＯを自己しゃ断し保護するよ
うにしている。
第５図は従来の転流失敗検出回路の一例を示すブロック
図である。第５図において、１は直流電源、２はコンデ
ンサ、５Ｕ〜５ＹはＧＴｏ、８０〜６Ｙはフィードバッ
クダイオード、７はＧ Ｔ Ｏ５０と５Ｘのベアまたは
ＧＴＯ５Ｖと５Ｙのベアで転流失敗が発生した場合にＧ
ＴＯに流れる故障電流を限流するためのりアクドル、８
はダイオード、９はリアクトル７に蓄えられたエネルギ
ーを消費するための抵抗、１０は負荷、１５Ｘ 、 １
５Ｙは電流検出器、１８Ａ 。
図である。第５図において、１は直流電源、２はコンデ
ンサ、５Ｕ〜５ＹはＧＴｏ、８０〜６Ｙはフィードバッ
クダイオード、７はＧ Ｔ Ｏ５０と５Ｘのベアまたは
ＧＴＯ５Ｖと５Ｙのベアで転流失敗が発生した場合にＧ
ＴＯに流れる故障電流を限流するためのりアクドル、８
はダイオード、９はリアクトル７に蓄えられたエネルギ
ーを消費するための抵抗、１０は負荷、１５Ｘ 、 １
５Ｙは電流検出器、１８Ａ 。
ＩＢＢはそれぞれ電流検出器１５Ｘ 、 １５Ｙの出力
が所定の転流失敗検出レベルより高いか低いかを判定す
る比較器、１７Ａ〜１７Ｂは所定の時限ｔｄｌで動作す
るオンディレィ回路であり、電流検出器１５Ｘ〜１５Ｙ
と、比較器１６Ａ〜１６Ｂ及びオンディレィ回路１７Ａ
〜１７Ｂとて転流失敗検出回路を構成する。
が所定の転流失敗検出レベルより高いか低いかを判定す
る比較器、１７Ａ〜１７Ｂは所定の時限ｔｄｌで動作す
るオンディレィ回路であり、電流検出器１５Ｘ〜１５Ｙ
と、比較器１６Ａ〜１６Ｂ及びオンディレィ回路１７Ａ
〜１７Ｂとて転流失敗検出回路を構成する。
第６図は従来の転流失敗検出回路の動作を説明するため
の図である。第６図に示したｔｄｌはオンディレィ回路
１７Ａまたは１７Ｂの時限であり、次記の理由により時
限ｔｄｌを設けている。すなわち、一般に電圧型ＧＴＯ
インバータでは、通常の動作モードにおいて抵抗負荷で
なく、リアクトル又は容量性負荷の場合上アームと下ア
ームか数１０μｓｅｅ程度の期間（主回路定数等による
決まる期間）同時にオンとなる期間（以下単に微小同時
オン期間と記す）が存在し、この期間コンデンサ２から
転流失敗検出レベルを越える電流か流れることかあり、
該電流で転流失敗検出回路が誤動作しないために時限ｔ
ｄｌを設けるものである。
の図である。第６図に示したｔｄｌはオンディレィ回路
１７Ａまたは１７Ｂの時限であり、次記の理由により時
限ｔｄｌを設けている。すなわち、一般に電圧型ＧＴＯ
インバータでは、通常の動作モードにおいて抵抗負荷で
なく、リアクトル又は容量性負荷の場合上アームと下ア
ームか数１０μｓｅｅ程度の期間（主回路定数等による
決まる期間）同時にオンとなる期間（以下単に微小同時
オン期間と記す）が存在し、この期間コンデンサ２から
転流失敗検出レベルを越える電流か流れることかあり、
該電流で転流失敗検出回路が誤動作しないために時限ｔ
ｄｌを設けるものである。
次に第５図と第６図を用いて従来の転流失敗検出回路の
動作を説明する。第Ｓ図において、電圧型ＧＴＯインバ
ータの動作は公知であるのでその説明は省略する。今、
何らかの原因でＧ Ｔ Ｏ５１ｊと５ｘか所定時間以上
同時オンしたと仮定すると、コンデンサ２及び直流電源
１はリアクトル７を介してＧＴＯ５Ｌｌと５Ｘの短絡パ
スか形成され、故障電流が短絡パスを流れる。直流電源
１の電圧をＥｄ、リアクトル７のインダクタンスをＬｄ
とすると、故障電流はおおむねＥｄ／Ｌｄの傾きて増加
していく。故障電流は電流検出器１５Ｘにより検出され
、第６図に示すように電流検出器１５Ｘの出力か転流失
敗検出レベルを越えると比較器１６Ａが動作（本説明で
は論理１で動作とする）し、続いて所定の時限ｔｄｌＯ
後オンディレィ回路１７Ａが動作（本説明では論理１で
動作とする）ｔ、転流失敗が検出されたことになる。
動作を説明する。第Ｓ図において、電圧型ＧＴＯインバ
ータの動作は公知であるのでその説明は省略する。今、
何らかの原因でＧ Ｔ Ｏ５１ｊと５ｘか所定時間以上
同時オンしたと仮定すると、コンデンサ２及び直流電源
１はリアクトル７を介してＧＴＯ５Ｌｌと５Ｘの短絡パ
スか形成され、故障電流が短絡パスを流れる。直流電源
１の電圧をＥｄ、リアクトル７のインダクタンスをＬｄ
とすると、故障電流はおおむねＥｄ／Ｌｄの傾きて増加
していく。故障電流は電流検出器１５Ｘにより検出され
、第６図に示すように電流検出器１５Ｘの出力か転流失
敗検出レベルを越えると比較器１６Ａが動作（本説明で
は論理１で動作とする）し、続いて所定の時限ｔｄｌＯ
後オンディレィ回路１７Ａが動作（本説明では論理１で
動作とする）ｔ、転流失敗が検出されたことになる。
（発明が解決しようとする課題）
従来の転流失敗検出回路では、転流失敗を検出するため
に電流検出器を必要とするが電流検出器は直流電源電圧
Ｅｄが高くなればなる程高絶縁にする必要があり、また
インバータブリッジ数が増加すればインバータブリッジ
数に比例して電流検出器の数を増加する必要がある。従
って、電流検出器を使用した転流失敗検出装置は高価で
外形も大きくなるという問題があった。
に電流検出器を必要とするが電流検出器は直流電源電圧
Ｅｄが高くなればなる程高絶縁にする必要があり、また
インバータブリッジ数が増加すればインバータブリッジ
数に比例して電流検出器の数を増加する必要がある。従
って、電流検出器を使用した転流失敗検出装置は高価で
外形も大きくなるという問題があった。
本発明は、このような問題を解決するためになされたも
ので、安価で小形化をはかった転流失敗検出装置を提供
することを目的とする。
ので、安価で小形化をはかった転流失敗検出装置を提供
することを目的とする。
［発明の構成コ
（課題を解決するための手段）
前記目的を達成するために、本発明は、電圧型ＧＴＯイ
ンバータにおいて、ＧＴＯのＧＫ間に負バイアス電圧が
所定値より高いか低いかを検出する負バイアス電圧検出
器及び該負バイアス電圧検出器の出力側に所定の時限で
動作するオンディレィ回路を設け、上下アームのＧＴＯ
に対応した複数の前記オンディレィ回路出力間で、論理
積をとるＡＮＤ回路を具備したことを特徴とするもので
ある。
ンバータにおいて、ＧＴＯのＧＫ間に負バイアス電圧が
所定値より高いか低いかを検出する負バイアス電圧検出
器及び該負バイアス電圧検出器の出力側に所定の時限で
動作するオンディレィ回路を設け、上下アームのＧＴＯ
に対応した複数の前記オンディレィ回路出力間で、論理
積をとるＡＮＤ回路を具備したことを特徴とするもので
ある。
（作 用）
転流失敗が発生した場合、転流失敗した上下アームの全
てのＧＴＯはＧＫ間雷電圧数ボルト以下となるので、前
記手段を具備することにより容易に転流失敗を検出する
ことができる。
てのＧＴＯはＧＫ間雷電圧数ボルト以下となるので、前
記手段を具備することにより容易に転流失敗を検出する
ことができる。
（実施例）
以下本発明の一実施例を第１図、第２図及び第３図を参
照して説明する。第１図において、第４図と同一符号を
付した部分の名称とその動作機能は同一であり、説明を
省略する。
照して説明する。第１図において、第４図と同一符号を
付した部分の名称とその動作機能は同一であり、説明を
省略する。
第１図において、２０Ｕ〜２０ＹはそれぞれＧＴＯ５Ｕ
〜５ＹのＧＫ間負負バイアス電圧所定値より高いか低い
かを検出する負バイアス電圧検出器、２１Ｕ〜２１Ｙは
所定の時限ｔｄｌ （従来例で説明したｔｄｌと同じ
意味を持つ）で動作するオンディレィ回路、２２Ａ 、
２２Ｂはそれぞれオンディレィ回路２１Ｕと２１Ｘの
ベア及びオンディレィロ路２１Ｖと２１Ｙのべアの出力
で論理積をとるＡＮＤ回路である。
〜５ＹのＧＫ間負負バイアス電圧所定値より高いか低い
かを検出する負バイアス電圧検出器、２１Ｕ〜２１Ｙは
所定の時限ｔｄｌ （従来例で説明したｔｄｌと同じ
意味を持つ）で動作するオンディレィ回路、２２Ａ 、
２２Ｂはそれぞれオンディレィ回路２１Ｕと２１Ｘの
ベア及びオンディレィロ路２１Ｖと２１Ｙのべアの出力
で論理積をとるＡＮＤ回路である。
第２図は負バイアス電圧検出器２０Ｕ〜２０Ｙの一実施
例の構成を示す図である。第２図において３１、Ａ 、
３１Ｂは電流制限用の抵抗、３２はフォトカプラ、３
３はダイオード、３４はツェナダイオード、３５はフォ
トカプラ３２のフォトトランジスタに電流を供給するだ
めの直流電源であり、＠ ■はそれぞれＧＴＯのケート
、カソードに接続されるものとする。
例の構成を示す図である。第２図において３１、Ａ 、
３１Ｂは電流制限用の抵抗、３２はフォトカプラ、３
３はダイオード、３４はツェナダイオード、３５はフォ
トカプラ３２のフォトトランジスタに電流を供給するだ
めの直流電源であり、＠ ■はそれぞれＧＴＯのケート
、カソードに接続されるものとする。
第３図は、本発明の転流失敗検出装置の動作を説明する
ためのタイムチャートである。
ためのタイムチャートである。
第３図において（イ）〜（ト）は第１図中（イ）〜（ト
）で表した点での波形を示している。
）で表した点での波形を示している。
第２図において、ＧＴＯのＧＫ間電圧の絶対値がツェナ
ダイオード３４のツェナ電圧相当で決まるしきい値レベ
ルより大きい場合はフォトカプラ３２がオンし、小さい
場合はフォトカプラ３２はオフするので、負バイアス電
圧検出器２０Ｕの出力（第２図における０点）は、第３
図（ロ）に示す波形となる。同様に負バイアス電圧検出
器２０Ｘの出力は、第３図（ホ）に示す波形となる。
ダイオード３４のツェナ電圧相当で決まるしきい値レベ
ルより大きい場合はフォトカプラ３２がオンし、小さい
場合はフォトカプラ３２はオフするので、負バイアス電
圧検出器２０Ｕの出力（第２図における０点）は、第３
図（ロ）に示す波形となる。同様に負バイアス電圧検出
器２０Ｘの出力は、第３図（ホ）に示す波形となる。
第３図において、モーＦ’ Ｉは転流失敗か発生してい
ないモート、モートＩＩは転流失敗が発生しているモー
ドを表わしており、Ｔ１は、上下アームのＧＴＯか同時
にオンするのを防止するために意図的にＧＴＯのオンタ
イミングを遅らせるための時限で、公知であり短絡防止
期間と呼ばれている。
ないモート、モートＩＩは転流失敗が発生しているモー
ドを表わしており、Ｔ１は、上下アームのＧＴＯか同時
にオンするのを防止するために意図的にＧＴＯのオンタ
イミングを遅らせるための時限で、公知であり短絡防止
期間と呼ばれている。
また第３図において、説明上フォトカプラの動作遅れ時
間は省略、また負荷は抵抗として前述の微小同時オン期
間は零としてタイムチャートを表現している。
間は省略、また負荷は抵抗として前述の微小同時オン期
間は零としてタイムチャートを表現している。
次に第３図において、具体的に転流失敗検出動作につい
て説明する。モートＩは転流失敗か発生していない期間
であり、オンディレィ回路２１１Ｊと２１Ｘの出力はラ
ップしないのでＡＮＤ回路２２Ａ出力は論理Ｏである。
て説明する。モートＩは転流失敗か発生していない期間
であり、オンディレィ回路２１１Ｊと２１Ｘの出力はラ
ップしないのでＡＮＤ回路２２Ａ出力は論理Ｏである。
モードＨにおいて、上アームのＧ Ｔ Ｏ５Ｕが本来オ
フであるべきところか何らかの原因でオンしたとすると
、この時数に下アームのＧ Ｔ Ｏ５Ｘは既にオン状態
のため、上下アーム同時オンとなり転流失敗状態になる
。ＧＴＯ５Ｌｌかオンすると負バイアス電圧検出器２０
Ｕの検出は論理０から論理１に変化し、さらに時限ｔｄ
ｌ後にオンディレィ回路２］、Ｕの出力は論理Ｏから論
理１に変化する。オンディレィ回路２１Ｘの出力は、オ
ンディレィ回路２１１Ｊの出力か論理１に変化する前に
既に論理１になっているので、ＡＮＤ回路２２Ａ出力は
、オンディレィ回路２１ｔＪの出力か論理１に変化する
とただちに論理１となり転流失敗が検出される。
フであるべきところか何らかの原因でオンしたとすると
、この時数に下アームのＧ Ｔ Ｏ５Ｘは既にオン状態
のため、上下アーム同時オンとなり転流失敗状態になる
。ＧＴＯ５Ｌｌかオンすると負バイアス電圧検出器２０
Ｕの検出は論理０から論理１に変化し、さらに時限ｔｄ
ｌ後にオンディレィ回路２］、Ｕの出力は論理Ｏから論
理１に変化する。オンディレィ回路２１Ｘの出力は、オ
ンディレィ回路２１１Ｊの出力か論理１に変化する前に
既に論理１になっているので、ＡＮＤ回路２２Ａ出力は
、オンディレィ回路２１ｔＪの出力か論理１に変化する
とただちに論理１となり転流失敗が検出される。
以上本発明の説明をアームあたりのＧＴＯの直列接続数
が１のＧＴＯインバータの場合の例として述べたが、本
発明はアームあたりのＧＴＯの直列接続数か１のＧＴＯ
インバータに限定するものではなく、アームあたりのＧ
ＴＯの直列接散が複数のＧＴＯインバータにも適用でき
る。その場合、負バイアス電圧検出器は全てのＧＴＯに
設置するか、または複数のＧＴＯのうちの任意の数のＧ
ＴＯに設置してもよくどちらでもよい。
が１のＧＴＯインバータの場合の例として述べたが、本
発明はアームあたりのＧＴＯの直列接続数か１のＧＴＯ
インバータに限定するものではなく、アームあたりのＧ
ＴＯの直列接散が複数のＧＴＯインバータにも適用でき
る。その場合、負バイアス電圧検出器は全てのＧＴＯに
設置するか、または複数のＧＴＯのうちの任意の数のＧ
ＴＯに設置してもよくどちらでもよい。
また、その場合オンディレィ回路どうしの論理積のとり
方は第４図の一例に示すとおり種々の組合せが考えられ
る。また、直流電源電圧か高い場合、転流失敗検出回路
と図示しない制御回路との絶縁は、負バイアス電圧検出
器２０Ｘ〜２０Ｙ出力側またはＡＮＤ回路２２Ａ〜２２
Ｂの出力側、に電気／光変換回路及び光ファイバを用い
れば容易に実現できる。
方は第４図の一例に示すとおり種々の組合せが考えられ
る。また、直流電源電圧か高い場合、転流失敗検出回路
と図示しない制御回路との絶縁は、負バイアス電圧検出
器２０Ｘ〜２０Ｙ出力側またはＡＮＤ回路２２Ａ〜２２
Ｂの出力側、に電気／光変換回路及び光ファイバを用い
れば容易に実現できる。
［発明の効果］
本発明によれば、電子回路たけの簡単な回路構成なので
安価で小形化をはかった転流失敗検出装置を提供するこ
とかできる。特に直流電源電圧か高い場合従来の方法で
は高絶縁の大型の電流検出器を必要としたか、本発明に
よれば検出器自体を高絶縁にする必要はなく、光絶縁で
対応できるので装置の小形化に寄与する。
安価で小形化をはかった転流失敗検出装置を提供するこ
とかできる。特に直流電源電圧か高い場合従来の方法で
は高絶縁の大型の電流検出器を必要としたか、本発明に
よれば検出器自体を高絶縁にする必要はなく、光絶縁で
対応できるので装置の小形化に寄与する。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一構成要素である負バイアス電圧検出器の一実
施例の構成を示す図°、第３図は本発明の転流失敗検出
装置の動作を説明するためのタイムチャート、第４図は
本発明の他の実施例を示す図、第５図は従来の転流失敗
検出回路の一例を示すブロック図、第６図は従来の転流
失敗検出回路の動作を説明するための図である。 １・・・直流電源、 ２・・・コンデンサ、５
Ｕ〜５ｙ・・・ＧＴＯｌ ６Ｕ〜６Ｙ・・・ダイ
オード、７・・・リアクトル、 ８・・・ダイオ
ード、９・・・抵抗器、 ２０Ｕ〜２０Ｙ・・・負バイアス検出回路、２１［Ｊ〜
２１Ｙ・・・オンディレィ回路、２２Ａ 、 ２２Ｂ・
・・ＡＮＤ回路、３１Ａ 、 ３１Ｂ・・・抵抗、
３２ フォトカプラ、３３・・・ダイオード、 ３４・・ツェナーダイオード、 ３５・・・直流電源。 代理人 弁理士 則 近 憲 佑 マ 転ｉ失μＵ峠 第 図
本発明の一構成要素である負バイアス電圧検出器の一実
施例の構成を示す図°、第３図は本発明の転流失敗検出
装置の動作を説明するためのタイムチャート、第４図は
本発明の他の実施例を示す図、第５図は従来の転流失敗
検出回路の一例を示すブロック図、第６図は従来の転流
失敗検出回路の動作を説明するための図である。 １・・・直流電源、 ２・・・コンデンサ、５
Ｕ〜５ｙ・・・ＧＴＯｌ ６Ｕ〜６Ｙ・・・ダイ
オード、７・・・リアクトル、 ８・・・ダイオ
ード、９・・・抵抗器、 ２０Ｕ〜２０Ｙ・・・負バイアス検出回路、２１［Ｊ〜
２１Ｙ・・・オンディレィ回路、２２Ａ 、 ２２Ｂ・
・・ＡＮＤ回路、３１Ａ 、 ３１Ｂ・・・抵抗、
３２ フォトカプラ、３３・・・ダイオード、 ３４・・ツェナーダイオード、 ３５・・・直流電源。 代理人 弁理士 則 近 憲 佑 マ 転ｉ失μＵ峠 第 図
Claims (1)
- 主スイッチング素子としてゲートターンオフサイリスタ
を使用した電圧型インバータにおいて、ゲートターンオ
フサイリスタのゲートとカソード間に負バイアス電圧が
所定値より高いか低いかを検出する負バイアス電圧検出
器及び該負バイアス電圧検出器の出力側に所定の時限で
動作するオンディレィ回路を設け、直列接続関係の上下
アームのゲートターンオフサイリスタの前記オンディレ
ィ回路出力間で論理積をとるＡＮＤ回路を具備してなる
転流失敗検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193122A JP2735364B2 (ja) | 1990-07-23 | 1990-07-23 | 転流失敗検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193122A JP2735364B2 (ja) | 1990-07-23 | 1990-07-23 | 転流失敗検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479760A true JPH0479760A (ja) | 1992-03-13 |
| JP2735364B2 JP2735364B2 (ja) | 1998-04-02 |
Family
ID=16302627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2193122A Expired - Lifetime JP2735364B2 (ja) | 1990-07-23 | 1990-07-23 | 転流失敗検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735364B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010070899A1 (ja) * | 2008-12-17 | 2010-06-24 | パナソニック株式会社 | 電力変換回路 |
-
1990
- 1990-07-23 JP JP2193122A patent/JP2735364B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010070899A1 (ja) * | 2008-12-17 | 2010-06-24 | パナソニック株式会社 | 電力変換回路 |
| JP4512671B1 (ja) * | 2008-12-17 | 2010-07-28 | パナソニック株式会社 | 電力変換回路 |
| CN102017386A (zh) * | 2008-12-17 | 2011-04-13 | 松下电器产业株式会社 | 功率转换电路 |
| US8363440B2 (en) | 2008-12-17 | 2013-01-29 | Panasonic Corporation | Power conversion circuit having off-voltage control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2735364B2 (ja) | 1998-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496343B2 (en) | Overvoltage protection apparatus for a matrix converter | |
| KR101131030B1 (ko) | 3 개의 전압 레벨을 배선하는 컨버터 회로에서 에러를처리하는 방법 | |
| US4536816A (en) | Thyristor apparatus employing light-triggered thyristors | |
| EP2393198B1 (en) | Switching Device Failure Detection System And Method For Multilevel Converters | |
| US11101656B2 (en) | Reactive power compensation device and method for controlling the same | |
| KR20130006622A (ko) | 캐스케이딩된 컨버터들에 대한 컨버터 셀, 결함 컨버터 셀을 바이패싱하기 위한 제어 시스템 및 방법 | |
| US20220352810A1 (en) | Control device and control method for modular multilevel converter | |
| JPH114150A (ja) | 半導体装置とこの半導体装置を用いた電力変換装置 | |
| US5179510A (en) | Power converting apparatus capable of suppressing a fault current | |
| CA2170539C (en) | Accident detection circuit of a voltage-type self-excited power converter | |
| US20230352253A1 (en) | Power supply device | |
| JPH0479760A (ja) | 転流失敗検出装置 | |
| US5235487A (en) | Inverter with overload current protection | |
| JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
| JPH0862270A (ja) | コンデンサ故障検出回路 | |
| US20230039409A1 (en) | Power supply apparatus | |
| KR20190111550A (ko) | 전력변환장치 및 이의 과전류 보호방법 | |
| CN217406179U (zh) | 一种直流并联系统、功率变换器的保护电路 | |
| JP7304322B2 (ja) | 電力変換装置 | |
| Wang et al. | Submodule fault detection and location method for modular multilevel converter based on the voltage variation observations | |
| JPH0746822A (ja) | スイッチング回路 | |
| KR20240073914A (ko) | 전원 장치 | |
| JPH0847242A (ja) | 電圧形自励式変換器の事故検出回路 | |
| JPH08168167A (ja) | インバータの保護方法 | |
| JP2004088858A (ja) | 電力変換装置 |