JPS58147028A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58147028A JPS58147028A JP2961082A JP2961082A JPS58147028A JP S58147028 A JPS58147028 A JP S58147028A JP 2961082 A JP2961082 A JP 2961082A JP 2961082 A JP2961082 A JP 2961082A JP S58147028 A JPS58147028 A JP S58147028A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- forming
- emitter
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims abstract 4
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 229910021332 silicide Inorganic materials 0.000 abstract description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 239000010408 film Substances 0.000 abstract 4
- 239000000654 additive Substances 0.000 abstract 2
- 230000000996 additive effect Effects 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 abstract 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発@紘半導体装置の製造方法の改良に関する。
周知の如く、半導体装置%にバイポーラL8Iの発展は
めざましく、その中に形成されている素子に鉱、高速化
、高集積化及び高信頼性が要求される。そして、これら
要求に対して例えば自己整合技術による高集積化、!ス
フ数の減少による高信頼性の達成あるい拡表面の平担化
による配線層1の高信頼性の達成勢の手段が採られてい
る。
めざましく、その中に形成されている素子に鉱、高速化
、高集積化及び高信頼性が要求される。そして、これら
要求に対して例えば自己整合技術による高集積化、!ス
フ数の減少による高信頼性の達成あるい拡表面の平担化
による配線層1の高信頼性の達成勢の手段が採られてい
る。
ところで、従来、バイボーym半導体装tFi次のよう
な方法によル製造されている。まず、例えばplilシ
リ;ン基板1表面に選択的にn+m堀込み層2t−形成
し良後、通常のエビクキシャ2ル気相成長法によp基板
1上に、コレクタ領域となるnfllエピタキシャル層
J管層成管形成次いで、pri&不純物告えにボνンを
、イングラ勢でlI配mgエピタキシャル層s内に所定
O深さまで打込み、拡散して一部の分離領域41a4富
を形成し良後、岡エビタ命シャル層S上にバッファ酸化
層5を成長する。この後、このバッファ酸化@s上にベ
ース領域形成予定部に対応する部分t−鮨孔したレジス
トパターン(図示せず)を形成し、これを!スフとして
pHl不純物を拡散してPSIのベース領域6t−形成
する。
な方法によル製造されている。まず、例えばplilシ
リ;ン基板1表面に選択的にn+m堀込み層2t−形成
し良後、通常のエビクキシャ2ル気相成長法によp基板
1上に、コレクタ領域となるnfllエピタキシャル層
J管層成管形成次いで、pri&不純物告えにボνンを
、イングラ勢でlI配mgエピタキシャル層s内に所定
O深さまで打込み、拡散して一部の分離領域41a4富
を形成し良後、岡エビタ命シャル層S上にバッファ酸化
層5を成長する。この後、このバッファ酸化@s上にベ
ース領域形成予定部に対応する部分t−鮨孔したレジス
トパターン(図示せず)を形成し、これを!スフとして
pHl不純物を拡散してPSIのベース領域6t−形成
する。
しかる彼、前記レジストパターンを除去し、常法によル
エ建ツタ領域、コレタタ領域形成予定部に対応する前記
パツツア蒙化膜5を選択的に開孔し、m11不純物を拡
散させ、D”llの工きツタ領域7、;レクタ領域aを
夫々形成した。なお、拡散峙に二電ツタ領域7、;レタ
タ領域1上KPい酸化膜(IQ示せず]が形成され喪。
エ建ツタ領域、コレタタ領域形成予定部に対応する前記
パツツア蒙化膜5を選択的に開孔し、m11不純物を拡
散させ、D”llの工きツタ領域7、;レクタ領域aを
夫々形成した。なお、拡散峙に二電ツタ領域7、;レタ
タ領域1上KPい酸化膜(IQ示せず]が形成され喪。
更に、ベース領域60一部に対応するバッファ酸化@S
及び薄い酸化層を選択的に除去し友後、全面に配線金属
層を蒸着させ、パターニングを行ってベース@H6、工
々ツタ領域7及びコレクタ領域8に夫々接続する電V!
に9・・・を形成してバイポーラWkp導体装置ta造
する。
及び薄い酸化層を選択的に除去し友後、全面に配線金属
層を蒸着させ、パターニングを行ってベース@H6、工
々ツタ領域7及びコレクタ領域8に夫々接続する電V!
に9・・・を形成してバイポーラWkp導体装置ta造
する。
前述し九製造方法によれに、自己整合的にバッファ酸化
m(あるいは薄い酸化層)を開孔でき、マスク0合せズ
レ等の量に関係なく正11にベース領域6、エミッタ領
域1及びコレタタ領域1Kil続する電極形成用の開孔
部10・・・を形成できるという利点を有する。しかし
ながら、二電ツタ領域1を形成する際、表面に薄い酸化
層が形成され、後工程の電極形成にあたってこO薄い酸
化llNを除去すると、近辺のバッファ酸化lll5も
同時に横方向にエツチングされてベース領域60表面が
露出する可能性が高く、又露出しなくて4工ξツタ領域
1の深さが実質的に浅くなシ、アル電シンタ一時にエミ
ッタ、ベース接合の突きぬけでベース、ニオツタ領域6
゜7の短絡が発生するという欠点を有していた。 −こ
のようなことから、第2図に示す半導体装置が提案され
ている。以下、この半導体装置o ’製造方f
&について説明する。な、鼾、ベース領域6を形成する
壕では第111E示O半導体装置の製造方法と同様であ
p省略する。ベース領域6を形成後、工さツタ領域、;
レクタ領域形成予定部に対応するバッファ酸化膜SS分
會逼択的K111孔し、つづいて全1iKsi形不純−
ドープ多結晶クリーンあるい嬬多結晶シリコyt堆積す
る。次に、II形不純物ドープ多紬晶シリツンO場合は
その11熱処−を施して1不純−を前記ベース領域6及
びエビメキシャル層slI面に拡散させ、多結晶シリコ
ンの場合はn形不純物をインプラ、拡散させて夫々?臘
のエミッタ領域7、コレクタ領域8を形成する。次いで
、前記多結晶シリスフをパターニングしてy 1)コン
パターン11..11を形成した後、ベース領域6の一
部に対応°するバッファ駿化*st除去する。次いで1
、全1iK配l金属層を蒸llFさせ、ノ(ターニング
を行ってベース領域6、二電ツメ領域1界びコレクタ領
域8に夫々接続する電極9・・・管形成してバイポーラ
製半導体装筺を製造する。
m(あるいは薄い酸化層)を開孔でき、マスク0合せズ
レ等の量に関係なく正11にベース領域6、エミッタ領
域1及びコレタタ領域1Kil続する電極形成用の開孔
部10・・・を形成できるという利点を有する。しかし
ながら、二電ツタ領域1を形成する際、表面に薄い酸化
層が形成され、後工程の電極形成にあたってこO薄い酸
化llNを除去すると、近辺のバッファ酸化lll5も
同時に横方向にエツチングされてベース領域60表面が
露出する可能性が高く、又露出しなくて4工ξツタ領域
1の深さが実質的に浅くなシ、アル電シンタ一時にエミ
ッタ、ベース接合の突きぬけでベース、ニオツタ領域6
゜7の短絡が発生するという欠点を有していた。 −こ
のようなことから、第2図に示す半導体装置が提案され
ている。以下、この半導体装置o ’製造方f
&について説明する。な、鼾、ベース領域6を形成する
壕では第111E示O半導体装置の製造方法と同様であ
p省略する。ベース領域6を形成後、工さツタ領域、;
レクタ領域形成予定部に対応するバッファ酸化膜SS分
會逼択的K111孔し、つづいて全1iKsi形不純−
ドープ多結晶クリーンあるい嬬多結晶シリコyt堆積す
る。次に、II形不純物ドープ多紬晶シリツンO場合は
その11熱処−を施して1不純−を前記ベース領域6及
びエビメキシャル層slI面に拡散させ、多結晶シリコ
ンの場合はn形不純物をインプラ、拡散させて夫々?臘
のエミッタ領域7、コレクタ領域8を形成する。次いで
、前記多結晶シリスフをパターニングしてy 1)コン
パターン11..11を形成した後、ベース領域6の一
部に対応°するバッファ駿化*st除去する。次いで1
、全1iK配l金属層を蒸llFさせ、ノ(ターニング
を行ってベース領域6、二電ツメ領域1界びコレクタ領
域8に夫々接続する電極9・・・管形成してバイポーラ
製半導体装筺を製造する。
前述した方法によれば、第1図図示の+導体装置の如く
製造時においてエミッタ領域lI向上O薄い酸化1lI
t−取9除く工程がない良め、二電ツタ、ベース領域間
の短絡を阻止できる。しかしながら、各電極9・・・は
バッファ酸化@Sから突出し九シリ;ンパターン11.
11を書む全面に配線金属層を蒸着し、これをパターニ
ングすゐことによシ形成されるため、シリ;ンパターン
J、 、1 、I Jの段差部でパターニングされえ電
極9・・・O細〕、段切れが起シ、半導体装置の(l!
頼性を著しく低下させていた。
製造時においてエミッタ領域lI向上O薄い酸化1lI
t−取9除く工程がない良め、二電ツタ、ベース領域間
の短絡を阻止できる。しかしながら、各電極9・・・は
バッファ酸化@Sから突出し九シリ;ンパターン11.
11を書む全面に配線金属層を蒸着し、これをパターニ
ングすゐことによシ形成されるため、シリ;ンパターン
J、 、1 、I Jの段差部でパターニングされえ電
極9・・・O細〕、段切れが起シ、半導体装置の(l!
頼性を著しく低下させていた。
本発明は上記事情に鑑みてなされた一部で、従来の如く
エミッタ、ベース間の短絡や配線金属層の細p%段切れ
tm止した半導体装置の製造方法を提供することを目的
とするものである。
エミッタ、ベース間の短絡や配線金属層の細p%段切れ
tm止した半導体装置の製造方法を提供することを目的
とするものである。
〔発明のItl)
本発明は、牛導体層費面に絶縁線を通して選択的に不純
物をイオン注入し、全一に不純物添加の多結晶シリコン
層を形成した後、lII記絶縁IaO開孔、熱処j1t
−施してイオン注入し九餉域音曲性化して前記中部体層
表面に不純物領域を形成するとともに%前記多結晶とり
;ン層を電甑形成予定部に対応する部分のみシリサイド
化すると七によって、工業ツタ、ベース領域間O短絡、
断切れ勢の阻止を図ったことを骨子とすみ。
物をイオン注入し、全一に不純物添加の多結晶シリコン
層を形成した後、lII記絶縁IaO開孔、熱処j1t
−施してイオン注入し九餉域音曲性化して前記中部体層
表面に不純物領域を形成するとともに%前記多結晶とり
;ン層を電甑形成予定部に対応する部分のみシリサイド
化すると七によって、工業ツタ、ベース領域間O短絡、
断切れ勢の阻止を図ったことを骨子とすみ。
本発明をパイボーツWi中導体装置に適用し九場合につ
いて第3wJ(1)〜(−)に基づいて説明する。
いて第3wJ(1)〜(−)に基づいて説明する。
山 まず、従来例と同様にplLシリ;ン基板21表1
1に11”ll壌込み層21を、前記基@21上にa蓋
エピタキシャル層23を、このエピタキシャル層23内
Kll”llの分離領域14. ・jl 4禽t、同
エピタキシャル層23上にバッファ酸化膜(第10絶縁
展)25會、II!Ic拡エピタキシャル@ssKpm
のベース領域26を形成した(篇3図(荀図夾)。
1に11”ll壌込み層21を、前記基@21上にa蓋
エピタキシャル層23を、このエピタキシャル層23内
Kll”llの分離領域14. ・jl 4禽t、同
エピタキシャル層23上にバッファ酸化膜(第10絶縁
展)25會、II!Ic拡エピタキシャル@ssKpm
のベース領域26を形成した(篇3図(荀図夾)。
(1久に、常法によ)ニオツメ領域、;レタタ領域形成
予定11に対応する部分が開孔したレジストパターンを
漸落し、こOz<・ターンtマスクとしてベース領域2
6、エビタ會シャル層2SFc砒素をイオン注入する。
予定11に対応する部分が開孔したレジストパターンを
漸落し、こOz<・ターンtマスクとしてベース領域2
6、エビタ會シャル層2SFc砒素をイオン注入する。
つづいて、前記レジストパターンを除去後、ベース領域
26の一部に対応するバッファ酸化f14j15及び工
建ツタ、コレクメ領域形成予定部に対応するバッファ歇
化@25f;選択的にエツチングして第1の開孔部21
・・・管形成した。次いで、全liK不純物無添加の多
結晶シリーン層28を形成した後、熱IIIJI量して
イオン注入した領域を活性イヒしベース領域26、エピ
タキシャル層23表面に夫々を型のニオツタ領域29、
コレクタ領域SOを形成し、この熱処llを続けること
によってベース領域16及び工建ツタ、コレクタ領域2
9.30からこれらの領域に接触すゐ多結晶シリ;71
128176分に、不純物を外方拡散してpall拡散
層31、m’lii拡散層32、.3.:l f夫々形
成しり(纂3図(b)図示)。
26の一部に対応するバッファ酸化f14j15及び工
建ツタ、コレクメ領域形成予定部に対応するバッファ歇
化@25f;選択的にエツチングして第1の開孔部21
・・・管形成した。次いで、全liK不純物無添加の多
結晶シリーン層28を形成した後、熱IIIJI量して
イオン注入した領域を活性イヒしベース領域26、エピ
タキシャル層23表面に夫々を型のニオツタ領域29、
コレクタ領域SOを形成し、この熱処llを続けること
によってベース領域16及び工建ツタ、コレクタ領域2
9.30からこれらの領域に接触すゐ多結晶シリ;71
128176分に、不純物を外方拡散してpall拡散
層31、m’lii拡散層32、.3.:l f夫々形
成しり(纂3図(b)図示)。
次に、前記多結晶シリ;ン層21上に第201A縁展3
Sを形威し、常法によ)ベース領域26の一部、エイツ
タ領域29及びコレクタ領域30に対応する絶縁@SS
に第2の開孔部34・・・を形成し良。つづいて、全面
に白金層35を蒸着し、熱!&塩會施して第2の開孔部
34・・・を過して前記ベース領域26、エミッタ領域
29及びコレクタ領域80上の多結晶シリコン712y
と白金層35とを反応させて白金シリサイド層36・・
・とじた。(第3図(C)図示)。次いで、紬存した白
金層35を除去し、全面にAjjmを蒸清し良後、この
A1層管パターニングしてベース領域26、エンツメ領
域29及びコレクタ領域30に夫々接続するム1パター
ンS1からなる電極38・・・管形成してバイポーラ型
半導体装置【#!遺した(纂3図(d)図示)。
Sを形威し、常法によ)ベース領域26の一部、エイツ
タ領域29及びコレクタ領域30に対応する絶縁@SS
に第2の開孔部34・・・を形成し良。つづいて、全面
に白金層35を蒸着し、熱!&塩會施して第2の開孔部
34・・・を過して前記ベース領域26、エミッタ領域
29及びコレクタ領域80上の多結晶シリコン712y
と白金層35とを反応させて白金シリサイド層36・・
・とじた。(第3図(C)図示)。次いで、紬存した白
金層35を除去し、全面にAjjmを蒸清し良後、この
A1層管パターニングしてベース領域26、エンツメ領
域29及びコレクタ領域30に夫々接続するム1パター
ンS1からなる電極38・・・管形成してバイポーラ型
半導体装置【#!遺した(纂3図(d)図示)。
しかして、本発明に−よれば、第1図図示の従来の半導
体装置の如く、ニオツタ領域を形M、IIL後に、この
領域のI!向に成長し九博い酸化WRを除去して電1形
属を行うのではなく、エミッタ領域岬を形成するために
砒素のイオン注入を行りた後に、バッファ賊化@25の
開孔、不純物無添加の多結晶シリコン層28の形成、熱
処理11には前記多結晶シリプン層28を1!極影形成
予定のみシリサイド化する工轡勢f:軒て電極形Ift
t行うため、従来のように薄い酸化膜の除去に起因する
エミッタ、ベース領域29.26間の短絡t−阻止でき
る。
体装置の如く、ニオツタ領域を形M、IIL後に、この
領域のI!向に成長し九博い酸化WRを除去して電1形
属を行うのではなく、エミッタ領域岬を形成するために
砒素のイオン注入を行りた後に、バッファ賊化@25の
開孔、不純物無添加の多結晶シリコン層28の形成、熱
処理11には前記多結晶シリプン層28を1!極影形成
予定のみシリサイド化する工轡勢f:軒て電極形Ift
t行うため、従来のように薄い酸化膜の除去に起因する
エミッタ、ベース領域29.26間の短絡t−阻止でき
る。
また、第2図図示の従来の半導体装置の如く、バッファ
酸化−から突出したシリコンパターン上に直接金属配線
層を形成するのではなく、第2の絶縁膜33の開孔部3
4・・・内に白金シリサイド層36を形成して平担性を
良好にした後、A1層の蒸着、パターニングを行う丸め
、電極部がなだらかで、従来の如きA7層のl1111
や、断切れ七阻止で暑る。
酸化−から突出したシリコンパターン上に直接金属配線
層を形成するのではなく、第2の絶縁膜33の開孔部3
4・・・内に白金シリサイド層36を形成して平担性を
良好にした後、A1層の蒸着、パターニングを行う丸め
、電極部がなだらかで、従来の如きA7層のl1111
や、断切れ七阻止で暑る。
更に、従来に比べて電極部がなだらかになることによル
、表面が平滑となp%将来集検回路が一層高密度化した
場合に1!易に多層配Nt冥現できる。
、表面が平滑となp%将来集検回路が一層高密度化した
場合に1!易に多層配Nt冥現できる。
更に、白金シリサイド層36・・・を拡散層31゜S2
を介して電極38・・・の引き出しとして用いている九
め、配線の;ンタクトt−従米よp#裕のある場所で取
ることがでも、素子の高集積化が可能である。これにつ
いて第4図、1s5図を参照して説明する。ここでli
4図は81図(あるい拡第2図)図示の従来の半導体装
置の平面図、第5図は113図(C)図示の本発明によ
って得られえ半導体装置の平面図である。なお図中12
゜39は夫々の装置の電1に接続する配*1示す。
を介して電極38・・・の引き出しとして用いている九
め、配線の;ンタクトt−従米よp#裕のある場所で取
ることがでも、素子の高集積化が可能である。これにつ
いて第4図、1s5図を参照して説明する。ここでli
4図は81図(あるい拡第2図)図示の従来の半導体装
置の平面図、第5図は113図(C)図示の本発明によ
って得られえ半導体装置の平面図である。なお図中12
゜39は夫々の装置の電1に接続する配*1示す。
第4図によゐと素子特性及び(Il−性を良好にするた
めに開孔部(コンタクト部)10を完全に覆う九め、コ
ンタクト間の距ll1IFi配ll112・12の間隔
で決定され、素子の高集積化が妨げられた。しかして、
第5図によれば、配@39との;ンメタトをベース領域
26等から[W!とるOではなく、白金シリナイド層3
6・・・等を介して基@:11の厚み1岡に余裕のめる
位置て一ンタクトをとっている九め、;ンタクト関の距
離が配−39のll5411隔に関係なく配線形成用の
マスクにより決定され、素子の為集積化が達成もれる。
めに開孔部(コンタクト部)10を完全に覆う九め、コ
ンタクト間の距ll1IFi配ll112・12の間隔
で決定され、素子の高集積化が妨げられた。しかして、
第5図によれば、配@39との;ンメタトをベース領域
26等から[W!とるOではなく、白金シリナイド層3
6・・・等を介して基@:11の厚み1岡に余裕のめる
位置て一ンタクトをとっている九め、;ンタクト関の距
離が配−39のll5411隔に関係なく配線形成用の
マスクにより決定され、素子の為集積化が達成もれる。
事実、第5図の本発明によって得られた半導体装置の配
鱒関距離は、第4図の従来方法による半導体装置のそれ
と比べて狭い。
鱒関距離は、第4図の従来方法による半導体装置のそれ
と比べて狭い。
以上詳述した如く本発明によれば、エミッタ、ベース間
の短絡中配線金属層の細シ、段切れを阻止できるととも
に、将来集積回路が高密度化した場倉に容易に多層配線
を実現てきる高集積度で高信籾性の半導体装置の製造方
法を提供できるものである。 ゛
の短絡中配線金属層の細シ、段切れを阻止できるととも
に、将来集積回路が高密度化した場倉に容易に多層配線
を実現てきる高集積度で高信籾性の半導体装置の製造方
法を提供できるものである。 ゛
【図面の簡単な説明】
1g1図嬬従来のバイボーツ型半導体装置の断面図、第
2図は第1図図示のバイボニラm牛導体装置を改良した
従来の半導体装置の断面図、第3図(a)〜(d)は本
発明のバイポーラ飄半導体装置の製造方法t−製造工程
順に示す断面図、第4図は第1図わるい岐路2図図示の
従来のバイボーツ型半導体装置の平面図、第5図は第3
図(Q図示の本発明によって得られ友パイボーツ型半導
体装ll0XF[l1図である。 領域、25・・・バララフ酸化層、26・・・palの
ベース領域、27 、33−・・開孔部、2 II −
・・不Iy1%=−無添加の多結晶シリ;ン層、29・
・・m”go工ニオタ領域、30・・・−麿の署しタメ
領域131・32・・・拡散層、31・・・第20絶縁
誤、S5・・ 5金層、36・・・白金シリナイド層、
37・・・ムL (ターン、38・・・電極、39・・
・配線。 出願人代理人 介層土鈴 江 武 彦11311 (d) l4II IIs@
2図は第1図図示のバイボニラm牛導体装置を改良した
従来の半導体装置の断面図、第3図(a)〜(d)は本
発明のバイポーラ飄半導体装置の製造方法t−製造工程
順に示す断面図、第4図は第1図わるい岐路2図図示の
従来のバイボーツ型半導体装置の平面図、第5図は第3
図(Q図示の本発明によって得られ友パイボーツ型半導
体装ll0XF[l1図である。 領域、25・・・バララフ酸化層、26・・・palの
ベース領域、27 、33−・・開孔部、2 II −
・・不Iy1%=−無添加の多結晶シリ;ン層、29・
・・m”go工ニオタ領域、30・・・−麿の署しタメ
領域131・32・・・拡散層、31・・・第20絶縁
誤、S5・・ 5金層、36・・・白金シリナイド層、
37・・・ムL (ターン、38・・・電極、39・・
・配線。 出願人代理人 介層土鈴 江 武 彦11311 (d) l4II IIs@
Claims (1)
- 【特許請求の範囲】 半導体層上に第10絶縁膜を形成するl1と、前記半導
体層表面に前記絶縁膜を通して不純物【選択的にイオン
注入する工1と、少なくとも不純物領域形成予定部に対
応する前記絶縁膜を選択的に開孔する工程と、全面に不
純物無添加の多結晶シリコン層を形成するニーと、熱処
理を施してイオン注入しえ領域を活性化し前記半導体層
表面に不純物領域を形成す葛工程と、前記多結晶シリー
ン層上に、j112の絶縁膜を形成し、少なくとも不純
物領域形成予定部に対応する部分tS孔するニーと、全
面に金属配線層を蒸着して前記不純物領域O電翫形成予
定部に対応する多結晶シリコン層部分のみシリサイド化
する1撫とkA備することt%黴とする半導体装IIO
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2961082A JPS58147028A (ja) | 1982-02-25 | 1982-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2961082A JPS58147028A (ja) | 1982-02-25 | 1982-02-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58147028A true JPS58147028A (ja) | 1983-09-01 |
Family
ID=12280830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2961082A Pending JPS58147028A (ja) | 1982-02-25 | 1982-02-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58147028A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6261025A (ja) * | 1985-09-12 | 1987-03-17 | Stanley Electric Co Ltd | 液晶表示装置 |
JPS6261024A (ja) * | 1985-09-12 | 1987-03-17 | Stanley Electric Co Ltd | 液晶表示装置 |
-
1982
- 1982-02-25 JP JP2961082A patent/JPS58147028A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6261025A (ja) * | 1985-09-12 | 1987-03-17 | Stanley Electric Co Ltd | 液晶表示装置 |
JPS6261024A (ja) * | 1985-09-12 | 1987-03-17 | Stanley Electric Co Ltd | 液晶表示装置 |
JPH0685033B2 (ja) * | 1985-09-12 | 1994-10-26 | スタンレー電気株式会社 | 液晶表示装置 |
JPH0685034B2 (ja) * | 1985-09-12 | 1994-10-26 | スタンレー電気株式会社 | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4443933A (en) | Utilizing multi-layer mask to define isolation and device zones in a semiconductor substrate | |
JPH0418463B2 (ja) | ||
JP2914798B2 (ja) | 半導体装置 | |
US4883772A (en) | Process for making a self-aligned silicide shunt | |
JPS58147028A (ja) | 半導体装置の製造方法 | |
JPH02143456A (ja) | 積層型メモリセルの製造方法 | |
US4974046A (en) | Bipolar transistor with polysilicon stringer base contact | |
US4675983A (en) | Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions | |
JPS58215055A (ja) | 半導体集積回路装置 | |
EP0251927B1 (en) | Bipolar transistor with polysilicon stringer base contact | |
JPH0851146A (ja) | 半導体装置およびその製造方法 | |
JPS5856460A (ja) | 半導体装置の製造方法 | |
JPS5827340A (ja) | 半導体集積回路装置の製造法 | |
EP0264309B1 (en) | Self-aligned base shunt for transistor | |
JP3120750B2 (ja) | 半導体装置およびその製造方法 | |
KR930004720B1 (ko) | 반도체장치 및 그 제조방법 | |
JPH11214620A (ja) | 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法 | |
JPS6240765A (ja) | 読み出し専用半導体記憶装置およびその製造方法 | |
JP2618479B2 (ja) | 半導体素子の製造方法 | |
JP2876716B2 (ja) | 半導体装置 | |
JP3240823B2 (ja) | BiCMOS型半導体装置の製造方法 | |
JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
JPS6158981B2 (ja) | ||
JP2000260780A (ja) | 半導体装置およびその製造方法 | |
JPH05291512A (ja) | 半導体装置の製造方法 |