JPS58144926A - 電源制御方式 - Google Patents
電源制御方式Info
- Publication number
- JPS58144926A JPS58144926A JP57029365A JP2936582A JPS58144926A JP S58144926 A JPS58144926 A JP S58144926A JP 57029365 A JP57029365 A JP 57029365A JP 2936582 A JP2936582 A JP 2936582A JP S58144926 A JPS58144926 A JP S58144926A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- state
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は鑞源制却方式に関するものである。
種々のシステムにおいて電源を自己保持開閉する場合、
従来は電源の開閉に自己保持型のリレーを用いていた。
従来は電源の開閉に自己保持型のリレーを用いていた。
この自己保持型リレーは各稽あるが、たとえば第６図に
示すようなものである。すなわち、５１は自己保持型リ
レーであり、制御回路５２よジオン信−ｊ）５３が加わ
ると、駆動回路５４によってリレー５１にオンパルス５
５が加わってリレー５１をオン状態にし、制御信号５３
が無くなってもリレー５１はオン状態を保持する。また
制御回路５２よ襲オフ信号５６が加わると、駆動回路５
７によってりＶ−５１にオフパルス５８が加わってリレ
ー５１をオフ状態忙し、制御信号５３が無くなってもリ
レー５１はオフ状態を保持する動作を行う。この結果、
入力電圧がしゃ断され九後再び印加されてもリレー５１
へ制御Ｍｊ号ノを送ることなしに、リレー５１は前の状
態を保持することとなる。
示すようなものである。すなわち、５１は自己保持型リ
レーであり、制御回路５２よジオン信−ｊ）５３が加わ
ると、駆動回路５４によってリレー５１にオンパルス５
５が加わってリレー５１をオン状態にし、制御信号５３
が無くなってもリレー５１はオン状態を保持する。また
制御回路５２よ襲オフ信号５６が加わると、駆動回路５
７によってりＶ−５１にオフパルス５８が加わってリレ
ー５１をオフ状態忙し、制御信号５３が無くなってもリ
レー５１はオフ状態を保持する動作を行う。この結果、
入力電圧がしゃ断され九後再び印加されてもリレー５１
へ制御Ｍｊ号ノを送ることなしに、リレー５１は前の状
態を保持することとなる。
しかしながら、この自己保持型リレーを用いた場合、構
造が複雑になシ、駆動方式も複雑になり、またその動作
を半導体スイッチ素子（ドブイアツク、サイリスタ、ト
ランジスタ等）等に置換えることかむつかしいという欠
点があった。
造が複雑になシ、駆動方式も複雑になり、またその動作
を半導体スイッチ素子（ドブイアツク、サイリスタ、ト
ランジスタ等）等に置換えることかむつかしいという欠
点があった。
そこで自己保持槽リレーと同様な動作を、不揮発性メモ
リ素子と通常の自己保持型でないリレーもしくは半導体
スイッチ素子および制御回路で構成し、制御回路のすン
１ｌＫＩＩＩまたはオフ駆動の電源の状態を不揮発性メ
モリに書込む方式を用いると、自己保持型リレーを用い
た場合よりも回路の簡素化が図れ、コストダウンとする
ことができる。
リ素子と通常の自己保持型でないリレーもしくは半導体
スイッチ素子および制御回路で構成し、制御回路のすン
１ｌＫＩＩＩまたはオフ駆動の電源の状態を不揮発性メ
モリに書込む方式を用いると、自己保持型リレーを用い
た場合よりも回路の簡素化が図れ、コストダウンとする
ことができる。
しかしながら、この方式は、多くの場合、不揮発性メモ
リを−たん消去して後、電源状態のデータを書込む丸め
、消去・書込という一連の操作が必畳となるとともに、
その操作中でメモリを消去して電源状態を書込む直前４
ＣｆｌｌｌＪ Ｉｃ回路が初期状態に戻ったとき、メモ
リの内容が消去されたままとなシ正確な電源状態を書込
むことができなく誤動作の原因になるという欠点があっ
た。
リを−たん消去して後、電源状態のデータを書込む丸め
、消去・書込という一連の操作が必畳となるとともに、
その操作中でメモリを消去して電源状態を書込む直前４
ＣｆｌｌｌＪ Ｉｃ回路が初期状態に戻ったとき、メモ
リの内容が消去されたままとなシ正確な電源状態を書込
むことができなく誤動作の原因になるという欠点があっ
た。
し九がって、この発明の目的は、そのようなスイッチン
グ回路、メモリおよび制御回路を含むものにおいて、そ
の誤動作を防止しかつ制御工程を簡拳にすることができ
る電源制御方式を提供するすなわち、この発明は、被制
御回路を開閉制御するスイッチング回路、このスイッチ
ング回路をオンオフ駆動する制御回路およびそのオン状
態。
グ回路、メモリおよび制御回路を含むものにおいて、そ
の誤動作を防止しかつ制御工程を簡拳にすることができ
る電源制御方式を提供するすなわち、この発明は、被制
御回路を開閉制御するスイッチング回路、このスイッチ
ング回路をオンオフ駆動する制御回路およびそのオン状
態。
オフ状態を記憶する不揮発性メモリを有し、このメモリ
の電源オン状態のデータの書込みにｎビットのうち少な
くとも１ビツトがｒＯＪでないデータを用いて書込動作
だけで処理し、電源オフ状態のデータとしてｎビットす
べて「０」のデータを用いて消去動作だけで処理するよ
うにしたものである。その結果、電源状態を確突くメモ
リに記憶させることができ、データの書込に際して消去
動作を伴わないため書込データを誤ることがなくなる。
の電源オン状態のデータの書込みにｎビットのうち少な
くとも１ビツトがｒＯＪでないデータを用いて書込動作
だけで処理し、電源オフ状態のデータとしてｎビットす
べて「０」のデータを用いて消去動作だけで処理するよ
うにしたものである。その結果、電源状態を確突くメモ
リに記憶させることができ、データの書込に際して消去
動作を伴わないため書込データを誤ることがなくなる。
この発明の一実施例を第１図逐いし第５図に示す。まず
第１図は、システムにあって遠隔操作の信号や操作スイ
ッチの入力によって各種の制御を行なう制御部Ａと、制
御部Ａからの制御信号で制御される被制御部Ｂを示した
ものである。図中、１は遠隔操作（リモコン）信号受信
部、２は制御回路、３は不揮発性メモリ、４は制御部ｔ
＠、５ハリセットパルス発生回路、６は操作スイッチ、
７は電源開閉器、８は被制御回路、９は被制御部電源回
路である。またＣはメインとなる電源スィッチであシ、
これがオン状態のときこのシステムは動作する。いま制
御回路２によって被制御部Ｂの電源９を制御する場合を
考える。スイッチＣがオン状１１になると、制御部電源
４の出力電圧Ｆは＃！２図（旬のようになり、その出力
電圧Ｆによってリセットパルス発生回路５が動作し、前
記よシも幾分遅れて第２図（ｂｌのようになシセットバ
ルスＥを発生する。制御回路２は電圧Ｆが投入された後
でリセットパルスＥがロウレベルカラハイレベルになっ
九時に初期状態から動作を開始する。このとき被制御部
Ｂの電源９は電源開閉器７によって制御されてシリ、開
閉器７０制御信号Ｇは制御回路２より加えられる。開閉
器７の自己保持動作は制御回路２および不揮発性メモ！
Ｊ３４Ｃよってなされるものであって、いまスイッチＣ
がオン状ｔｌＫあるときで、遠隔操作信号りもし・くは
操作□スイッチ６によって電源開閉器７をオン状態もし
くはオフ状ｕｔｔｃする信号Ｇが制御回路２より送られ
、電力Ｉが制御されているときスイッチＣもしくは何ら
かの要因によって開閉器７の入力側の電力Ｈがし中断さ
れたとすると、その後電力Ｈが印加されたときに制御回
路２かリセットパルスＥによって初期状態に戻シ、電源
開閉器７の状態を電力Ｈがしゃ断される前の状ｕｒｔｃ
保たれる。
第１図は、システムにあって遠隔操作の信号や操作スイ
ッチの入力によって各種の制御を行なう制御部Ａと、制
御部Ａからの制御信号で制御される被制御部Ｂを示した
ものである。図中、１は遠隔操作（リモコン）信号受信
部、２は制御回路、３は不揮発性メモリ、４は制御部ｔ
＠、５ハリセットパルス発生回路、６は操作スイッチ、
７は電源開閉器、８は被制御回路、９は被制御部電源回
路である。またＣはメインとなる電源スィッチであシ、
これがオン状態のときこのシステムは動作する。いま制
御回路２によって被制御部Ｂの電源９を制御する場合を
考える。スイッチＣがオン状１１になると、制御部電源
４の出力電圧Ｆは＃！２図（旬のようになり、その出力
電圧Ｆによってリセットパルス発生回路５が動作し、前
記よシも幾分遅れて第２図（ｂｌのようになシセットバ
ルスＥを発生する。制御回路２は電圧Ｆが投入された後
でリセットパルスＥがロウレベルカラハイレベルになっ
九時に初期状態から動作を開始する。このとき被制御部
Ｂの電源９は電源開閉器７によって制御されてシリ、開
閉器７０制御信号Ｇは制御回路２より加えられる。開閉
器７の自己保持動作は制御回路２および不揮発性メモ！
Ｊ３４Ｃよってなされるものであって、いまスイッチＣ
がオン状ｔｌＫあるときで、遠隔操作信号りもし・くは
操作□スイッチ６によって電源開閉器７をオン状態もし
くはオフ状ｕｔｔｃする信号Ｇが制御回路２より送られ
、電力Ｉが制御されているときスイッチＣもしくは何ら
かの要因によって開閉器７の入力側の電力Ｈがし中断さ
れたとすると、その後電力Ｈが印加されたときに制御回
路２かリセットパルスＥによって初期状態に戻シ、電源
開閉器７の状態を電力Ｈがしゃ断される前の状ｕｒｔｃ
保たれる。
その詳細を１１ｇ３図ないし第５図に示してあシ、開閉
器７はリレー７′もしくは半導体スイッチ素子で構成し
、これを駆動回路１２によって駆動し、その制御信号Ｇ
′は制御回路２より送られる。また不揮発性メモリ３の
動作は、信号Ｎ４Ｃよって制御回路２よりコントロール
され、中アドレス入力。
器７はリレー７′もしくは半導体スイッチ素子で構成し
、これを駆動回路１２によって駆動し、その制御信号Ｇ
′は制御回路２より送られる。また不揮発性メモリ３の
動作は、信号Ｎ４Ｃよって制御回路２よりコントロール
され、中アドレス入力。
（１）データ読出し、［ｌデータ入力、ＱＶＩデータ消
去。
去。
Ｍデータ書込み等の動作を行う。すなわち前記（１）は
、信号ＮＫよってアドレスレジスタ１３に７）’レスデ
ータを送シ、メモリ素子１４内のあるアドレスを指定す
る。前記（ＩＩは、指定されたアドレスの内容をデータ
レジスタ１５に読出し、信号Ｎに送る。このとき、信号
Ｎは中の信号Ｎと別個の信号であってもよい。前記（１
）は、信号ＮＫよってデータレジスタ１５にデータを入
力する。前記側は、指定されたメモリ素子１４内のアド
レスの内容を消去する。仁のときアドレスの内容はすべ
てのビットが「０」となるとする。前記Ｍは、データレ
シス！１５のデータを指定され九メモリ素子１４のアド
レスに書込む。ここでは、メモリ３のある一つのアドレ
スｒのｎビットのメそり素子を電源状態メモリとして用
いる。
、信号ＮＫよってアドレスレジスタ１３に７）’レスデ
ータを送シ、メモリ素子１４内のあるアドレスを指定す
る。前記（ＩＩは、指定されたアドレスの内容をデータ
レジスタ１５に読出し、信号Ｎに送る。このとき、信号
Ｎは中の信号Ｎと別個の信号であってもよい。前記（１
）は、信号ＮＫよってデータレジスタ１５にデータを入
力する。前記側は、指定されたメモリ素子１４内のアド
レスの内容を消去する。仁のときアドレスの内容はすべ
てのビットが「０」となるとする。前記Ｍは、データレ
シス！１５のデータを指定され九メモリ素子１４のアド
レスに書込む。ここでは、メモリ３のある一つのアドレ
スｒのｎビットのメそり素子を電源状態メモリとして用
いる。
そこでｔ４５図によ多制御回路の動作を説明する。
いま、制御回路２Ｋ［ＥＥＦが加わっており、通常の動
作をしている場合から考える。このとき動作ｔ［５過程
の主ルーチン処理過程を通っておシ、ここで各種の操作
を受けて制御信号を出している。
作をしている場合から考える。このとき動作ｔ［５過程
の主ルーチン処理過程を通っておシ、ここで各種の操作
を受けて制御信号を出している。
そのうち電源開閉器７に関する処理を抜き出したものが
第６．第７過程である。第６過程では前記スイ□ッチ６
等によシリレーア′をオンにせよという指令が出たか否
かを判別し、第７過程では逆にリレー７′をオフにせよ
という指令が出たか否かを判別する。そしていずれの指
令もないとき（すなわちＮｏ）杜前記第５過程に復帰移
行する。いまリレー７′がオフ状類にあってスイッチ６
等によりリレー７′をオンにせよという信号を受けると
、＠６過程（ＹＥＳ ）を通って第３過程に移る。第３
過程において、すＶ−７′をオンにするための信号ヴを
出゛力し、これによ多駆動回路１２を駆動してリレー７
′をオン状態に保つ信号Ｍを出力する。その後、第４過
程において信号Ｎによシフモリ３ヘアドレスデータ１Ｐ
′を入力し、さらにメモリ３へｎビットのうち少なくと
も１ビツトが「０」でないデータ（こむではこれを電源
オフ状態のデータとする）を入力する。そしてそのデー
タをメモリ３のアドレス１Ｐ０に書込む、ついで電源状
態以外の制御をする主ルーチン処理過程（第５過程）へ
戻る。
第６．第７過程である。第６過程では前記スイ□ッチ６
等によシリレーア′をオンにせよという指令が出たか否
かを判別し、第７過程では逆にリレー７′をオフにせよ
という指令が出たか否かを判別する。そしていずれの指
令もないとき（すなわちＮｏ）杜前記第５過程に復帰移
行する。いまリレー７′がオフ状類にあってスイッチ６
等によりリレー７′をオンにせよという信号を受けると
、＠６過程（ＹＥＳ ）を通って第３過程に移る。第３
過程において、すＶ−７′をオンにするための信号ヴを
出゛力し、これによ多駆動回路１２を駆動してリレー７
′をオン状態に保つ信号Ｍを出力する。その後、第４過
程において信号Ｎによシフモリ３ヘアドレスデータ１Ｐ
′を入力し、さらにメモリ３へｎビットのうち少なくと
も１ビツトが「０」でないデータ（こむではこれを電源
オフ状態のデータとする）を入力する。そしてそのデー
タをメモリ３のアドレス１Ｐ０に書込む、ついで電源状
態以外の制御をする主ルーチン処理過程（第５過程）へ
戻る。
この状態において、第１図の制御部Ｂの入力側の電・力
Ｈがし中断され、再び電力Ｈが印加され九ときを考える
。まず電力Ｈが印加され、電圧Ｆが発生するとともにリ
セットパルスＥが発生し、制御部Ｂが初期状態に戻ると
、第５図の第１過程からスタートすることＫなる。この
とき、信号Ｇ′は常にオフ状類となっている。第１過程
では信号ＮＫよりメモリ３ヘアドレスデータゝＰｂを入
力し、さらにアドレス゛Ｐ′のデータを読出す。・＠２
過程において、先に読出されたデータがｎビットのうち
少な′〈トも１ビツトが「０」でないか否か、すなわち
電源オン状類か電源オフ状態を判定し、「０」でないす
なわち電源オン状１［１（ＹＥＳ ）であれば、第３過
程に進み前述の説明通りリレー７′をオン状態にし、第
４過程でメモリ３のアドレス′Ｐ′Ｖにｎビットのうち
少なくとも１ビツトがｒＯＪでないデータすなわち電源
オン状態のデータを書込み主チーチン処理過程に入る。
Ｈがし中断され、再び電力Ｈが印加され九ときを考える
。まず電力Ｈが印加され、電圧Ｆが発生するとともにリ
セットパルスＥが発生し、制御部Ｂが初期状態に戻ると
、第５図の第１過程からスタートすることＫなる。この
とき、信号Ｇ′は常にオフ状類となっている。第１過程
では信号ＮＫよりメモリ３ヘアドレスデータゝＰｂを入
力し、さらにアドレス゛Ｐ′のデータを読出す。・＠２
過程において、先に読出されたデータがｎビットのうち
少な′〈トも１ビツトが「０」でないか否か、すなわち
電源オン状類か電源オフ状態を判定し、「０」でないす
なわち電源オン状１［１（ＹＥＳ ）であれば、第３過
程に進み前述の説明通りリレー７′をオン状態にし、第
４過程でメモリ３のアドレス′Ｐ′Ｖにｎビットのうち
少なくとも１ビツトがｒＯＪでないデータすなわち電源
オン状態のデータを書込み主チーチン処理過程に入る。
したがってリレー７′がオン状態で電力Ｈがしゃ断され
た後、再び電力■が印加されると、電力Ｈがしゃ断され
る直前の電源の状態をメモリ３から読出し、それがオン
状態を示しているとき、リレー７′をオン状ａｒｃする
ことによって電力Ｈがし中断されるｌ■前の状態を保持
することができる。
た後、再び電力■が印加されると、電力Ｈがしゃ断され
る直前の電源の状態をメモリ３から読出し、それがオン
状態を示しているとき、リレー７′をオン状ａｒｃする
ことによって電力Ｈがし中断されるｌ■前の状態を保持
することができる。
つぎに、リレー７′がオン状態にあって、スイッチ６等
によ如リレー７′をオフにせよという信号を受けた場合
を考える。このとき、主ルーチン処理過程より、第６過
程（Ｎｏ）および第７過程（ＹＥＳ）によって第８過程
に進み、信号Ｎによりメモリ３ヘアドレス゛Ｐ１人力す
る二七してメモリ３のアドレス゛Ｐ°を消去し、メモリ
３の内容をｎビットすべてをｒＯＪにすることによって
［ｆｉオフ状順を書込んだことにする。さらに第９過程
によって、リレー７′をオフにする丸めの信号Ｇ′を出
力して主ルー・チン処理過程（第５過程）へ戻る。この
状部において、制御部Ｂの電力Ｈがし中断され、再び印
加されたときを考えると、電力Ｈが印加されたとき、リ
セットパルスＥによって制御部Ｂが初期状態となり、第
１過程に入る。このとき、信号Ｇ′はオフ状態となって
いる。前記と同様・、第１過程ではメモリ３のアドレス
１Ｐ°がデータを読出し、第２過程で先に読出され九デ
ータがｎビットすべて「０」であれば電源オフ状態（Ｎ
Ｏ）であるため、そのまま第５過程の主ルーチン処理過
程に入り、リレー７′はオフ状態のｔｔ保持されること
になる。し九がってリレー７′がオフ状態のとき、電力
Ｈがしゃ断され、再び印加された場合でも電力Ｈがし中
断される直前の状態をメモリ３から読出し、その状態を
保持することができる。
によ如リレー７′をオフにせよという信号を受けた場合
を考える。このとき、主ルーチン処理過程より、第６過
程（Ｎｏ）および第７過程（ＹＥＳ）によって第８過程
に進み、信号Ｎによりメモリ３ヘアドレス゛Ｐ１人力す
る二七してメモリ３のアドレス゛Ｐ°を消去し、メモリ
３の内容をｎビットすべてをｒＯＪにすることによって
［ｆｉオフ状順を書込んだことにする。さらに第９過程
によって、リレー７′をオフにする丸めの信号Ｇ′を出
力して主ルー・チン処理過程（第５過程）へ戻る。この
状部において、制御部Ｂの電力Ｈがし中断され、再び印
加されたときを考えると、電力Ｈが印加されたとき、リ
セットパルスＥによって制御部Ｂが初期状態となり、第
１過程に入る。このとき、信号Ｇ′はオフ状態となって
いる。前記と同様・、第１過程ではメモリ３のアドレス
１Ｐ°がデータを読出し、第２過程で先に読出され九デ
ータがｎビットすべて「０」であれば電源オフ状態（Ｎ
Ｏ）であるため、そのまま第５過程の主ルーチン処理過
程に入り、リレー７′はオフ状態のｔｔ保持されること
になる。し九がってリレー７′がオフ状態のとき、電力
Ｈがしゃ断され、再び印加された場合でも電力Ｈがし中
断される直前の状態をメモリ３から読出し、その状態を
保持することができる。
以上のように、この発明の電源制御方式は、スイッチン
グ回路と、不揮発生メモリと、制御回路とでスイッチン
グ回路を自己保持動作させる場合に、そのメモリのｎビ
ットのうち少なくとも１ビツトがｒＯＪでないデータを
電源オン状態、すべてｒＯＪのデータをｔ源オフ状態と
するようにしたため、消去・書込みの一連の操作工程を
簡略化でき、書込み直前Ｋ ｆｉｌｌ 両回路が初期状
態に戻っても誤動作がなく、シかも従来の自己保持型リ
レーと同様な動作を、通常リレーもしくは半導体スイッ
チ素子で実現することが可能になり、回路の簡素化。
グ回路と、不揮発生メモリと、制御回路とでスイッチン
グ回路を自己保持動作させる場合に、そのメモリのｎビ
ットのうち少なくとも１ビツトがｒＯＪでないデータを
電源オン状態、すべてｒＯＪのデータをｔ源オフ状態と
するようにしたため、消去・書込みの一連の操作工程を
簡略化でき、書込み直前Ｋ ｆｉｌｌ 両回路が初期状
態に戻っても誤動作がなく、シかも従来の自己保持型リ
レーと同様な動作を、通常リレーもしくは半導体スイッ
チ素子で実現することが可能になり、回路の簡素化。
コストダウンさらには半導体化が可能となるという効果
がある。
がある。
【図面の簡単な説明】
第１図はこの発明の一実施例のブロック図、第２図は制
御回路の初期状態におけるタイムチャート、第３図は要
部詳細ブロック図、第４図はメモリの詳細ブ０７り図、
ｔＪ／ｃ５図はフローチャート、第６図は従来例のブロ
ック図である。 １・・・リモコン受信部（操作信号）、２・・・制御回
路、３・・・不揮発性メモリ、６・・・操作スイッチ（
操作信号）、７・・・電源開閉器、７′・・・リレー（
スイッチング回路）、８・・・被制御回路 第１図 第２図 第５図 第６図
御回路の初期状態におけるタイムチャート、第３図は要
部詳細ブロック図、第４図はメモリの詳細ブ０７り図、
ｔＪ／ｃ５図はフローチャート、第６図は従来例のブロ
ック図である。 １・・・リモコン受信部（操作信号）、２・・・制御回
路、３・・・不揮発性メモリ、６・・・操作スイッチ（
操作信号）、７・・・電源開閉器、７′・・・リレー（
スイッチング回路）、８・・・被制御回路 第１図 第２図 第５図 第６図
Claims (1)
- 被制御回路の電源を開閉制御するスイッチング回路と、
このスイッチング回路をオンオフ駆動する制御回路と、
この制御回路のオンまえはオフのｇ！１ｌｌｌ状態を記
憶して前記スイッチング回路を自己保持化させる不揮発
性メモリとを備え、前記不揮発・性メモリは、その一つ
のアドレスのｎビットのメモリ素子を電源状態メモリと
して用い、その電源状態メモリにｎビットのうち少１く
とも１ビしトがｒＯＪでないデータを書込むことによっ
て電源オン状態のデータを記憶し、また電源状態メモリ
のｎビットを消去することによってｎビットすべて「０
」のデータを書込み、電源オフ状態のデータを記憶する
ことを特徴とする這源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029365A JPS58144926A (ja) | 1982-02-23 | 1982-02-23 | 電源制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57029365A JPS58144926A (ja) | 1982-02-23 | 1982-02-23 | 電源制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58144926A true JPS58144926A (ja) | 1983-08-29 |
Family
ID=12274140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57029365A Pending JPS58144926A (ja) | 1982-02-23 | 1982-02-23 | 電源制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58144926A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453844A (en) * | 1977-10-06 | 1979-04-27 | Toshiba Corp | Data collection unit |
| JPS5716533A (en) * | 1980-07-03 | 1982-01-28 | Tokyo Shibaura Electric Co | Power source circuit controller |
| JPS5729366A (en) * | 1980-07-30 | 1982-02-17 | Fuji Terumo Kk | Detained neeld and its manufacture |
| JPS5729364A (en) * | 1980-07-31 | 1982-02-17 | Tetsuto Tamura | Reducing automatic notifying system for transfused liquid of drip set |
| JPS5729367A (en) * | 1980-06-13 | 1982-02-17 | Nat Res Dev | Injection device |
-
1982
- 1982-02-23 JP JP57029365A patent/JPS58144926A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453844A (en) * | 1977-10-06 | 1979-04-27 | Toshiba Corp | Data collection unit |
| JPS5729367A (en) * | 1980-06-13 | 1982-02-17 | Nat Res Dev | Injection device |
| JPS5716533A (en) * | 1980-07-03 | 1982-01-28 | Tokyo Shibaura Electric Co | Power source circuit controller |
| JPS5729366A (en) * | 1980-07-30 | 1982-02-17 | Fuji Terumo Kk | Detained neeld and its manufacture |
| JPS5729364A (en) * | 1980-07-31 | 1982-02-17 | Tetsuto Tamura | Reducing automatic notifying system for transfused liquid of drip set |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5991849A (en) | Rewriting protection of a size varying first region of a reprogrammable non-volatile memory | |
| JPH11110293A (ja) | 不揮発性メモリ制御回路 | |
| JP3174066B2 (ja) | 複数個のメモリセルグループを有する回路装置 | |
| JP3482731B2 (ja) | 液晶駆動方法 | |
| US20030214834A1 (en) | Device that makes it possible to selectively use nonvolatile memory as RAM or ROM | |
| JPS58144926A (ja) | 電源制御方式 | |
| US5590303A (en) | Memory designation control device | |
| JPH057933B2 (ja) | ||
| JP2000195285A (ja) | 半導体記憶装置及び半導体記憶装置における出力信号の制御方法並びに出力信号制御回路 | |
| JP4443340B2 (ja) | フラッシュメモリ素子 | |
| EP0508829B1 (en) | IC card | |
| US6870383B2 (en) | Semiconductor device with high speed switching of test modes | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| KR100250754B1 (ko) | 플래쉬 메모리에서의 디코더 회로 | |
| JPS58144928A (ja) | 電源制御方式 | |
| JPS58144925A (ja) | 電源制御方式 | |
| KR100222574B1 (ko) | 반도체 메모리 장치의 어드레스 버퍼회로 | |
| JPH11242889A (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| WO1991003054A1 (en) | Memory cell | |
| JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
| JPH05242690A (ja) | Ｅｅｐｒｏｍ | |
| JPH09282302A (ja) | マイクロコンピュータ | |
| JPH07182899A (ja) | 半導体記憶装置 | |
| JPH02265089A (ja) | メモリカード |