JPS58140163A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、アクティブトランジスタ間のリーク電流を
低く抑制でき、しかも高集積、高歩留シを達成できるよ
うにし７’ｔＭＯＳｌｌの半導体装置の製造方法に関す
る。

第１図（１）ないし第１図（ｅ）は従来のＭＯＳ型の半
導体装置の製造方法を示す断面図であシ、まず、第１図
（ａ）に示すように％ＰＩＩシリコン基板ｌに通常の選
択酸化法によシ、厚いフィールド酸化膜２〜４を形成す
る。

次に、第１図（ト））Ｋ示すように１ゲート酸化膜５を
Ｐ型シリコン基板ｌ上に形成する。続いて、全面にリン
を含んだ多結晶シリコン６を被着する。

次に、写真蝕刻を行うことによシ、第１図（ｃ）　Ｋ示
すように、酸化膜５上にゲート電極７を形成する。さら
に、酸化膜５を除去して、Ｐ型シリコン基板ｌの全面に
第１図（ｄ）に示すように、砒素あるいはリンイオンを
注入して、ソース・ドレイン拡散領域８および拡散抵抗
領域９を形成し、その後、全面にリンガラス膜゛（以下
、ＰＳＧと記す）１０を被着して、熱処理を施すことに
ょＤ、ＰＳＧｔ。

の表面を平滑化させる・ 次に、第１図（ｅ）　Ｋ示すごとく、写真蝕刻によ〕、
Ｐ４Ｏ１０の一部を開孔してコンタクトホール１１を形
成し、さらに、基板全面にアルミニウム１２を被着した
後、写真蝕刻によシ、アルミニウム配線を形成する。

以上述べた製造工程において、ＰＳＧＩＯ被着後の熱処
理は水蒸気を含んだ酸素雰囲気（以下、湿酸素雰囲気と
記す）で行うことが望ましい。

この理由は、高集積化のために、浅いソース・ドレイン
拡散層を得ようとしたとき、熱処理は周知の通シ低温で
行う必要があや１通常の酸素あるいは窒素雰囲気中に比
べ、低温で平滑化できる湿酸素雰囲気が有利になるから
である。

しかしながら、このような従来の製造方法では。

次のような欠点を有する。すなわち、湿酸素雰囲気の熱
処理を施すことによシ、アルミニウム配線下のフィール
ド領域のしきい値電圧が下がる。

第１図（ｅ）において、−例を示せば、ソース・ドレイ
ン拡散領域８と拡散抵抗領域９０間にあるフィールド領
域のしきい値電圧が低下するため、上記ソース・ドレイ
ン拡散領域と拡散抵抗領域９間にリーク電流が発生し、
素子特性の劣化を招く。

この発明は、上記従来の欠点を除去するためになされた
もので、ＰＳＧ形成後に湿酸素処理を行っても寄生フィ
ールドＭＯ８のしきい値電圧が劣化するのを防止すると
ともに、シリコンＭＯ８全般に利用できる半導体装置の
製造方法を提供することを目的とする。

以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第２図（１）ないし第２図（
６）はその一実施例の製造工程を説明するための断面図
であシ、第３図は第２図（ｄ）を平面的に示したもので
ある。

まず、第２図（ａ）　において、従来と同様な方法を用
いて、Ｐ型シリコン基板２１に厚いフィールド酸化膜２
２〜２４を形成するとともに、このフィールド酸化膜２
２〜２４間のＰ型シリコン基板２１上に薄いゲート酸化
膜２５を形成し、さらに、リンを含んだ各結晶シリコン
２６を全面に形成する。

しかる後に、写真蝕刻により、多結晶シリコン２６の一
部を取ル除き、第２図（ロ）に示すごとく、フィールド
酸化膜２３と２４の間のゲート酸化膜２５上に、ゲート
電極２７ｆ：形成すると同時に、フィールド酸化膜２３
上に多結晶シリコン２８を残す。

このフィールド酸化膜２３上に残す多結晶シリコン２８
はフィールド領域のリーク電流が従来の製造方法では多
くなってしまう個所、たとえば。

後に形成する上記フィールド領域上のアルミニウムに高
電圧が印加される個所などに残せばよい。

また、この多結晶シリコン２８は他の導電層とは結線し
ないことが肝要である。

第２図（ｂ）の製造工程の後は、従来の製造方法と同様
にして、第２図（ｅ）に示すように、基板全面に砒素あ
るいはリンをイオン注入して、ソース・ドレイン拡散領
域２９および抵抗拡散領域３０ｔ−Ｐ型シリコン基板２
１中に形成し、さらに、ＰＳＧ３１を全面に被着して、
湿酸素雰囲気中にて熱処理することによ、ｊｉ）、ＰＳ
Ｇ３１の表面を平滑化させる。

次に、第２図（ｄ）に示すごとく、ＰＳＧ３１の一部を
開孔して、コンタクトホール３２を形成し、さらに、ア
ルミニウム配置ｉ３３を形成して完成する。この第２図
（ｄ）を平面的に図示すると、第３図に示すようになる
。

この第２図（ｄ）、第３図において、フィールド領域上
の多結晶シリコン２８の巾馬は対峠しているソース・ド
レイン拡散領域２９の最小寸法りと上層のアルミニウム
配線３３の巾当の小さい方よシ大きな値としなければな
らない。

以上説明したように、上記実施例では、アルミニウム配
線下のフィールド酸化膜２３とＰＳＧ３１との間に多結
晶シリコン２８を設置しであるために、ＰＳＧ３１の被
着後の熱処理を湿酸素雰囲気中で行ったとき、フィール
ドリークを及ぼすような水素系イオンの拡散を防ぐこと
ができる。

加えて、上記多結晶シリコン２８は電気的にフローティ
ングな状態にあるので、フィールド領域の寄生ＭＯ８）
ランジスタを考えたとき、上述の水素系イオンの拡散を
防げる他は従来の寄生ＭＯＳトランジスタと何ら変わる
ところはないので、不純物イオンの減少分だけしきい値
電圧が上がシ。

ソース・ドレイン拡散領域２９と抵抗拡散領域３０間の
リーク電流を低くできると云う利点がある。

また、湿酸素雰囲気が使用可能と云うことは、低温にお
いて、十分ＰＳＧ３１の平面を平滑にできると云うこと
であシ、最終的に浅い接合を得ることが可能になると同
時に、アルζニウム配線３３の層の段差部での切断も従
来よりも起きにくい素子が製造できる。換言すれば、こ
の発明は、高集積化を達成する上で、大きな利点があフ
、シかも歩留シの高い素子を得ることができる。

以上のように、この発明の半導体装置の製造方法によれ
ば、半導体基板上の厚いフィールド酸化膜以外の部分に
ゲート酸化膜を形成し、このゲート酸化膜上の所定位置
にゲート電極を形成するとともにフィールド酸化膜上に
電気的！／ｃ７０−テイングな状態で多結晶シリコンを
形成するようにしたので、その後工程においてＰＳＧの
形成後に湿酸素雰囲気中で熱逃理を行っても、寄生フィ
ールドＭＯ８のしきい値電圧が劣化しなくなる。これに
ともない、シリコングー）ＭＯ８全般に利用でき、特に
、高電圧を使用するＥＰＲＯＭ−＆どのデバイスには有
益であるなどの利点を有するものである。

【図面の簡単な説明】

第１図（ａ）ないし第１図（・）はそれぞれ従来の半導
体装置の製造方法の工程を説明するための断面図、第２
図（＆）ないし第２図（ｄ）はそれぞれこの発明の半導
体装置の製造方法の一実施例の工程を説明するための断
面図、第３図は第２図（ｄ）を平面的に示した図である
。 ２１・・・Ｐ型シリコン基板、２２〜２４°・・フィー
ルド酸化膜、２５・・・ゲート酸化膜、２６・・・リン
を含んだ多結晶シリコン、２７・・・ゲート電極、２８
・・・多結晶シリコン、２９・・・ソース・ドレイン拡
散領域、３０・・・抵抗拡散領域、３１・・・ＰＳＧ、
３２・・・コンタクトホール、３３・・・アルミニウム
配線。 手続補正書 昭和５７年８月３１日 特許庁長官着杉和夫　殿 １、事件の表示 昭和５７年　畳　許　　願第　ａｇｏ・９２、発−０４
称 半導体装置Ｏ謳造方妹 ３、補正をする者 事件との関係　　　　　轡　許　出願人（０！ｌ）沖電
気工業株式金社 ４、代理人 ５、補正命令の日付　　昭和　　年　　月　　日（自発
）６、補正の対象 ５ＷＯ一部 ７、補正の内容 別紙の通り ７、　補正の内容 １）図面第２図（ｄ）において、符号「３１」の引出し
線を別紙朱書で示すように訂正する。 ２）図面第３図において、符号［３１Ｊを符号「３３」
に別紙朱書で示すように訂正する。 号

Claims (1)

1. 【特許請求の範囲】 半導体基板の一部にフィールド酸化膜を形成するととも
   にこのフィールド酸化膜以外の部分において上記半導体
   基板ゲート酸化膜を形成する工程と、上記ゲート酸化膜
   上の所定位置に多結晶シリコンによるゲート電極を形成
   するとともに上記フィールド酸化膜上の所定位置に他の
   導電層と結線することなく多結晶シリコンを形成する工
   程と。 上記半導体基板上にこの半導体基板とは反対の導電性を
   有する不純物を拡散する工程と、基板全面にリンガラス
   膜を被着して湿酸素雰囲気中で熱処理する工程とからな
   る半導体装置の製造方法。