JPS58137329A - 入力信号線断線検出回路 - Google Patents
入力信号線断線検出回路Info
- Publication number
- JPS58137329A JPS58137329A JP57019906A JP1990682A JPS58137329A JP S58137329 A JPS58137329 A JP S58137329A JP 57019906 A JP57019906 A JP 57019906A JP 1990682 A JP1990682 A JP 1990682A JP S58137329 A JPS58137329 A JP S58137329A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- circuit
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路における外部入力信号線の断線の検出
回路に関し、特に複数の入力端子を持つ大規模集積回路
において集積回路間の複数の出力端子と入力端子との間
の相互接続における断線を検出するための断線検出回路
に関する。
回路に関し、特に複数の入力端子を持つ大規模集積回路
において集積回路間の複数の出力端子と入力端子との間
の相互接続における断線を検出するための断線検出回路
に関する。
従来、この種の集積回路は第１図に示す様にチップＡＩ
のトランジスタＱｌ ｖ Ｑ雪、抵抗Ｒ１の回路によっ
て端子１に発生する信号は出力端子２を通してチップＡ
２０入力端子３に接続され、さらにトランジスタＱｓの
ベースに入力される入力信号となる。ここで端子１に発
生する電圧のハイレベルヲ■ｃｃトシ、ローレベルを■
１とし、トランジスタＱ４の基準電圧ｖＲｔｖｃｃ及び
ｖｌよりさらに低いものとする。今チップＡｌの出力端
子２とチップＡ２の入力端子３が接続され、端子１１７
）電圧ｄｆトランジスタＱｓのベースに入力されている
ものとすると定電圧ＶＣＶの入力されたトランジスタＱ
ｉと抵抗Ｒ，で構成された電流源による電流１１は入力
信号の・・イレベル又はローレベルに関係なく常にトラ
ンジスタＱ３を流れ、そのため端子５の電圧はＶＣＣに
なる。仁のときトランジスタＱｓは工ｉｙり７オ四ワー
トランジスタとして働くため端子４には入力信号に関係
したエミッタフォロワー出力信号が得られる。しかしチ
ップＡ１の出力端子２とチップＡ２０入力端子３の間に
断線がある場合、トランジスタＱ３はペース電流が流れ
ないためにオフになる。従って電流１１はトランジスタ
Ｑ４と抵抗Ｒ，の断線検出回路を通って流れるため端子
５の電圧は（ＶＣＣ−Ｉ、ＸＢ３）になる。また第２図
に示すように検数の入力端子（６，９，１０、・°゛・
・°）について第１図で示した工ξ、タフ、ロワー回路
と断線検出回路を含んだ回路Ｂをそれぞれの入力端子に
設けた（Ｂ１゜Ｂ８．・・・・・・Ｂｎ）場合、全ての
入力端子（６，９゜１０、・・・・・・）が正常に他の
チップの出力端子に接続されているときは前記第１図で
説明したように、電流源による電流は全て入力端子に接
続された側のトランジスタを通って流れ、このため端子
８の電圧はＶＣＣとなる。しかし各入力端子（６＊ ９
＊１０、・・・・・・）のいずれか１つ以上の入力信号
線が断線しているとき、その断線している入力端子に接
続されるトランジスタはオフになり、電流源の電流は基
準電圧ｖＲの接続されているトランジスタと抵抗Ｒ４を
通って流れる。仁のとき端子８の電圧ｔｉｅ（ｃに対し
てダイオードＤＩの順方向電、圧たけ下がる。仁のよう
に端子８の電圧がｖｃｃ／！：きは、入力端子が他のチ
ップの出力に接続されていることを示し、同じく端子８
の電圧かｖｃｃとの間に接続された抵抗又はダイオード
で決められた電圧だけＶＣＣより下がっているときは入
力端子と他のチップの出力端子との関ＫＩ’ｒ銹が起り
ている仁とを示すことが判る。しかしこれら従来方式で
はエミッタフォロワー回路に対して第１図で説明したよ
うに基準電圧■腕側トランジスタのエイツタが接続され
ている。従ってここにトランジスタの容量がつくことに
なり信号の伝賛時間の点で好ましくない。また、第２図
でも判る通り基準電圧（Ｖｉ）側トランジスタは入力端
子と同じ数だけ必要であるため％最近の大規模集積回路
で見られる様に多数の入力端子を有する場合、トランジ
スタ数の増加につながり好ましくない。
のトランジスタＱｌ ｖ Ｑ雪、抵抗Ｒ１の回路によっ
て端子１に発生する信号は出力端子２を通してチップＡ
２０入力端子３に接続され、さらにトランジスタＱｓの
ベースに入力される入力信号となる。ここで端子１に発
生する電圧のハイレベルヲ■ｃｃトシ、ローレベルを■
１とし、トランジスタＱ４の基準電圧ｖＲｔｖｃｃ及び
ｖｌよりさらに低いものとする。今チップＡｌの出力端
子２とチップＡ２の入力端子３が接続され、端子１１７
）電圧ｄｆトランジスタＱｓのベースに入力されている
ものとすると定電圧ＶＣＶの入力されたトランジスタＱ
ｉと抵抗Ｒ，で構成された電流源による電流１１は入力
信号の・・イレベル又はローレベルに関係なく常にトラ
ンジスタＱ３を流れ、そのため端子５の電圧はＶＣＣに
なる。仁のときトランジスタＱｓは工ｉｙり７オ四ワー
トランジスタとして働くため端子４には入力信号に関係
したエミッタフォロワー出力信号が得られる。しかしチ
ップＡ１の出力端子２とチップＡ２０入力端子３の間に
断線がある場合、トランジスタＱ３はペース電流が流れ
ないためにオフになる。従って電流１１はトランジスタ
Ｑ４と抵抗Ｒ，の断線検出回路を通って流れるため端子
５の電圧は（ＶＣＣ−Ｉ、ＸＢ３）になる。また第２図
に示すように検数の入力端子（６，９，１０、・°゛・
・°）について第１図で示した工ξ、タフ、ロワー回路
と断線検出回路を含んだ回路Ｂをそれぞれの入力端子に
設けた（Ｂ１゜Ｂ８．・・・・・・Ｂｎ）場合、全ての
入力端子（６，９゜１０、・・・・・・）が正常に他の
チップの出力端子に接続されているときは前記第１図で
説明したように、電流源による電流は全て入力端子に接
続された側のトランジスタを通って流れ、このため端子
８の電圧はＶＣＣとなる。しかし各入力端子（６＊ ９
＊１０、・・・・・・）のいずれか１つ以上の入力信号
線が断線しているとき、その断線している入力端子に接
続されるトランジスタはオフになり、電流源の電流は基
準電圧ｖＲの接続されているトランジスタと抵抗Ｒ４を
通って流れる。仁のとき端子８の電圧ｔｉｅ（ｃに対し
てダイオードＤＩの順方向電、圧たけ下がる。仁のよう
に端子８の電圧がｖｃｃ／！：きは、入力端子が他のチ
ップの出力に接続されていることを示し、同じく端子８
の電圧かｖｃｃとの間に接続された抵抗又はダイオード
で決められた電圧だけＶＣＣより下がっているときは入
力端子と他のチップの出力端子との関ＫＩ’ｒ銹が起り
ている仁とを示すことが判る。しかしこれら従来方式で
はエミッタフォロワー回路に対して第１図で説明したよ
うに基準電圧■腕側トランジスタのエイツタが接続され
ている。従ってここにトランジスタの容量がつくことに
なり信号の伝賛時間の点で好ましくない。また、第２図
でも判る通り基準電圧（Ｖｉ）側トランジスタは入力端
子と同じ数だけ必要であるため％最近の大規模集積回路
で見られる様に多数の入力端子を有する場合、トランジ
スタ数の増加につながり好ましくない。
本発明の目的は入力信号線の断線検出のための回路を信
号の通過する部分から除くことによりエイツタ７才ロワ
ー回路の高速動作を行ない、信号の伝搬時間を短くする
と共に多数の入力端子を有する集積回路はおいて、全て
の入力端子の断線を検出するために必要とするトランジ
スタの数を少なく出来る様にした入力信号線の断線検出
回路を提供するものである。
号の通過する部分から除くことによりエイツタ７才ロワ
ー回路の高速動作を行ない、信号の伝搬時間を短くする
と共に多数の入力端子を有する集積回路はおいて、全て
の入力端子の断線を検出するために必要とするトランジ
スタの数を少なく出来る様にした入力信号線の断線検出
回路を提供するものである。
本発明は入力端子を有し、さらに電圧供給回路の電圧が
印′加されたペースを有する第１トランジスタと第１ト
ランジスタのエミッタに接続された抵抗とで構成された
電流源回路と前記入力端子からの入力信号が印加された
ペース及び前記電流源回路の接続されたエミッタを有す
る第２トランジスタからなるエミッタフォロワー回路を
有し、さらに前記第１トランジスタのペース端子のｔ圧
を入力電圧とする電圧検出回路を有し、さらに前記ペー
ス端子電圧に関係した前記電圧検出回路の出力を有する
。
印′加されたペースを有する第１トランジスタと第１ト
ランジスタのエミッタに接続された抵抗とで構成された
電流源回路と前記入力端子からの入力信号が印加された
ペース及び前記電流源回路の接続されたエミッタを有す
る第２トランジスタからなるエミッタフォロワー回路を
有し、さらに前記第１トランジスタのペース端子のｔ圧
を入力電圧とする電圧検出回路を有し、さらに前記ペー
ス端子電圧に関係した前記電圧検出回路の出力を有する
。
次に本発明の実施例について説明する。第１図に示す本
発明の第１の実施例においてはチップＡ３のトランジス
タＱ＠ｇ Ｑ會＊抵抗Ｒｓによって信号が端子１１に発
生する。この信号は出力端子１２を通してチップＡ４の
入力端子１３に接続される。またチップＡ４においてト
ランジスタＱｇｅのコレクタＶ。Ｃに、ペースは入力端
子１３に１エミツタはトランジスタＱ■のコレクタにそ
れぞれ接続されている。またトランジスタＱ■のペース
は端子１６に、エミ、りは抵抗Ｒ・を通してグランドに
それぞれ接続されている。従ってこれらはトランジスタ
Ｑ■と抵抗几・による電流源回路を有する入力端子１３
０入力信号によるトランジスタＱ１・のエミッタフォロ
ワー回路（ブロックＣ）である。エミッタフォロワー回
路の出力信号は端子１４に発生する。またＶＣＣに接続
された抵抗Ｒ２は端子１６の電圧供給回路である。さら
にトランジスタＱ１！のコレクタ”ＣＣへ、ペースは端
子１６へ、工ｉ、夕は抵抗Ｒ，を通してグランドへそれ
ぞれ接続されており、またトランジスタＱｓｓのコレク
タは端子１９となり抵抗Ｒ１ｏを通してＶＣＣへ、エミ
ッタは抵抗Ｒ，を通してグランドへ、ペースはトランジ
スタＱｕのエミ、りへそれぞれ接続されている。ここで
トランジスタＱｌｌ ＊ Ｑｔｓ を抵抗Ｒａ ｔ Ｒ
ｓ ｓ ”１１１は端子１６の電圧を入力とする電圧検
出回路（プロ、りＥ）を構成している。この電圧検出回
路はトランジスタＱｌｌ ｒ Ｑｔｔ ｔ Ｑｔｓのペ
ースとエミ、り関の順方向電圧を■□１１゜■Ｂ１１１
＊ Ｖ□１．とすると端子１６での電圧が（Ｖ＋ｕｃ
ｉ ＋ Ｖ＋ｓｉ：ｔｓ ＋ Ｉ ｓＸ ｆＬｌｌ ）
テあるとき、電圧検出回路の出力端子１９の出力電圧
はほぼ（ＶＣＣ−ＩＩＸＲｔｅ）となり、また端子１６
の電圧が（ｖＢＥＩ！＋ ＶＢＥｌａ ）より低いとき
端子１９の電圧はＶＣＣとなることが判る。またトラン
ジスタＱｒ＋ ＊ Ｑｔｔのトランジスタ動作状態にお
けるベース電流をＩ□１゜■、１．とすると前記エミツ
タ７オロワー回路が正常圧エミッタフォロワー動作をす
るとき、つまり出力端子１２が入力端子１３に接続され
トランジスタＱ１・のベースに信号が入力されていると
きトランジスタＱｓｔは通常のトランジスタ動作を行な
い電流Ｉｌが流れる。従ってこのとき端子１６の電圧は
（Ｖｃｃ−几？ Ｘ （Ｉｓｏ＋ Ｉａｔ２） ）とな
る。ここで（Ｖｃｃ −Ｒ，、ｘ（ｘｌｌｌｌ ＋Ｉｕ
ｔ ） ） （！： （Ｖｌｚｕ＋Ｖｍｚ１ｓ＋１１ｘ
几・）の電圧が等しくなる様に抵抗Ｒ７を決める。この
とき端子１９の電圧は（ＶＣＣ−ＩｓＸＲｔｅ）となる
ことが前記説明より明らかである。またここで出力端子
１２と人、力端子１３の間が断線となっている場合を考
えるとトランジスタＱｓｏはベース電流れないためオフ
になり従りて電流Ｉ、は流れなくなるためトランジスタ
Ｑｌｌは飽和動作状態になりベース電流は急激に増加す
る。このときの飽和ベース電流をＩ！＋１１１１とする
と端子１６の電圧は（ＶＣＣ−几ｔ Ｘ （ｌＢｓ１１
＋ＩＩＩｍ））となる。一般ＫＩＤｓ１１はトランジス
タ動作時のベース電流ＩＢＩ□に比べて数十倍の電流が
流れるため、トランジスタＱｚｔの飽和動作における端
子１６の電圧は（■□１２＋ｖ工１．）より低くなる。
発明の第１の実施例においてはチップＡ３のトランジス
タＱ＠ｇ Ｑ會＊抵抗Ｒｓによって信号が端子１１に発
生する。この信号は出力端子１２を通してチップＡ４の
入力端子１３に接続される。またチップＡ４においてト
ランジスタＱｇｅのコレクタＶ。Ｃに、ペースは入力端
子１３に１エミツタはトランジスタＱ■のコレクタにそ
れぞれ接続されている。またトランジスタＱ■のペース
は端子１６に、エミ、りは抵抗Ｒ・を通してグランドに
それぞれ接続されている。従ってこれらはトランジスタ
Ｑ■と抵抗几・による電流源回路を有する入力端子１３
０入力信号によるトランジスタＱ１・のエミッタフォロ
ワー回路（ブロックＣ）である。エミッタフォロワー回
路の出力信号は端子１４に発生する。またＶＣＣに接続
された抵抗Ｒ２は端子１６の電圧供給回路である。さら
にトランジスタＱ１！のコレクタ”ＣＣへ、ペースは端
子１６へ、工ｉ、夕は抵抗Ｒ，を通してグランドへそれ
ぞれ接続されており、またトランジスタＱｓｓのコレク
タは端子１９となり抵抗Ｒ１ｏを通してＶＣＣへ、エミ
ッタは抵抗Ｒ，を通してグランドへ、ペースはトランジ
スタＱｕのエミ、りへそれぞれ接続されている。ここで
トランジスタＱｌｌ ＊ Ｑｔｓ を抵抗Ｒａ ｔ Ｒ
ｓ ｓ ”１１１は端子１６の電圧を入力とする電圧検
出回路（プロ、りＥ）を構成している。この電圧検出回
路はトランジスタＱｌｌ ｒ Ｑｔｔ ｔ Ｑｔｓのペ
ースとエミ、り関の順方向電圧を■□１１゜■Ｂ１１１
＊ Ｖ□１．とすると端子１６での電圧が（Ｖ＋ｕｃ
ｉ ＋ Ｖ＋ｓｉ：ｔｓ ＋ Ｉ ｓＸ ｆＬｌｌ ）
テあるとき、電圧検出回路の出力端子１９の出力電圧
はほぼ（ＶＣＣ−ＩＩＸＲｔｅ）となり、また端子１６
の電圧が（ｖＢＥＩ！＋ ＶＢＥｌａ ）より低いとき
端子１９の電圧はＶＣＣとなることが判る。またトラン
ジスタＱｒ＋ ＊ Ｑｔｔのトランジスタ動作状態にお
けるベース電流をＩ□１゜■、１．とすると前記エミツ
タ７オロワー回路が正常圧エミッタフォロワー動作をす
るとき、つまり出力端子１２が入力端子１３に接続され
トランジスタＱ１・のベースに信号が入力されていると
きトランジスタＱｓｔは通常のトランジスタ動作を行な
い電流Ｉｌが流れる。従ってこのとき端子１６の電圧は
（Ｖｃｃ−几？ Ｘ （Ｉｓｏ＋ Ｉａｔ２） ）とな
る。ここで（Ｖｃｃ −Ｒ，、ｘ（ｘｌｌｌｌ ＋Ｉｕ
ｔ ） ） （！： （Ｖｌｚｕ＋Ｖｍｚ１ｓ＋１１ｘ
几・）の電圧が等しくなる様に抵抗Ｒ７を決める。この
とき端子１９の電圧は（ＶＣＣ−ＩｓＸＲｔｅ）となる
ことが前記説明より明らかである。またここで出力端子
１２と人、力端子１３の間が断線となっている場合を考
えるとトランジスタＱｓｏはベース電流れないためオフ
になり従りて電流Ｉ、は流れなくなるためトランジスタ
Ｑｌｌは飽和動作状態になりベース電流は急激に増加す
る。このときの飽和ベース電流をＩ！＋１１１１とする
と端子１６の電圧は（ＶＣＣ−几ｔ Ｘ （ｌＢｓ１１
＋ＩＩＩｍ））となる。一般ＫＩＤｓ１１はトランジス
タ動作時のベース電流ＩＢＩ□に比べて数十倍の電流が
流れるため、トランジスタＱｚｔの飽和動作における端
子１６の電圧は（■□１２＋ｖ工１．）より低くなる。
従ってこのとき、前記説明したように端子１９の電圧は
ＶＣＣとなる。この結果、検出回路（プロ。
ＶＣＣとなる。この結果、検出回路（プロ。
りＥ）における端子１９の電圧は入力端子１３と他のチ
ップの出力端子との接続又は断線の状態を示すことが判
る。す々わち端子１９が”ＣＣ電圧のとき出力端子と入
力端子との間が接続されている状態を示し、端子１９が
（Ｖｃｃ ｌ５ＸＲｔｅ）電圧のときその間が断線し
ていることを示す。
ップの出力端子との接続又は断線の状態を示すことが判
る。す々わち端子１９が”ＣＣ電圧のとき出力端子と入
力端子との間が接続されている状態を示し、端子１９が
（Ｖｃｃ ｌ５ＸＲｔｅ）電圧のときその間が断線し
ていることを示す。
次に本発明の第２の実施例を示す第４図においては入力
端子２０．２４．２５・・・・・・に対して各々第３図
のプロ、りＣで示したエミッタ７オロワー回路ｃ、Ｉ
ｃ、ｅ・・・・・・Ｃｎが接続され、さらにＣ１５Ｃ１
，・・・・・・Ｃｎのそれぞれの電流源トランジスタの
ベースは端子２２で共通接続されている。また抵抗几１
！と第３図で示した電圧検出回路（Ｅ）と同一の回路（
Ｅｌ）が端子２２に接続されている。
端子２０．２４．２５・・・・・・に対して各々第３図
のプロ、りＣで示したエミッタ７オロワー回路ｃ、Ｉ
ｃ、ｅ・・・・・・Ｃｎが接続され、さらにＣ１５Ｃ１
，・・・・・・Ｃｎのそれぞれの電流源トランジスタの
ベースは端子２２で共通接続されている。また抵抗几１
！と第３図で示した電圧検出回路（Ｅ）と同一の回路（
Ｅｌ）が端子２２に接続されている。
ここで入力端子２０．２４．２５ 、・・・・・°が他
のチ、プの出力端子にそれぞれ接続されているとき、エ
ン、タ７オロワー回路ＣｈＣｈ・・・・・・Ｃｎは正常
動作を行なう。従って、ＣＩ、Ｃ，、・・・・・・Ｃ０
の全ての電流源トランジスタのベース電流は正常なトラ
ンジスタ動作による電流だけが流れる。この結果端子２
２の電圧は前記で説明したようにトランジスタＱｓ＠を
オンにし、エミ、り電流Ｉ４を流し、端子２３には＃ｉ
ｔ！ｊ（ＶＣＣ−Ｉ４Ｘ８１ｍ）の電圧が生ずる。また
エミッタフォロワー回路ＣＩ＋Ｃ１，・・・・・・Ｃｎ
のそれぞれの入力端子において他のチップの出力端子と
の接続が１つ以上断線である場合、その断線の生じてい
る入力端子に接続されるエミッタフォロワー回路の電流
源トランジスタは飽和動作を起し、正常なトランジスタ
動作におけるベース電流に比べ過大なベース電流が流れ
る。従って端子２２は前記説明した様に電圧が下がり、
電圧検出回路ＥｌのトランジスタＱｓ−をオフにするた
めに端子２３の電圧はＶＣＣとなる。このように端子２
３の電圧が（ＶＣＣ−Ｉ４Ｘ８１ｍ）のとき、Ｃ，、Ｃ
，、・・・・パＣｎの全ての入力端子が他のチップの出
力端子に接続されていることを示し、端子２３の電圧が
■。Ｃのときは１つ又はそれ以上の入力端子において断
線が起っている仁とが示される。
のチ、プの出力端子にそれぞれ接続されているとき、エ
ン、タ７オロワー回路ＣｈＣｈ・・・・・・Ｃｎは正常
動作を行なう。従って、ＣＩ、Ｃ，、・・・・・・Ｃ０
の全ての電流源トランジスタのベース電流は正常なトラ
ンジスタ動作による電流だけが流れる。この結果端子２
２の電圧は前記で説明したようにトランジスタＱｓ＠を
オンにし、エミ、り電流Ｉ４を流し、端子２３には＃ｉ
ｔ！ｊ（ＶＣＣ−Ｉ４Ｘ８１ｍ）の電圧が生ずる。また
エミッタフォロワー回路ＣＩ＋Ｃ１，・・・・・・Ｃｎ
のそれぞれの入力端子において他のチップの出力端子と
の接続が１つ以上断線である場合、その断線の生じてい
る入力端子に接続されるエミッタフォロワー回路の電流
源トランジスタは飽和動作を起し、正常なトランジスタ
動作におけるベース電流に比べ過大なベース電流が流れ
る。従って端子２２は前記説明した様に電圧が下がり、
電圧検出回路ＥｌのトランジスタＱｓ−をオフにするた
めに端子２３の電圧はＶＣＣとなる。このように端子２
３の電圧が（ＶＣＣ−Ｉ４Ｘ８１ｍ）のとき、Ｃ，、Ｃ
，、・・・・パＣｎの全ての入力端子が他のチップの出
力端子に接続されていることを示し、端子２３の電圧が
■。Ｃのときは１つ又はそれ以上の入力端子において断
線が起っている仁とが示される。
本発明は以上説明したように入力信号線断線検出回路を
電流源トランジスタのペース端子に接続したことにより
エミッタフォロワー信号出力から、断線検出のためのト
ランジスタを除いた仁とにより信号伝搬の高速化を実現
すると共Ｋｌｌ数の入力端子を有する集積回路において
少数のトランジスタにより複数の入力端子の断線検出を
行なうための断線検出回路を構成出来る効果がある。
電流源トランジスタのペース端子に接続したことにより
エミッタフォロワー信号出力から、断線検出のためのト
ランジスタを除いた仁とにより信号伝搬の高速化を実現
すると共Ｋｌｌ数の入力端子を有する集積回路において
少数のトランジスタにより複数の入力端子の断線検出を
行なうための断線検出回路を構成出来る効果がある。
第１図は１つの入力端子における従来の断線検出回路を
示す図、第２図は複数の入力端子における従来の断線検
出回路を示す図、第３図は１つの入力端子における本発
明の断線検出回路の実施例を示す図、第４図は複数の入
力端子における本発明の断線検出回路の実施例を示す図
である。 Ａｘ 、Ａ２ 、Ａａ 、Ａ４・・・・・・集積回路（
チップ）、Ｂ 、Ｂｌ 、Ｂ２ ＝Ｂｎ・・・・・・エ
ミッタ・フォロワー回路及び断線検出回路を含むプロ、
り、Ｃ９ｃ、０１ ｍ ”ｎ町・・工、ミ、、ター７オ
ロワー回路、Ｅ、Ｅ、・・・・・・断線検出回路、Ｑｉ
−Ｑ濁、Ｑａ。 Ｑａ ＊ Ｑｉ ＊ Ｑｓ ＋ Ｑｙ ＊ Ｑｓ ｔ
Ｑｓ ＊ ＱｔｏｓＱ＋ｔ＋Ｑｌｌ ＊ Ｑｔｓ ＊
Ｑｉ４ ＊ Ｑｔｉ ＊ Ｑｔｓ°゛°°°・トランジ
スタ、” ｌ Ｒ１ｌ Ｒ１＊ ＦＬ４ ＊
几Ｉｓ”Ｉｔ 几、、Ｒ，。 ａ、 ｌ Ｒ＋。＋ Ｉ’Ｌｔｔ ｔ Ｒｔｓ ｌ Ｒ
ｌｍ・・・・・・抵抗、Ｄ、・・・・・・ダイオード％
ＶＣＣ・・・・・・電源電圧％ ｖｃｖ・・・・・・
一定電圧、ｖＲ・・・・・・基準電圧、２．１２・・・
・・・出力端子、３ ＄６ ．９ ．１０ ．１３
．２０ ．２４ ．２５°°°°°。 入力端子、１．４．５．７．８．１１．１４，１５゜１
６ ．１７ ．１８ ．１９ ．２１ ．２２ ．２３
・・・・・・接続端子。 ス ｆ 図 猟 Ｚｍ ■ 「 ａｎ １ し−一一一一一−」 劣、３図 鴇 ４図 Ｌ Ｊ
示す図、第２図は複数の入力端子における従来の断線検
出回路を示す図、第３図は１つの入力端子における本発
明の断線検出回路の実施例を示す図、第４図は複数の入
力端子における本発明の断線検出回路の実施例を示す図
である。 Ａｘ 、Ａ２ 、Ａａ 、Ａ４・・・・・・集積回路（
チップ）、Ｂ 、Ｂｌ 、Ｂ２ ＝Ｂｎ・・・・・・エ
ミッタ・フォロワー回路及び断線検出回路を含むプロ、
り、Ｃ９ｃ、０１ ｍ ”ｎ町・・工、ミ、、ター７オ
ロワー回路、Ｅ、Ｅ、・・・・・・断線検出回路、Ｑｉ
−Ｑ濁、Ｑａ。 Ｑａ ＊ Ｑｉ ＊ Ｑｓ ＋ Ｑｙ ＊ Ｑｓ ｔ
Ｑｓ ＊ ＱｔｏｓＱ＋ｔ＋Ｑｌｌ ＊ Ｑｔｓ ＊
Ｑｉ４ ＊ Ｑｔｉ ＊ Ｑｔｓ°゛°°°・トランジ
スタ、” ｌ Ｒ１ｌ Ｒ１＊ ＦＬ４ ＊
几Ｉｓ”Ｉｔ 几、、Ｒ，。 ａ、 ｌ Ｒ＋。＋ Ｉ’Ｌｔｔ ｔ Ｒｔｓ ｌ Ｒ
ｌｍ・・・・・・抵抗、Ｄ、・・・・・・ダイオード％
ＶＣＣ・・・・・・電源電圧％ ｖｃｖ・・・・・・
一定電圧、ｖＲ・・・・・・基準電圧、２．１２・・・
・・・出力端子、３ ＄６ ．９ ．１０ ．１３
．２０ ．２４ ．２５°°°°°。 入力端子、１．４．５．７．８．１１．１４，１５゜１
６ ．１７ ．１８ ．１９ ．２１ ．２２ ．２３
・・・・・・接続端子。 ス ｆ 図 猟 Ｚｍ ■ 「 ａｎ １ し−一一一一一−」 劣、３図 鴇 ４図 Ｌ Ｊ
Claims (1)
- 入力端子を有し、さらに電圧供給回路に接続されたベー
スを有する第１のトランジスタと、該第１のトランジス
タのエミ、りに接続された抵抗とで構成された電流源回
路と、前記入力端子からの入力信号がベースに接続与え
られた第２のトランジスタとによる工叱、タ７オロワー
回路を有し、さらに前記第１のトランジスタのべ・−ス
端子を入力とし、またその入力に関係した出力を取り出
す出力端子を有する電圧検出回路を設けたことを特徴と
する集積回路における入力信号線断線検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57019906A JPS58137329A (ja) | 1982-02-10 | 1982-02-10 | 入力信号線断線検出回路 |
| US06/464,255 US4612453A (en) | 1982-02-10 | 1983-02-07 | Integrated circuit device having a circuit means for detecting a disconnection of input signal line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57019906A JPS58137329A (ja) | 1982-02-10 | 1982-02-10 | 入力信号線断線検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58137329A true JPS58137329A (ja) | 1983-08-15 |
Family
ID=12012252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57019906A Pending JPS58137329A (ja) | 1982-02-10 | 1982-02-10 | 入力信号線断線検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4612453A (ja) |
| JP (1) | JPS58137329A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748620B2 (ja) * | 1990-03-16 | 1995-05-24 | 株式会社東芝 | 電子機器装置 |
| US5101154A (en) * | 1990-11-13 | 1992-03-31 | Motorola, Inc. | Open bond detector for an integrated circuit |
| EP0534366B1 (en) * | 1991-09-24 | 1996-06-05 | Murata Manufacturing Co., Ltd. | Acceleration sensor |
| JP3287624B2 (ja) * | 1993-01-11 | 2002-06-04 | 三菱電機株式会社 | 半導体センサ |
| US5581201A (en) * | 1994-06-30 | 1996-12-03 | Tandem Computers Incorporated | Apparatus for unit control and presence detection |
| US6002338A (en) * | 1997-09-15 | 1999-12-14 | Ford Global Technologies, Inc. | Method and system for detecting failures in self-exciting sensor |
| DE59913598D1 (de) | 1999-07-15 | 2006-08-03 | Micronas Gmbh | Wiedergabegerät |
| DE50011734D1 (de) | 1999-07-15 | 2006-01-05 | Micronas Gmbh | Elektronische Gebereinrichtung |
| DE10008180C2 (de) * | 1999-07-15 | 2002-11-14 | Micronas Gmbh | Elektronische Gebereinrichtung |
| US7092340B2 (en) | 2000-07-13 | 2006-08-15 | Micronas Gmbh | Playback apparatus |
| DE10102000B4 (de) * | 2001-01-18 | 2004-04-08 | Infineon Technologies Ag | Integrierte Schaltung mit Erkennungsschaltung und Verfahren zum Überprüfen einer Anschlusssituation eines Bondpads |
| JP4075744B2 (ja) * | 2003-02-12 | 2008-04-16 | 日産自動車株式会社 | 燃料タンクの取付構造 |
| DE102005038316B4 (de) * | 2005-08-11 | 2007-12-27 | Zentrum Mikroelektronik Dresden Ag | Schaltungsanordnung zur Erzeugung eines definierten Ausgangssignals |
| JP2010190604A (ja) * | 2009-02-16 | 2010-09-02 | Toyota Motor Corp | 端子開放検出装置及び半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3582665A (en) * | 1968-08-16 | 1971-06-01 | Us Navy | Latching threshold detector |
| FR2309084A1 (fr) * | 1975-04-22 | 1976-11-19 | Radiotechnique Compelec | Dispositif a seuils pour circuits logiques integres |
| FR2445642A1 (fr) * | 1978-12-29 | 1980-07-25 | Radiotechnique Compelec | Agencement de securite en cas de chute d'une tension d'alimentation continue |
| US4236146A (en) * | 1979-04-09 | 1980-11-25 | S. A. Clark & Associates | Switchless circuit malfunction sensor |
| JPS601980B2 (ja) * | 1979-05-23 | 1985-01-18 | 富士通株式会社 | 自動リセット回路 |
-
1982
- 1982-02-10 JP JP57019906A patent/JPS58137329A/ja active Pending
-
1983
- 1983-02-07 US US06/464,255 patent/US4612453A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4612453A (en) | 1986-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58137329A (ja) | 入力信号線断線検出回路 | |
| US4513283A (en) | Latch circuits with differential cascode current switch logic | |
| EP0014592A2 (en) | Bus fault detector | |
| JP3478992B2 (ja) | 耐高電圧および伸展性ドライバ回路 | |
| CA1044334A (en) | Sense amplifier with tri-state bus line capabilities | |
| JP2585602B2 (ja) | 半導体記憶装置 | |
| EP0055551A2 (en) | Output buffer circuit | |
| US4941153A (en) | High-speed digital data communication system | |
| EP0193459B1 (en) | Ttl tristate output device | |
| US5371423A (en) | Tri-state-capable driver circuit | |
| US4250407A (en) | Multi function patch pin circuit | |
| US4437022A (en) | Monolithically integrated push-pull driver | |
| JP2760017B2 (ja) | 論理回路 | |
| US3219839A (en) | Sense amplifier, diode bridge and switch means providing clamped, noise-free, unipolar output | |
| US4242605A (en) | Transient array drive for bipolar ROM/PROM | |
| KR890004998B1 (ko) | 마이크로 콤퓨터 시스템용 게이트회로 | |
| US3505539A (en) | Low noise gated d.c. amplifier | |
| JPS62137916A (ja) | 静電リレ− | |
| KR940006621B1 (ko) | Ecl 회로를 갖는 반도체 집적회로 | |
| US6404266B1 (en) | Differential input stage with bias current reduction for latch-up prevention | |
| JP3144797B2 (ja) | データ一致検出回路を内蔵した半導体集積回路 | |
| US4054803A (en) | Matcher circuit | |
| JPH0735786A (ja) | 電圧低下検出装置 | |
| JP3036119B2 (ja) | 出力トランジスタの短絡保護回路 | |
| JPH0567733A (ja) | 半導体装置 |