JPS58137223A - パタ−ン欠陥の検査装置 - Google Patents

パタ−ン欠陥の検査装置

Info

Publication number
JPS58137223A
JPS58137223A JP57020202A JP2020282A JPS58137223A JP S58137223 A JPS58137223 A JP S58137223A JP 57020202 A JP57020202 A JP 57020202A JP 2020282 A JP2020282 A JP 2020282A JP S58137223 A JPS58137223 A JP S58137223A
Authority
JP
Japan
Prior art keywords
signal
image
pattern
image signal
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57020202A
Other languages
English (en)
Inventor
Yuji Ebihara
雄二 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57020202A priority Critical patent/JPS58137223A/ja
Publication of JPS58137223A publication Critical patent/JPS58137223A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体チップ、プリント基板などのパターン
形成体のパターンの欠陥を検査する装置に関するもので
ある。
以下、半導体集積回路装置(IC)の半導体チップのパ
ターン欠陥を検査する装置を例にとり説明する。
第1図は従来のパターン欠陥の検査装置の一例の構成を
示すブロック図である。
図において、(1)は顕微鏡、(21および(3)はそ
れぞれ顕微鏡+11の対物レンズおよび接−レンズ、c
4)は顕微鏡(1)を上下動可能なように保持する保持
架台、(5)は保持架台(4)に取り付けられ被検査I
Cチップ(XOO)を載置する載置部(5a)が前彼左
右に移動可能なように設けられた試料台、(6)は保持
架台(4)に設けられ試料台(6)の載置部(5a)を
移動させる載置部移動機構、(7)は保持架台(4)に
設けられ顕微鏡+11を上下動させて対物レンズ(りの
被検査ICチップ(100)への焦点を調節する焦点調
節機構、(8’)e(8b)および(8C)は対物レン
ズ(!)によって得られた被検査XCチップ(100)
のパターンの画像ヲ顕微鏡m内から外部へ取り出すため
の反射鏡である。
(9)は載置部移動機構(6)を制御する載置部移動制
御回路、+10)は焦点調節機構+7+ ’に制御する
焦点調節制御回路、(Il)は+V左カメラ有し顕微鏡
(1)内から反射鏡(8a)、 (8b)および(8C
)を介して取り出された被検査ICチップ(100)の
パターンの画像を画像信号に変換して出力する光電変換
回路、021Fi光電変換回路(11)が出力する画像
信号を増、幅して出力する画像信号増幅回路、(Ijは
画像信号増幅回路+121から出力される画像信号をデ
ジタル画像信号に変換するA/I変換回路、輯は画像信
号増幅回路0乞から出力される画像信号を複数個の分画
像信号に分割しこれらの分画像信号を量子化して出力す
る量子化処理回路、0句は画像信号増幅回路(I匈から
出力される画像信号の処理画面に対応する部分を決定し
て出力する処理画面決定回路、(l@は光電変換器(+
+l 1画像信号増幅回路+12)、量子化処理回路(
I4)および処理画面決定回路05+へ同期信号を出力
する同期信号発生回路、(lηはA/D変換回路+13
1が出方するデジタル画像信号から被検査ICテップ(
100)のパターンの長さ0面積、形状などのI¥fI
Iパラメータのデータ信号を抽出処理する画像分析回路
、08)は画像分析回路Oηが抽出処理した特徴パラメ
ータのデータ信号を一時たくわえる記憶装置である。な
お、この記憶装置(I→には、欠陥のない標準ICチッ
プ(100)のパターンの特徴パラメータのデータ信号
もあらかじめたくわ見られている。Q@は量子化処理回
路Iから出力される分画像量子化信号と、処理画面決定
回路Q6+から出力される処理画面対応画像信号と、画
像分析回路Oηから出力される特徴パラメータのデータ
信号とを基にして所定の演算処理を行って被検査工0チ
ップ(100)のパターン認識に必要な長さ1面積、形
状などの数値を算出する演算処理回路である。この演算
処理回路翰は、所定の演算処理によって得られた数値と
、あらかじめ記憶装置(1@にたくわ見られている棒準
工0チップ(100)のパターンの特徴パラメータのデ
ータ信号から算出された数値とを比較し、その比較結果
をメツセージとして表示装置−に表示するとともに画像
としてモニタ用TVブラウン管911 K表示し、同時
に演算終了に伴う制御信号を載置部移動制御回路(9)
および焦点調節制御回路(io)へ出力する0 次に、この従来例の動作について説明する。
まず、試料台(6)の載置1(5a)上に被検査ICチ
ップ(100)を載置し、載置部移動制御回路(9)お
よび焦点調節制御回路(101へ制御信号を出すと、載
置部移動制御回路(9)が載置部移動機構(6)を介し
て載置部(5a)を前稜左右に移動させて被検査ICチ
ップ(100) を対物レンズ(2)に対して所定位置
に位置させ、焦点調節制御回路−が焦点調節機構(7)
を介して対物レンズ(2)の被検査ICチップ(100
)への焦点を調節する。次に、被検査ICチップ(10
0)のパターンの画像が顕微鏡(11内から反射鏡(8
a)、 (8℃)および(8c)を介して取り出されて
光電変換回路(+11で画像信号に変換される。次に、
この画像□信号が画像信号増幅回路0わで増幅され、こ
の増幅された画像信号が、人力変換回路(1′4でデジ
タル画像信号に変換されるとともに量子化処理回路(I
→で豪数個の分画健信号に分割され分画儂信号毎に量子
化されると同時に、この増幅された画像信号の処理画面
対応部分が処理画面決定回路−で決定される。この間の
、充電変換回路(■)0画像信号増幅回路(121,A
/’D変換回路崗、量子化処理回路(14)および処理
画面決定回路00の作動は同期信号発生回路釦が出力す
る同期信号でそれぞれ同期がとられる。
次いで、A/D変換回路α□□□で変換されたデジタル
画像信号から被検査ICチップ(100)のパターンの
特徴パラメータのデータ信号が画像分析回路好て抽出処
理されて記憶装置(18)K一時たくわ見られる。
しかるのち、演算処理回路Q9)において、量子化処理
回路(I(転)からの分画像量子化信号と、処理画面決
定回路(I5)からの処理画面対応画像信号と、画像分
析回路(lηからの特徴パラメータのデータ信号とを基
にした所定の演算処理が行われ′ズ被検査ICチップ(
100)のパターンの認識に必要な数値が算出される。
そして、この演算処理によって得られた数値と、あらか
じめ記憶装置081にたくわえられている標準ICチッ
プ(100)のパターンの4部g1.パラメータのデー
タ信号から算出された数値とが比較される。例えば、記
憶装置端にたくわ見られ第2図(ト)K平面図を示す標
準工0チップ(looa)の欠陥のないアルミニウム(
ムl)配線膜(lola)の特徴ノくラメータのデータ
信号から算出され友数値と、第2図(B)に平面図を示
す被検査ICチップ(xoob)の図示8部およびDi
llK欠陥のあるムl配線膜(101b)の特徴パラメ
ータのデータ信号から算出された数値とが比較されると
、被検査ICチップ(100b)のAl配線展(1o1
b)の8sおよびD部における数値が標準工0チップ(
looa)のA/配@@ (lola)の上記8%およ
びD部に対応する部分における数値と異るので、ICチ
ップ(loot))のムl配線展(101b)の8部お
よびD部における欠陥が検出される0そして、これらの
欠陥は表示装置−に欠陥わりというメツセージで表糸さ
れ、モニタ用TVブラウン管シl)に画像で表示される
ところで、この従来例の装置では、ツクターンの欠陥を
検査する検査規準が画像処理を行うノ\−ドウエアで固
定されるので、この検査規準を変更することが容易では
ないという欠点があった。しかも、この画像処理を行う
ノ・−ドウエアの構成が複雑で、価格が高いという欠点
もらった0この発明は、上述の欠点に鑑みてなされたも
ので、コンピュータを用いて画像処理をソフトウェアで
行うようにすることによって、ノくターンの欠陥を検査
する検査規準を容易に変更するが可能で、しかも安価な
パターンの欠陥検査装置を提供することを目的とする。
第3図、はこの発明の一実施例のパターン欠陥の検車装
置の構成を示すブロック図である。
図において、第1図に示した従来例と同一符号は同等部
分を示し、その説明は省略するO@はい変換回路Hから
出力されるデジタル画像信号の全体を複数個の分画像量
子化信号に分割しこれらの分画像量子化信号にラベル信
号を付けて画像処理を行う中央処理装置(以下r’0F
UJと呼ぶ)、翰はcPuhへ*Is @コマンドをキ
ー人力する入力装置、@4はCPU弊が画像処理を行う
ための一連の制御プ四グラムをたくわえたリードオンリ
ーメモリ(ReadOnly Memory + RO
M )、□□□は標準ICチップ(100)のパターン
のラベル信号が付けられた分画像量子化信号をたくわえ
る標準記憶装置、(261は被検査ICチップ(100
)のパターンのラベル信号が付けられた分画像量子化信
号を一時たくわえる一時記憶装置、罰は標準記憶装置側
および一時記憶装f#鶴がオーバ70−する場合や別途
データ信号を保管する場合に使用する磁気テープ、磁気
ディスクなどの補助記憶装置である。
次に、この実施例の動作について説明する0まず、標準
ICチップ(100) l試料台(tllの載置部(5
a)上に載置し、入力装置(社))からCPU pへ作
動コマンドをキー人力すると、0PtTpから載置部移
動制御回路(9)および焦点調節制御回路(1υへ制御
信号が出力され、この制御信号によって、載置部移動制
御回路(9)が載置部移動機構(6)t−介して載量部
(5a) k前後左右に移動させて標準ICチップ(1
00)を対物レンズ(2)に対して所定位置に位置させ
、焦点調節制御回路+10+が焦点調節機構(7)を介
して対物レンズ(2)の標準ICチップ(100)への
焦点を調節する。次に、標準ICチップ(100)のパ
ターンの画像が顕微鏡fil内から反射鏡(aa)、 
(8b)および(8C)を介して取シ出されて光電変換
回路(111で画像信号に変換される。この画像信号が
画像信号増幅回路θ力で増幅され、この増幅さルた画像
信号がA/D変換回路αlでデジタル画像信号に変換さ
れてCPU(ロ)へ入力ポートを通して出力される。
この間の、光電変換回路(Ili 、画像信号増幅回路
rJtおよびh/D$換回路0□□□の作動は同期信号
発生回路+161が出力する同期信号でそれぞれ同期が
とられる。
次いで、A/’D変換回路陸からcPUHに出力され九
標準ICチップ(100)のパターンのデジタル画像信
号は、CPUtAにおいて、ROM(241にたくわえ
られた制御プログラムに従って、分画像量子化信号にさ
れラベル信号付けされて1!4記憶装置□□□にたくわ
えられる。
このように、標準ICチップ(100)のパターンのラ
ベル信号付けされた分画像量子化信号が標準記憶装置−
にたくわ見られた状態で、被検査工0チップ(100)
を試料台(6)の載置部(5a)上に載置し、入力装置
−からOPU@へ作動コマンドをキー人力すると、上述
の標準工0チップ(100)の場合と同様の機能動作が
行われて、人力変換回路Q31から被検査ICチップ(
100)のパターンのデジタル画像信号がOF U @
 ”:入力ポートを通して出力される。そして、CtP
U翰において、このデジタル画像信号がROM(財)に
たくわ見られた制御プログラムに従って分画像量子化信
号にされラベル信号付けされて一時記憶装置m<たくわ
見られる。更に、これに引続いて、この一時記憶装置翰
にたくわ見られたラベル信号付き分画像量子化信号と標
準記憶装置翰にたくわ見られているラベル信号付き分画
像量子化信号とが比較される。例えば、#!2図体)に
平面図を示した標準ICチップ(100!L)の欠陥の
ないムl配線膜(lola)の、、第4図(A)に示す
ように、ラベル信号L1〜L6が付けられて標準記憶装
置(ハ)にたくわ見られた分画像量子化信号と、第2図
中)に平面図を示した被検査ICチップ(xoob)の
図示8部およびD部に欠陥のあるA/配線膜(1011
:+)の、第4図(B) K示すように、ラベル信号L
1〜L6が付けられて一時記憶装置一にたくわ見られた
分画像量子信号とが比較される。この比較によって、ム
l配線j[(lolb)の図示S部およびD部にそれぞ
れ対応するラベル信号L3およびラベル信号L4の一点
鎖線で囲む分画像量子信号がA/配線膜(xoxa)の
ラベル信号L3およびラベル信号L4の分画像量子化信
号と異なるので、ムl配線膜(1011+)の8部およ
びD部VCおける欠陥が検出される。このように検出さ
れた欠陥は、表示装置−に欠陥ありというメツセージで
表示されるとともにモニタ用T’Vブラウン管蓼ηに画
像で表示される。また、このような欠陥ありというメツ
セージが表示されると、入力装置(ハ)からCPU(5
)へ停止コマンドをキー人力して、CPU(イ)Kよる
ms処理を停止させ、接眼レンズ(4)を通して被検査
ICチップ(loo′b)のA/配線膜(1olb)を
目視することによって、A/配線膜(xoxb)のs部
およびD部における欠陥状St*認することかで趣る。
このように、この実施例の装置では、OPU[による画
像処理はすべてROM (241にたくわ見られている
制御プログラムに従って行われるので、fJ741図に
示した従来例のように画像処理を行うハードウェアを変
更することなく、ROM(24)にたくわえられた制御
プログラムのみを変更することによって分画像の大きさ
を変更してパターン欠陥を検査する検査規準を容易に変
更することができ、しかもCPU□□□による画像処理
の構成が簡単で、価格が安くなる。
なお、この実施例で社、被検査ICチップ(100)の
パターンの画像全体を分画像量子化信号に分割して画像
処理する場合について述べたが、第1図に示した従来例
のように被検査ICチップ(100)の!微パターンを
抽出して画像処理する場合でもこの実−例と同様の効果
のあることは述べるまでもない。また、これまで、IC
チップ(100)のパターンの欠陥を検査する装置管例
にとり述べたが、この発明はこれに限らず、プリント基
板などのその他のパターン形成体のパターンの欠陥を検
査する装置にも適用することができる。
以上、説明したように、この発明のパターン欠陥の検査
装置では、CPUにおいて、欠陥のない標準となるパタ
ーン形成体のパターンに対応するデジタル画像信号にR
OMにだくわえられた制御プログラムに従って画像処理
を施して得られた標準画像データ信号と、検査すべ睡上
記パターン形成体のパターンに対応するデジタル画像信
号に上記制御プログラムに従って画像処理を施して得ら
れた被検査画像データ信号とを比較して、検査すべき上
記パターン形成体のパターンの欠陥を検出するようにし
たので、従来例のように、画像処理を行うハードウェア
を変更することなく、上記ROMKたくわ見られた上記
制御プログラムのみを変更することによって上記パター
ン形成体のパターン欠陥を検査する検査規準を容易に変
更することができ、しかも上記CPUによる画像処理の
構成が簡単で、価格が安くなる0
【図面の簡単な説明】
931図は従来のパターン欠陥の検査装置の一例の構成
を示すブロック図、182図((転)および(B) F
iそれぞれ標準IOチップおよび被検査ICチップの一
例を示す平面図、第3図はこの発明の一実施例のパター
ン欠陥の検査装置の構成を示すブロック図、第4図(4
)は上記実施例の標準記憶装置にたくわ見られ92図(
(転)の標準IOチップ五l配線膜に対応しラベル信号
が付けられた分画健量子化信号を示す図、第4図((9
)は上記実施例の一時記憶装置にたくわ見られ第2図(
B)の被検査工0チップの五l配線膜に対応しラベル信
号が付けられた分画偉量子化信号を示す図である。 図において、(川は光電変換回路、(l:4はA/’D
変換回路、122I/1cpttSHはROM、−は標
準記憶装置、(イ)は一時記憶装置、(100)はZC
チップ(パターン形成体)である。 なお、図中同一符号はそれぞれ同一もしくは相当部分を
示す。 代理人  葛 野 信 −(ほか−名)第2図 第3図 第4図 (A)           (a) 手続補正書(自発) 昭和5宜6月11日 特許庁長官殿 1、事件の表示    特願昭8?−20208号2、
発明の名称   ノリーン欠陥の検査装置3、補正をす
る者 」 6、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 0)#4細書の第13頁ago行に「することができる
」とあるのを「することもできる」と訂正する。 以上

Claims (1)

  1. 【特許請求の範囲】 (1)  パターン形成体のノ(ターンの画像を画像信
    号に変換して出力する光電変換回路と、この光電変換回
    路が出力する画像信号をデジタル画像信号に変換して出
    力するム/D変換回路と、とのム力変換回路が出力する
    デジタル画像信号を制御プログラムに従って画像処理す
    る中央処理装置と、上記制御プログラムをたくわえるリ
    ードオンリーメモリと、欠陥のない標準とカる上記)く
    ターン形成体のパターンの画像を上記光電変換回路およ
    び上記ム/D変換回路を介してデジタル画像信号に変換
    しこのデジタル画像信号に上記中央処理装置において上
    記画儂処理t’施して得られた標準画像データ信号をた
    くわえる標準記憶装置と、検査すべ色上記パターン形成
    体のパターンの画像を上記光電変換回路および上記ムA
    変換回路を介してデジタル画像信号に変換しこのデジタ
    ル画像信号に上記中央処理装置において上記画像処理を
    施して得られた被検査画像データ信号を一時たくわえる
    一時記憶装置とを備え、上記中央処理装置において上配
    り−ドオンリーメモリにたくわ見られた上記制御プログ
    ラムに従って上記標準記憶装置にたくわ見られた上記標
    準画像データ信号と上記一時記憶装置にたくわ見られた
    上記被検査画儂データ信号とを比較して検査すべき上記
    パターン形成体のパターンの欠陥管検出しこの検出され
    たパターンの欠陥をメツセージとして表示するようにし
    たことを特徴とするパターン欠陥の検査装置。 (りパターン形成体が牛導体チップであることを411
    [とする特許請求の範囲第1項記載のパターン欠陥の検
    査装置。 (3)  中央処理装置において、リードオンリーメモ
    リにたくわ見られた制御プログラムに従ってム/D変換
    回路から出力されるデジタル画像信号の全体を複数佃の
    分画像量子化信号に分割し仁れらの分画像量子化信号に
    ラベル信号を付ける画像処理が行なわれるようにしたこ
    とt特徴とする特許
JP57020202A 1982-02-09 1982-02-09 パタ−ン欠陥の検査装置 Pending JPS58137223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57020202A JPS58137223A (ja) 1982-02-09 1982-02-09 パタ−ン欠陥の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57020202A JPS58137223A (ja) 1982-02-09 1982-02-09 パタ−ン欠陥の検査装置

Publications (1)

Publication Number Publication Date
JPS58137223A true JPS58137223A (ja) 1983-08-15

Family

ID=12020575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57020202A Pending JPS58137223A (ja) 1982-02-09 1982-02-09 パタ−ン欠陥の検査装置

Country Status (1)

Country Link
JP (1) JPS58137223A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130750A (ja) * 1984-07-23 1986-02-13 Miyuuchiyuaru:Kk 固型製剤品の外観検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130750A (ja) * 1984-07-23 1986-02-13 Miyuuchiyuaru:Kk 固型製剤品の外観検査方法

Similar Documents

Publication Publication Date Title
KR870008499A (ko) 회로 기판 검사 장치 및 그 방법
JPH04107946A (ja) 自動外観検査装置
JPH09265537A (ja) 画像処理方法
JP2002267615A (ja) 欠陥検出方法及びその装置
JPS58137223A (ja) パタ−ン欠陥の検査装置
JP2845205B2 (ja) フォトマスク検査装置
JP3241050B2 (ja) 半導体の外観検査装置
US20040080742A1 (en) Device inspecting for defect on semiconductor wafer surface
JPH05149728A (ja) 視覚認識装置
US6188785B1 (en) Pattern inspecting apparatus and inspecting method
JP2003510568A (ja) パターン比較によるlcd検査方法およびlcd検査装置
TWI433246B (zh) 半導體積體電路之缺陷複查裝置
CN114354491A (zh) 一种基于机器视觉的dcb陶瓷基板缺陷检测方法
JP2904642B2 (ja) 半導体素子不良箇所検出方法
JPS5972134A (ja) パタ−ン検出装置
JPS6314496B2 (ja)
JPS61102507A (ja) 計測検査システム
JPH07159333A (ja) 外観検査装置及び外観検査方法
JPS6385432A (ja) 線状欠陥の検査方法
JPH0445046B2 (ja)
JP2005134347A (ja) レチクル検査装置及びレチクル検査方法
JP2728789B2 (ja) カラー固体撮像素子の検査装置
KR100526472B1 (ko) 반도체 칩의 결함 상태 측정방법 및 반도체 칩 스캔데이터 연산 처리 툴
JPH01280267A (ja) 固体撮像素子の検査装置
JPS61243378A (ja) 電子回路装置の検査のための不良解析支援装置及びその使用方法