JPS58134425A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS58134425A
JPS58134425A JP57017146A JP1714682A JPS58134425A JP S58134425 A JPS58134425 A JP S58134425A JP 57017146 A JP57017146 A JP 57017146A JP 1714682 A JP1714682 A JP 1714682A JP S58134425 A JPS58134425 A JP S58134425A
Authority
JP
Japan
Prior art keywords
substrates
diffusion
sio2
heating
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57017146A
Other languages
English (en)
Inventor
Kenya Sakurai
桜井　建彌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP57017146A priority Critical patent/JPS58134425A/ja
Publication of JPS58134425A publication Critical patent/JPS58134425A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明Ｆｉ、例えばプレーナ素子の製造の場合のように
不純物拡散工種の後に表面酸化膜形成の酸化工程が行わ
れる半導体素子の製造方法に関する。
例えば第１図に示すＮＰＮ、構造を示すプレーナトラン
ジスタの製造は、Ｎ形シリコン板１の一方の側ＫＮ＋１
１１２を、他方の側には酸化膜をマスクとして不純物を
拡散するととによ６ｐペ一ス層３を設け、さらＫその中
に同様に酸化膜をマスクとし九遇択拡散によシＮエミッ
タ層４を形成するように行われる。従って１１２図に示
すように酸化膜５のマスクを形成し、酸化膜の窓６を通
してシリコ７１１１１０表面にアクセプタ不純物を滲透
させたのち約１２００℃の温度へ所望の深さまで拡散さ
せ。
次いで水蒸気の通流中で約１１００ＤＫ加熱して第３図
に示すように新たに酸化膜７を生成する必要がある。し
かしこのような拡散および酸化の二つの工１の間に外部
へ取り出した際シリコン板１０表面が汚染されるおそれ
がある。
本発明は拡散および酸化工程がこのような汚染のおそれ
のな〈実施できる半導体素子の製造工程を提供すること
を目的とする。
この目的は半導体板を酸素管含むふん囲気中で加熱して
不純物を所定の深さまで拡散させる王権の終段にふん囲
気中に水素を加えて半導体板表面に所定の厚さの酸化膜
を形成することによって達成される。
以下図を引用して本発明の実施例について説明する。第
４図において、石英管１１および石英キャップ１２かも
なる処理容器にシリコン板１を収容し、１５！ｌｌ示さ
れない加熱炉によって加熱しながらガス導入管１３より
例えばジボラン（ＢｍＨｓ）を含むガスを導入してシリ
コン板ｌの表面層にほう素を滲透させたのち、窒素と酸
素の混合ガスを通流しながら第５図の線図に示すように
１２００℃に保持してほう素を内部へ拡散させる。この
拡散工程の終段の時点ｔ、以降、導入ガスにさらに窒素
と水素の混合ガスを加えてＨ，＋　０．反応により生ず
る発生機酸素を利用してシリコン板１の表面に酸化膜を
成長させ、時点ｔ！で加熱を停止し、以後窒素と水素の
混合ガスのみを通流して冷却させ、時Ａｔ３で処理容器
内シリコン板】を取り出す。時点ｔ！は２層３の拡散深
さに対応して決定され、時点ｔ、Ｆｉ生成されるべき酸
化膜７の厚さＫよって決定される。
本発明はブレーナ素子のような半導体素子の製造におけ
る拡散工程と酸化工程とを同一容器に入れたままでの連
続した加熱の際のふん囲気に初期、ぐ は酸素を１．終段には酸素と水素を混合させることによ
リ一工程で行うことができるようにし友ものである。こ
れにより中間取出しによる汚染の虞がなくなり清浄な酸
化膜が形成されて半導体素子の耐圧などの特性あるいは
その信頼性が向上し、製造工程も一工程削除されて生産
の合理化が達せられるなどその効果は大きい。勿論本発
明は個別半導体素子の製造に限定されず、集積回路の製
造にも適用できる。
【図面の簡単な説明】
第１図は本発明の対象となる半導体素子の一例を示す断
面図、第２図、第３図はその製造工程の二つの段階を示
す断面図、第４図は本発明の一実施例の装置を示す断面
図、１１！５図は本発明による製造工程の一実施例の実
施状態を示す時間線図である。 １・・・シリコン板、１１・・・石英管、１２・・・石
英キャップ、】３・・・ガス導入管。 才１図 才２Ｃ！］ 才３図 ３１ 才５図

Claims (1)

    【特許請求の範囲】
  1. １）半導体板を酸素を含むふん囲気中で加熱して不純物
    を所定の深さまで拡散させる工程の終段にふん囲気中に
    水嵩を加えて半導体板表面に所定の厚さの酸化膜を形成
    することを特徴とする半導体素子の製造方法。
JP57017146A 1982-02-05 1982-02-05 半導体素子の製造方法 Pending JPS58134425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57017146A JPS58134425A (ja) 1982-02-05 1982-02-05 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57017146A JPS58134425A (ja) 1982-02-05 1982-02-05 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS58134425A true JPS58134425A (ja) 1983-08-10

Family

ID=11935849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57017146A Pending JPS58134425A (ja) 1982-02-05 1982-02-05 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS58134425A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220338A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS572516A (en) * 1980-06-06 1982-01-07 Nec Kyushu Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS572516A (en) * 1980-06-06 1982-01-07 Nec Kyushu Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220338A (ja) * 1985-03-26 1986-09-30 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US3798061A (en) Method for forming a single-layer nitride film or a multi-layer nitrude film on a portion of the whole of the surface of a semiconductor substrate or element
US3066052A (en) Vapor-solid diffusion of semiconductive material
JP2002532900A (ja) 酸窒化ケイ素膜
US3506508A (en) Use of gas etching under vacuum pressure for purifying silicon
JPH06196702A (ja) 薄膜トランジスタの製造方法
JPH04233734A (ja) 弗素化窒化珪素を付着する方法
US3926715A (en) Method of epitactic precipitation of inorganic material
US3657030A (en) Technique for masking silicon nitride during phosphoric acid etching
JPS58134425A (ja) 半導体素子の製造方法
JPH0337728B2 (ja)
US3498853A (en) Method of forming semiconductor junctions,by etching,masking,and diffusion
JPH1126457A (ja) 半導体装置のシリコンオキシニトライド膜形成方法
US3764412A (en) Method of doping a silicon crystal by indiffusing boron or phosphorusfrom a layer produced on the silicon surface
JPS62210618A (ja) 半導体素子の製造方法
JPS62271437A (ja) 絶縁膜の形成方法
JPS5917529B2 (ja) 半導体装置の製造方法
JPH01289271A (ja) 半導体装置の製造方法
JPH0160932B2 (ja)
JPS58155721A (ja) 半導体への不純物拡散方法
JPS6249981B2 (ja)
JP2000114253A (ja) 半導体酸化膜形成法
JPH07130676A (ja) 半導体ウェーハのホウ素拡散方法
JPS6236086A (ja) 炭化珪素製品の製造方法
JPH03173131A (ja) 半導体装置の製造方法
JP3354947B2 (ja) 半導体基板の製法