JPS58133199A

JPS58133199A - パルス幅変調インバ−タの制御方式

Info

Publication number: JPS58133199A
Application number: JP57015111A
Authority: JP
Inventors: Sachio Ueno; 上野　佐千夫; Taiji Morimoto; 泰司森本; Tsutomu Sesato; 瀬里　力
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-02-01
Filing date: 1982-02-01
Publication date: 1983-08-08
Also published as: JPH0348753B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、誘導電動機駆動用インバータ、特にパルス−
変調インバータの制御御方式に関するものである。

従来より使用されているノくルス幅変調（以下ＰＷＭと
略す）インバータは、大きく分けて等幅ＰＷＭ制御方式
と不等幅ＰＷＭ制御方式に分類出来る。第１図に等幅Ｐ
ＷＭ制御方式イ／ノク一夕の代表例を９パルスの例で示
す。ｖＵ、ｖｖ、ＶＷは各三相の端子電圧を示し、ｖＵ
ｖはＵ相とＶ相との線間電圧、ＶＶＷはＶ相とＷ相との
線間電圧、ｖＷυはＷ相とＵ相との線間電圧をそれぞれ
示す。また１は１パルス当りの周期Ｔ１．２はそのＴ１
内の電圧がｒＨＪとなっている時間ＴＨ１３は同じり「
Ｌ」となっている時間ＴＬを示すものであり、Ｔ１＝Ｔ
　　＋Ｔ　　となる関係がある。また、モータへ供給Ｌされる出力周波数をＦｏ、ＰＷＭ制御のノくルス数をＮ
（第１図の例ではＮ＝９）とすると、次式が成立する。

Ｔ１＝ｉ。８Ｆ０　〔秒〕　　　　　−変化した場合、
Ｔ１はＦｏに反比例するが、１−Ｈ’ｆ：一定とすると
、電動機へ供給される電圧ｖ０は力電圧が出力周波数に
比例するいわゆる可変電圧可変周波数（以下ＶＶＶＦと
略す）制御が可能とな不。

この等幅ＰＷＭ制御方式のインバータは、制御原理、制
御回路が簡単で且つ安価に製作出来る為現在数多く使用
されているが、５次・７次・１１次・１３次等の高調波
が存在するので、その影響で電動機がトルク脈動し、振
動等の問題が多い。

また、第１図に示す例で、出力周波数Ｆ。を高くした場
合、１パルス当りの周期Ｔ１１は短くなるがＴ１内の電
圧ｒＨＪの時間であるＴＨ２は一定時間であるから、Ｔ
１とＴＨの差の時間であるＴＨ３は短くなる。

第２図は一般に用いられているＰＷＭ制御インバータの
逆変換部の概略構成を示すものであり１４ｔ／′ｉ人力
父流電圧を整流して得だ直流電圧、５〜１０はサイリス
タ・ＧＴＯ・パワートランジスタ等で構成されるスイッ
チング素子、１１はインバータよシミ源を供給される電
動機である。

この第２図に於て、例えば、スイッチング素子６ＱＡと
スイッチング素子６の接続点１２の電圧はＵ相の端子電
圧であり、第１図の端子電圧ｖＵに対応させると、ｖＵ
がｒＨＪの時はスイッチング素子６ＱＡはＯＮＬ、スイ
ッチング素子６０ＢはＯＦＦとなる。同様にｖＵがｒＬ
ＪＯ時はスイッチング素子ＱＡがＯＦＦ［、、スイッチ
ング素子ＱＢがＯＮとなる。この回路例に於て、出力周
波数Ｆ０が高くなり、第１図ＴＬが短くなるということ
は、スイッチング素子ＱＡのＯＦＦ時間、スイッチング
素子ｏＢのＯＮ時間が短くなる事となる。一般に第２図
の６〜１０のスイッチング素子の種類や、それの駆動回
路の種類等の条件で違いはあるが、このＴＬ又はＴＨの
最小時間幅”ｍｉユは決まっており、１０〜１ｏＯｏμ
Ｂ以上となっている。もしこの最小時間幅”ｍ　ｉ　ｎ
より短いＴＬやＴＨとなると、第２図のスイッチング素
子５　ＱＡと６ＱＢが同時導通し、スイッチング素子の
破壊をまねく。これを防止する為に、第１図の例でＴＬ
が”ｍｉｎ以上の値を必ず持つ様に制御すると、第３図
のＦ、と１３の直線の交点の出力周波数と出力電圧しか
上昇出来なくなる欠点を有する。なお゛第３図は、ＶＶ
ＶＦ制御に於ける出力電圧、出力周波数特性を示し、１
３は等幅ＰＷＭ制御、１４は後述の不等幅ＰＷＭ制御の
場合の特性を示している。また、ＴＬがＴｍ１ｏより短
くなる時、つまり出力周波数が第３図の１１以上となる
時には、Ｔ　Ｉ、　＝Ｏとなる。つまりＴ、＝ＴＨとさ
せる制御も可能である。これはパルス数１の駆形波を印
加した事になる。この場合は第３図に於る１６の特性と
なりＦｌの点に於て、出力電圧は階段的に上昇し、全出
力周波数で線形的な制御が出来ない欠点を有する。なお
第３図でＦｌ　より低い出力周波数領域はＶ／Ｆ一定の
定トルク特性を意味し、Ｆ、より高い出力周波数領域は
、■（電圧）一定の定出力特性を意味する。

次に従来から用いられている不等幅ＰＷＭ制御方式のイ
ンバータの代表例の電圧波形を第４図に示す。この例は
３相出力電圧のうち、ｖＵで表示したＵ相端子電圧、ｖ
ｖで表示したＶ相端子電圧、ｖＵｖ　で表示したＵ相、
■相の線間電圧と、その波形形成法について図示してお
り、Ｗ相に関する波形は省略した。

なお、この例は搬送パルス数が９である場合の不等幅Ｐ
ＷＭ制御方式である。波形形成法について説明を行なう
と、信号は１６の三角波信号、１７゜１８の２つの正弦
波信号から成り、正弦波信号は１２ｄ′の位相差がある
。また、正弦波信号の１周期の中に１６の三角波信号が
９個存在する。Ｕ相端子電圧ｖＵはこの正弦波信号１７
と三角波信号１６の電圧比較で、又Ｖ相端子電圧Ｖｙは
正弦波信号１７に対し位相が１２００遅れた正弦波信号
１８と、三角波信号１６との電圧比較でそれぞれ得られ
る。また出力周波数Ｆ０に対して出力電圧Ｖ。

をＶ／Ｆ一定で制御するＶＶＶＦ制御を行なう時は、出
力周波数Ｆ０と１７．ＩＥＳで示す正弦波信号は１２０
ｏの位相差を保ちつつ、周波数は全く一致させ、三角波
信号１６は、ノくルス数をＮとすると、ＦｏのＮ倍の周
波数に同期させなければならず、また出力電圧Ｖ。は、
三角波信号１６０波高値１９と、正弦波信号１７．１８
の波高値２０の大きさの比で決まるため、出力周波数Ｆ
０の変化に対し、１９又は２０の波高値を変化させなけ
ればならない。

この様にして得られた不等幅ＰＷＭ制御方式のインバー
タは正弦波に模擬して電圧を出力しているので前述の等
幅ＰＷＭ制御方式と比較して、５次　７次　１１次・１
３次等の高調波成分がかなり低減しており、電動機のト
ルク脈動及びそれに起因する振動・騒音はほとんどない
。しかし、波形形成方法で説明したごとく、制御原理は
かなり難かしく、制御回路はかなり複雑となる欠点を有
している。

また、この不等幅ＰＷＭ制御も、前述の等幅ＰＷＭ制御
の場合と同様、出力周波数が高くなると例えば第４図の
２１で示した時間幅が短くなり、第２図に示すスイッチ
ング素子５ＱＡ、６０Ｂが同時導通する危険が発生する
為、出力周波数の最高を第３図で示したＦｌ　　とする
か、又は２１の時間幅が、前述の最小周期幅”ｍ　ｉユ
となる出力周波数の点に於て、それまでの不等幅ＰＷＭ
制御から、パルス数１の等幅ＰＷＭ制御である矩形波制
御に切り換る方法とかがある。しかし、この後者の方法
は、第３図の１４で示すごとく、出力周波数Ｆ１時点で
の電圧の階段的上昇は、等幅ＰＷＭ制御の例より、さら
に大きくなる欠点も有している。

次に本発明の詳細な説明を行なう。第５図に本発明の一
実施例の概略構成図を示す。２２はインバータ装置への
電源、２３は入力交流電圧を直流電圧へ変換する整流器
や、第２図の５〜１ｏに示すスイッチング素子等から構
成されるパワーブロックであり、電動機２４ヘパワーを
供給する。２５はパワ−ブロック２３ヘスイツチング信
号等の制御信号を指令する制御ブロックである。なお保
護回路等の信号の流れは省略する。この制御ブロック２
６の構成を説明すると、２６はインバータの出力周波数
を設定する指令信号の入力線、２７はその出力周波数設
定信号から、搬送パルス数をＣとし、出力周波数をＦ。

とじて、ＣＸ２ＸＦｏのパルス周波数を発生させるパル
ス発生回路である。

なお、このパルスを以下Ｐ。パルスと呼ぶ。搬送パルス
数とは、出力周波数の１周期の間に端子電圧の１相がｒ
ＨＪ又はｒＬＪとなる状態が何回あるかを示すパルス数
であり、第４図の例では、搬送パルス数が９であり、Ｃ
＝９となる。２８は制御ブロック内のクロックパルス発
生回路であり、そのパルスを以下Ｆ２パルスと呼ぶ。こ
のクロックパルス（Ｆ２）は通常ある一定のパルス周波
数で発振しているが、出力周波数が低い時は、電動機の
一次抵抗による一次電圧降下を補う為にトルクブースト
をかける必要があり、その場合は、このＦ２パルスは周
期を長くしまた後述するが、出力周波数が高い時、つま
り第６図の２３以上の時にはパルス記憶回路３０の信号
でＦ２パルスはＰ０パルスに同期してパルス周期を短く
する。なお、第６図に示すＦ２より低い出力周波数のと
きは、Ｆ２パルスとＰ。パルスは同期しても良いが、必
ず同期させる必要はない。２９．３０はパルス記憶回路
であり、両者の説明は後述する。３１はＡＮＤ回路、３
２はＯＲ回路である。３３はカウンタであり、その出力
はメモリー３４のアドレスに接続される。３４はメモリ
ーであり、カウンタ３３でアドレスされた番地のデータ
のうち、１ビツトのデータを記憶回路２９．３０へ、１
ビツトのデータをカウンタ３３へ、３又は６ビノトのデ
ータをラッチ３５へ供給する。３５のラッチはメモリー
３４からのデータをクロックパルス発生回路２８からの
Ｆ２パルスでランチする１、３６はラッチされたデータ
をパワーブロック２３へ伝達するバッファ回路である。

以上が本発明の一実施例の構成である。続いてメモリー
３４のデータについて説明する。

メモリー３４に例えば５ビツト又は８ビツトのメモリー
を使用した場合、カウンタ３３でアドレスされる１つの
アドレスは６ビノト、又は８ビツトより成るデータがあ
り、その１ビツトはｒＨＪ又はｒＬＪのデータより成り
立っている。この６ビノト又は８ビツトのうち、３ビツ
ト又は６ビノトのデータは第２図の６〜１０に示すパワ
ープロツクのスイッチング素子の「ゲートデータＪとし
て使用する。つまり、例えば「ゲルトデータ」が３ビツ
トで構成された場合、そのうちの１ビツトをＵ相の端子
電圧のデータとして使用し、データがｒＨＪの時は第２
図のスイッチング素子ＯＡ　（５）をＯＮＬ、スイッチ
ング素子ＱＢ（ｅ）をＯＦＦさせると、Ｕ相の端子電圧
は「Ｈコとなる。同様にデータがｒＬＪの時はスイッチ
ング素子ＱＡがＯＦＦスイッチング素子ＱＢがＯＮして
、Ｕ相の端子電圧はｒＬＪとなる。坤の２ビツトは同様
にＶ相・Ｗ相の端子電圧のデータとなる。また、この「
ゲートデータ」が６ビノトで構成される場合、この６ビ
ノトのデータを第２図のスイッチング素子６個の個々の
ＯＮ、又はＯＦＦのデータとして使用出来る。

次に１ビツトのデータをｒＲＥＳＥＴデータＪとして使
用する。これは、例えば出力周波数の１周期の「ゲート
データＪが、アドレス番号ｒＯＪからアドレス番号ｒ８
００Ｊまでに収容されている場合を考えると、第５図の
カウンター３３がｒ８００Ｊをアドレスしている時は次
のクロックでアドレス番号ｒＯＪをアドレスしなければ
ならず、その為にカウンタ３３の出力がｒ８０１Ｊを示
した瞬間にカウンタ３３′をリセットする判断回路が必
要であるが、メモリー３４のｒＲＥ　Ｓ　Ｅ　Ｔデータ
ｊをカウンタ３３のリセットデータとし、アドレス番号
、ｒ８０１ＪにそのデータｒＨＪ又はｒＬＪのリセット
データを入れておけばカウンタ３３がｒ８０１Ｊをアド
レスするとすぐにカウンタ３３ヘリセット信号が入力さ
れ、カウンタ３３はｒＯＪをアドレスし、メモリー３４
は、アドレス番号ｒＯＪのデータを出力する。この様に
メモリー３４の１ビツトをｒＲＥＳＥＴデータＪと使用
する事で、判断回路が不要とな°る長所があり、且つ、
ゲートデータのアドレス長の変更に対し、メモリー３４
の記憶内容の変更のみで対処できて、回路内容の変更を
必要としないという長所を有する。

次に１ビツトのデータをｒＨＡＬＴデータＪとして使用
し、カウンタ３３でアドレスされる８ピツトのデータが
ＨＡＬＴ区間のデータか否かをこのビットのｒＨＪ又は
ｒＬＪで明示する。ここで第７図にてｒＨＡＬＴＪにつ
いて説明する。Ｖｕ・Ｖ　ｖ　’　Ｖｖｙは電動機に供
給する三相の各端子電圧であり、ｖＵ■・ｖＶＷ”ＷＵ
は各相の線間電圧である。

第７図のｒＲＵＮＪと表示しだ区間では、三相の線間の
いずれかに電圧が出ているがｒＨＡＬＴＪと表示した区
間では、三相のいずれの線間にも電圧が発生していない
。これは、三相の端子電圧が全てｒＨＪ又はｒＬＪとな
っており、三相端子電圧が全て同じ電圧である為、線間
電圧が発生しないのである。

ここで、搬送パルス数をＣとすると、出力周波数の１周
期には２ＸＣ個の゛１ＦｔＵＮＪ区間と［ＨＡＬＴＪ区
間が存在する。この１周期の［ＲＵＮＪ区間の時間幅の
合計をＴＲＵＮ、ｒＨＡＬＴ」区間の時間幅の合計をＴ
ＨＡＬＴ　、出力周波数をＦ。とすると、第６図のＦ２
以下の出力周波数の時は、が成立する。−力出力電圧Ｖ
０ばとなり、”ＲＵＮを一定とするとＶ。　Ｆｏが成立して
、ＶＶＶＦ（可変電圧′可変周波数）制御が可能になる
。つ１＃）ｒＨＡＬＴＪ区間は出力周波数によって時間
幅が変化する区間、ｒＲＵＮｊ区間は出力周波数に関係
なく一定時間幅の区間と言える。この様にメモリー３４
の１ビツトをｒＨＡＬＴデータｊとして使用する事にょ
９、搬送パルス数の変更に対してメモリー３４の記憶内
容の変更のみで対処出来る長所を有している。

次に第５図の２９・３ｏで示すパルス記憶回路について
説明する。２９のパルス記憶回路は、入力の一方がＰ　
パルス発生回路２７に、もう一方の入力がメモリー３４
のｒＨＡＬＴデータコのビット出力に接続されている。

この回路の動作は、メモリー３４からｒＨＡＬＴデータ
ｊが入力された時、ＡＮＤ回路３１に接続された出力に
ｒＬｊを出力し、カウンタ３３のクロック信号であるＰ
２パルス発生回路（２８）のＰ２パルスヲＡ　Ｎ　Ｄ　
回路３１で阻止する。そうするとカウンタ３３にはクロ
ックが入力されないので、休止の状態となる。

この状態でＰ　　パルス発生回路２７からＰｏパルスが
来た時、出力をｒＨＪとして、Ｐ２パルスの通過を許し
、カウンタ３３を能動の状態にする。

なお　ｐ　ｐ　７Ｎルスが来てから次のＰ２ハルスの来
る少しの期間は’ｃｙ＜Ｐ２が非同期の場合にはカウン
タ３３にクロック信号が入力されないので、メモリー３
４のｒＨＡＬＴデータ」は出力され続けているから、こ
のｒＨＡＬＴデータｊで出力が「Ｌ」にならない様にＰ
０パルスが来た事を記憶する必要がある。

このパルス記憶回路２９は第７甲で説明するならばｒＲ
ＵＮＪ区間では出力がｒＨＪでカウンタ３３が能動とな
り、Ｐ２パルスの周期でメモリー３４のケートデータＪ
を順番に出力し、この区間内で端子電圧を変化させる。

そしてｒＨＡＬＴデータ」が出力された時、出力をｒＬ
Ｊとしてカラン′り３３のクロック信号であるＰ２の通
過を阻止し、カウンタ３３を休止させ第７図のｒＨＡＬ
ＴＪ区間に入いる。ｒＨＡＬＴＪ区間の「ゲートデータ
Ｊは、三相の端子電圧が全てｒＨＪ又はｒＬＪとなるデ
ータになっているから、線間には電圧が発生しない。ま
たカウンタ３３・が休止しているから、出力している時
間に関係なく、１アドレスのデータで良い。とのｒＨＡ
ＬＴＪ区間からの脱出は前述のととくＰ０パルスで行な
われる。このＰ０パルスは出力周波数Ｆ０に比例してい
るから、Ｆ。

が低い時はＰ。パルスの周期が長くなり、高い時はＰ０
パルスの周期が短くなる。一方ｒＲＵＮＪ区間はＰ２パ
ルスと、メモリー３４の１組の「ＲＵＮコ区間のアドレ
ス数のみによシ決まり、Ｆ。

とは直接に関係なく、Ｆｏが低い時は「ＨＡＬＴＪ区間
が長くなり、逆にＦｏが高い時は「ＨＡＬＴＪ区間が短
くなる。

このパルス記憶回路２９の一実施例を第８図の２９に示
す。２７ａは第６図で示したＰ。パルス発生回路２７か
らのＰ０パルスの入力を示し、３４ａは同じく、メモリ
ー３４からの［ＨＡＬＴデータｊの入力を示し、この２
７ａ　、　３４ａの２つの入力パルスがパルス記憶回路
２９に入力される。２９ａはｒＨＡＬＴデータＪの信号
を反転させる反転器、２９ｂはＲ，Ｓフリップフロップ
回路で、ＲＥＳＥＴ入）〕はＰ０パルス２７ａへ、ＳＥ
Ｔ入カは２９ａに接続されている。２９ｃはＮＡＮＤ回
路で、入力の一方が、Ｒ−Ｓフリップフロッグ回路２９
ｂの出力へ、他方がｒＨＡＬＴデータ」３４ａに接続さ
れ、出力はＡＮＤ回路３１の一方の入力へ接続されてい
る。

この回路の動作説明図を第９図に示す。ＰｏはＰｏパル
ス、Ｐ２はＰ２パルス、ＨＡ　Ｌ−ＴはｒＨＡＬＴデー
タｊを示し、ｒＨＡＬＴデータＪがｒＨＪの時、ｒＨＡ
ＬＴＪ状態を示すこととする。ＲはＲＳフリップフロッ
プ回路２９ｂのＲＥＳＥＴ入カで、Ｐ０パルスと全く同
じである。ＳはＲＳフリップフロップ回路２９ｂのＳＥ
Ｔ入力で、ｒＨＡＬＴデータＪを反転器２９ａで反転し
た久カ波形となる。ＱはＲＳフリップ７０ノブ回路２９
ｂの出力、ＰＭｌはＮＡＮＤ回路２９ｃの出力波形、Ｐ
ｃＫ１はＡＮＤ回路３１の出力波形を示す。動作は、Ｐ
０パルスが来るとＰＭｌ　が「Ｈゴとなり、Ｐ２ハルス
を通過させて、ＰｃＫが出力される。その后「ＨＡＬＴ
データ」がｒＨＪとなると、ＰＭｌがｒＬＪとなり、Ｐ
２パルスはＡＮ′Ｄ回路３１で阻止され、ＰｃＫ、には
信号が出て来ない。なお前述のＰ。パルスが来てから次
のＰ２パルスが来る間のｒＨＡＬＴデータｊがＨの期間
（第９図のＴａ　）は、この訃Ｓフリップフロップで記
憶し”Ｍｌ　　はｒＬＪ出力している。

次に出力周波数が第６図に於ける１３以上となる時を考
える。この時は、Ｐｏパルスの周期が短くなり、第７図
のｒＲＵＮＪ区間中にＰ０パルスが来る事になる。その
様な時に動作するのが、第６図の３０に示すパルス記憶
回路である。この回路の動作について説明する。この回
路の入力は前述のパルス回路２９と同じでＰｏパルスと
、メモリー３４からのｒＨＡＬＴデータＪであ、る。出
力はＯＲ回路３２とＰ　パルス発振器２８とに接続され
ている。この回路は、メモリー３４がｒＲＵＪ区間をア
ドレスされている時にＰ。パルスが来た時、そのＰ０パ
ルスを記憶する。そしてｒＨＡＬＴ状態」に入いり、こ
の回路にｒＨＡＬＴデータ」が入力された時、回路出力
から１パルスを出力し、ＯＲ回路（３２）を経てカウン
タ３３へＰ２パルス以外のパルスを入力し、メモリー３
４をｒＨＡＬＴテータ」の番地の次の番地をア□ドレス
し、「ＨＡＬＴＪ区間からｒＲＵＮＪ区間へ脱出させる
。

なお、この間にｒＨＡＬＴＪ区間の「ゲートデータＪは
瞬時出力されるが、３６のラッチをＰ２で動作させてい
る為に、この瞬時データはランチで阻止され、パワーブ
ロック２３へは伝達されない。

つまり、第７図に於て、ｒＨＡＬＴＪ区間を省いた電圧
波形となり、それを第７図の下図に図示した。ここでｖ
Ｕ′・ｖ■′ｖｗ′は各三相の端子電圧を、ｖＵｖ′・
ｖｖｗ′・Ｖｗｖ／は各相の線間電圧を示す。この図で
わかる様に、ｒＲＵＮＪ区間のゲートデータは全く同じ
であり、線間電圧の出力期間は全く一致している。

なお、このパルス記憶回路（第６図の３０）は上記動作
の他に、Ｐ０パルス信号が来てから「ＨＡＬＴデータ」
が来るまでの期間に比例しだ電圧をＰ２２パルス生回路
２８へ出力する。Ｐ２２パルス生回路２８は、この電圧
により、Ｐ２パルスのパルス周期をＰ０パルス′に同期
させながら短くするＰ２ハルスはメモリー３４のアドレ
ス用カウンタ３３のクロック信号であるから、Ｐ２パル
スのパルス周期が短くなれば、メモリー３４の［ゲート
データコの変化が早くなり、Ｐｏパルスに同期して出力
周波数Ｆ０が高くなる。しかし「ＲσＮ」区間の内容に
は変化がなく、第７図の線間電圧ｖＵＶ”　■ＶＷ”Ｖ
ＷＵ’に於て、出力周波数Ｆ。の１周期間での、十Ｅ又
は−Ｅとなる時間幅の合計は一定であるから、出力電圧
Ｖ。は一定となる。

つまり、第６図の２３以上の出力周波数時は出力電圧Ｖ
。が一定の特性となる。

このパルス記憶回路３ｏの一実施例を第８図に示す。３
０ａは、ｒＨＡＬＴデータ」を反転させる反転器、３０
ｂは、Ｐｏパルスを反転させる反転器、３０Ｇ　、　３
ｂｄはＡＮＤ回路、３０ｅはＲ，Ｓフリップ７０ツノ回
路で、ＲＥＳＥＴ入力はＰ。パルスと、ｒＨＡＬＴデー
タ」の反転信号とをＡＮＤ回路３０ｃでＡＮＤをとった
信号が、ＳＥＴ入力はＰ０パルスの反転信号とｒＨＡＬ
ＴデータＪをＡＮＤ回路３０ｄでＡＮＤをとった信号が
それぞれ入力される。ＲＳフリップフロップ回路３０ｅ
の出力Ｑの一方はＰ２２パルス生回路２８へ、他方は単
安定マルチパイブレー夕３ｏｆへ接続され、単安定マル
チバイブレータ３ｏｆは、Ｑの立上がりで、パルスを一
個発生する。この単安定マルチバイブレータ３ｏｆの出
力はＯＲ回路３２へ接醸され、このＯＲ回路３２を経て
カウンタ３３へと接続される。このパルス記憶回路３ｏ
の動作図を第１０図に示す。

ＰＯＰ２・ＨＡＬＴはそれぞれＰ。パルス・Ｐ２パルス
・　ｒＨＡＬＴデータＪを示す。Ｒ，Ｓ、Ｑはそれぞれ
Ｒ−Ｓフリップフロップ回路３０ｅのＲＥＳＦＴ入力・
ＳＥＴ入力・出力を示す。２Ｍ２　は単安定マルチバイ
ブレータ３ｏｆの出力波形、ＰｃＫ２はＯＲ回路３２の
出力波形、つまりカウンタ３３のクロック入力となる。

動作はＵＲＵＮＪ区間のＰｏパルスが来た時からｒＨＡ
ＬＴデータ」が来るまでの期間Ｔｂ（第１０図に図示）
を−１ＲＳフリップフロップ回路３０ｅで記憶する。こ
れは出力Ｑのｌ”ＬＪ待時間相当する。このＱの立上り
でノくルスを１個発生させ、カウンタ３３のクロック信
号に、Ｐ２パルス以外にノくルスを一個加える事で、ｒ
ＨＡＬＴデータ」の番地の次の番地をアドレスし、ｒＨ
ＡＬＴデータＪをすぐに除去する。なお、ＡＮＤ回路３
００で、Ｐｏノ々ルスと１−）ｉＡＬＴデータ」の反転
信号でＡＮＤをとるのは、「ＲＵ　Ｎ」期間中（ｒＨＡ
ＬＴデータコがｒＬＪ）にＰ０ノ々ルメが来た時のみ、
このパルス記憶回路３ｏを動作させる為であり、ＡＮＤ
回路３０ｄで、Ｐ０ノ（ルスの反転信号とｒＨＡＬＴデ
ータ」でＡＮＤをとるのは１、Ｔｂが短い時、つまり、
Ｐｏ）ζルスとｒＨＡＬＴデータ」が重り合う様な時に
も正常な動作をさせる必要があり、Ｒ，Ｓフリップフロ
ップ回路のＳＥＴをＰ００パルス生期間中は停止させる
為にある。

次にパルス記憶回路３００Ｒ，Ｓフリップフロップ回路
３０ｅの出力Ｑと接続されているＰ　２　／’ルス発生
回路２８の一実施例を第８図の２８に示す。

Ｃ１−０２はコンデンサ、Ｒ１へＲ５は抵抗、２８ａは
トランジスタ、２８ｂはタイマー用ＩＣの「５６５」、
２８ＣはＩ　Ｃ２ｓｂの出力を反転させる反転器である
。

動作は、出力周波数Ｆ　が第６図のＦ２以下の時は、Ｒ
Ｓフリップフロップ回路３０ｅの出力がｒＨＪである為
、トランジスタ２８ａはＯＦＦしており、タイマーＩ　
Ｃ２ｓｂは（Ｒ４＋２ＸＲ５）ｘＣ２に比例したパルス
周期のＰ２パルスを発生する。

なお、第１０図に示す様に、２Ｍ２のパルス幅のバラツ
キを許容出来る様にするには、Ｐ２パルスの「Ｌコ時間
幅が長い方が良いが、タイマーＩＣ２８ｂの出力はｒＨ
Ｊの時間幅が（Ｒ４＋Ｒ５）ＸＣ２に、ｒＬＪの時間幅
がＲ４ｘＣ２に比例し、「Ｌ」の時間幅の方が短いので
、反転器２８ｃで信号を反転している。次に出力周波数
Ｆ０が第６図のＦ３尉となった時は、第１０図のＴｂの
信号が発生するので、この時間幅に比例した電流がトラ
ンジス２８ａよりタイマーＩ　Ｃ２８ｂに入力され、Ｐ
２パルスのパルス周波数が高くなる。以上がＰ２２パル
ス生回鴫２８の動作である。

次にメモリー３４の１組の・「ＲＵＮＪ区間のアドレス
数について不等幅Ｐ″ＷＭＷＭ制御説明する。第１１図
に於て、上図のｖＵ・■ｖ−ｖｗはそれぞれＵ相・Ｖ相
・Ｗ相の端子電圧であり、下図は各相間の相間電圧のう
ち絶対値が最大のものを示す。つまり、ｖＵｖの絶対値
を’ｔ、”ＶＷの絶対値を１２．ｖｗｖの絶対値を２３
とすると、Ｔｏに於てはｐ、２−ｐｔ、　Ｊ３で、１２
つまり”ｖｗが最大である。Ｔ１〜Ｔ３区間に於てはｐ
ｌつまりｖｖｗが最大であり、そのうちＦ２に於て線間
電圧が最大値−りを、Ｔ、又はＦ３に於てこの区間での
最小値−４Ｎをとる。そして第１１図に示す様に、出力
周波数の１周期に６倍の周期で変化し、”ｍＡ工と−ｉ
Ｎの比は、Ｆ２とＴ１の点で比較すると、となる。ここ
で搬送パルス数Ｃを３３とすると、１周期間のＰ０パル
スの数は６６であり、第１１図の７１〜１３０間にミニ
１１で、この区間に１１個のＰ。パルスがある。つまり
ｒＲＵＮＪ区間が１１個存在する。そして、この１１個
のｒＲＵＮＪ区間の各々のアドレス数はこの各線間電圧
のうぢの絶対値の最大のものと一致して存在し、例えば
第１１図のＴ１点に対応する［ＲＵＮＪ区間のアドレス
数を１３とし、順次増加させ、７２点に対応したｒＲＵ
ＮＪ区間のアドレス数を１６とし、以下順次減／Ｊ・さ
せ、１３点に対応したｒＲＵＮＪ区間のアドレス数を１
３とすれば、各相の線間電圧はその時点の出力すべきデ
ータを無駄なく出力している事になる。つまり、第１１
図のＴ１点では線間電圧の最大はｖＵｖ　とｖＶｗであ
り、その電圧の絶対値は７２点におけるｖＵｖの電圧の
絶Ｎ　値（７）−の大きさであるから、７２点のｒＲＵ
ＮＪ区間のアドレス数を１６としたなら、Ｔ１点のが有
効なデータとなる。そして、その后のｒＨＡＬＴ、Ｊ区
間が７２点より長くなる。もし、このアドレス数を全て
一定で１６としたならば、Ｔ１　点てはｒＨＡ　Ｌ　Ｔ
　Ｊ区間と同じで、端子電圧が三相とも全てｒＨＪ又は
［ＬＪの「ゲートデータ」を２個のアドレスに入れてお
かなければならず、メモリーが無駄となるので、アドル
ス数は、個々のＲＵＮ区間で、必ずしも一定である必要
がない。

また、このアドレス数の可変は出力周波数Ｆ。

が高くなった時にスイッチング素子のスイッチング回数
が減少する長所もある。出力周波数Ｆ。が第６図のＦ２
以下の時は、第２図のスイッチング素１子ＱＡ−ＱＦの
６個は、搬送・々ルス数をＣとしてＣｘ　Ｆｏの周波数
でスイッチングしている。例えば搬送パルス数Ｃを３３
、出力周波数Ｆ０を５ｏＨｚとすると、各スイッチング
素子は３３Ｘ５０＝１６５０で１秒間に１．６５０回の
０Ｎ−ＯＦＦを行なっている。しかし、Ｆ　が高くなり
、Ｆ２以上になると、第１１図の７２点でのｒＨＡＬＴ
４区間の「ゲルトデータＪを出力しなくなる。つまり、
例えば、アドレス数が１３の点（Ｔ　又はＦ３）では、
［ＲＵＮＪ区間が１３、［ＨＡＬＴＪ区間が２となるが
、７２点のｒＲＵＮＪ区間では「ＲＵＮＪ区間のアドレ
ス数が１５あり、ｒＨＡＬＴＪ区間は存在しなくなる。

そして出力周波数Ｆ０が１３以上では、全てのｒｆ（Ａ
ＬＴＪ区間が存在しなくなる。ｒＨＡＬＴＪ区間が存在
しないと、スイッチング回数が減少する例として、第７
図を例に説明すれば、上図に於て、三相とも図示してい
る区間で３回ずつスイッチングしているが、下図ではＵ
相は０回、■相では２回、Ｗ相では２．６回と、減少し
ている。特に出力周波数Ｆ０が第６図の１３以上の時は
スイッチング回数が、１周期あたり１／３回に減少する
長所を有している。それは第１１図で明らかで、Ｕ相の
場合、Ｔ１・Ｆ４の区間は常にｒＨＪの電圧、Ｆ５・Ｆ
７の区間は常にｒＬＪの電圧を出力し、Ｔｏ・Ｔ１区間
、Ｆ４・Ｔ６区間−１及びＴ７Ｔ８区間のみＯＮ・○Ｆ
Ｆして、必要な端子電圧を供給すれば良いので、搬送パ
ルスに応じてスイッチングを行なうのは、この様に１周
期の１／３区間のみとなり、スイッチング素子のスイッ
チング回路は１周期に於て１／３に減少する。

第６図の出力周波数がＦ２からＦ３の間は、スイッチン
グ回数はしだいに減少するが、ＰｏパルスとＰ２ツルス
が非同期な場合には、段階的な減少とはならず、線形的
な減少となり、出力電圧も第６図に示す様に、Ｆ２・Ｆ
３では滑らかに上昇する長所を有している。なお、各出
力周波時の毎秒あたりのスイッチング回数を第１２図に
示す。ここで、３６で示す直線は、搬送パルス数を０１
出力周波数をＦｏとすると、毎秒あたりのスイッチング
回数ＮｓｗはＮ８Ｗ＝ＣｘＦ０　　　　〔回／秒〕となる直線を示す。そしてＦｏがＦ２の点はＮ　ＳＷ　
＝　ＣＸ　Ｆ　２Ｃ回／秒〕となる。次に３７で示す曲
線は、前述の様にスイッチング回数が減少する様子を示
している。３８の直線は前述の様にＮｓｗ＝、、ＣＸ　Ｆ　　　　　Ｃ回／秒）となる直線
を示し、Ｆｏ　Ｆ３の点はＮ８ｗ−５ＣＸＦ３　　　〔回／秒〕となる事を示している。

この様に、ｒＲＵＮコ区間のアドレス数が可変である事
はインバータの出力周波数Ｆ。が高くなっても、スイッ
チング素子のスイッチング回数が増加しない長所になる
。なお、この「ＲＵＮＪ区間のアドレス数の可変は、ｒ
ＨＡＬＴＪデータの採用と、パルス記憶回路２９．３０
の採用で可能となる。

次に、第２図のスイッチング素子の最小ＯＮ時間又は最
小ＯＦＦ時間”ｍｉＮについて、第７図の上面に於ける
３９．４０で説明する。まず３９はｒＨＡＬＴＪ区間の
み「ＨＪを出力し、その前後のＲＵＮ区間のゲートデー
タは全てｒＬＪであるから、第１１図におけるＴ５〜Ｔ
７区間のＵ相の端子電圧に相当し、出力周波数Ｆ。が高
くなるとこの３９の区間は短くなって行く。そして第６
図におけ４１２以上では、この３９は存在する場合、し
ない場合が混在し、１３以上では全く存在しない。この
Ｆ２〜Ｆ３区間に於て、前述の様に、ゲートデータはＰ
２パルス信号でラッチ動作をするラッチｉ第５図３６）
からバッファ３６を軽でスイッチング素子に伝達される
から３９の区間は、このＪ？２ハルス周期の０を含む整
数倍しかあり得ない。つまり、Ｐ２パルスの１周期がＴ
。、Ｎに相当する。故に出力周波数がＦ３以下の時はＴ
ｍｌＮ以上のＰ２ハルス周期を設定すれば、スイッチン
グ素子の同時導通の問題は解決する。

次に４０に示す区間を考える。この区間は、出力周波数
が１３以上の高い時に問題となり、第７図の４０は第１
１図の１６点前後の動作と対応しており、この点前層の
動作で説明すると、Ｕ相の端子電圧は常にｒＬＪ、Ｖ相
の端子電圧は常にｒＨＪから、「ＨＪ　・　ｒｊＪと切
換わる区間、Ｗ相はｒＨＪ・　ｒＬＪと切り換わってい
た状態から常に「ＨＪになる区間で、■相の４０の区間
が一番短いパルス幅になる。このパルス幅は、メモリー
３４の１組のｒ　Ｒ、Ｕ　Ｎ区間」のアドレス数を前述
のとおり１３個とすると、■相の「ゲートデータＪのｒ
ＬＪの数と、Ｐ２パルスのパルス幅で決まり、■相の「
ゲートデータ」のｒＬＪが１個、ｒＨＪが１２個とする
と、Ｐ２パルス幅が４０のパルス幅となり、「ゲートデ
ータ」の「Ｌ」が２個、ｒＨＪが１１個とすると、４０
のノくルス幅はＰ２パルス周期の２個分となる。この状
態は出力周波数Ｆ。が２３以上の高い周波数の時であり
、Ｐ２パルス周期は、Ｆ２以下の時より短くなる。故に
このｗ−トデータ」の「Ｈ」又は「Ｌ」の数を複数以上
を最低とする事で、４ｏのパルス幅が”ｍｉＮ以上とな
る様に出来て、スイッチング素子の同時導通の危険は防
止出来る。

以上をまとめると、搬送パルスは出力周波数の１周期に
於て、出力周波数の可変に対して角度で一定であり、時
間幅で変化する。一方、磁束はＰＵＮ区間のデータの時
間幅に比例し、磁束の変化を一定にさせるＶＶＶＦ制御
に於てはＲＵＮ区間の時間幅を一定にさせなければなら
ず、それを可能ならしめる為に、その差の無駄な時間を
ＨＡＬＴと定めた。そしてそのＨＡＬＴをＲＯＭの１ア
ドレスに記憶させる手段を確立した為に、制御回路が簡
単ながらも高度な内容を持つ、不等幅ＰＷＭ制御方式が
実現される。

【図面の簡単な説明】

第１図は等幅ＰＷＭ制御のタイムチャート図、第２図は
一般的なインバータの逆変換部の概略構成図、第３図は
従来のインバータの電圧−周波数特性図、第４図は従来
の木等幅ＰＷＭ制御のパルス発生方法を示した図、第５
図は本発明による一実施例にかかるブロック図、第６図
は本発明の一実施例にかかる電圧−周波数特性図、第７
図、第９図、第１０図は本発明の実施例にかかるタイム
チャート図、第８図は本発明のパルス記憶回路の回路構
成を示すブロック図、第１ｊ図は三相の線間電圧に関す
るタイムチャート図、第１２図は本発明の実施例による
スイッチング回数−周波数特性図である。２３・−パワーブロック、２４−・・電動機、２７゜２
８゛　パルス発生回路、２９１３ｏ・・・パルス記憶回
路、３４−・・メモリー。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図第２図第３図 ″−ｆ第６図一→出力肩）庶政Ｆ。第９図第ｘ０５１！手続補正書昭和♂７年　７月２３日特許庁長官殿１事件の表示昭和６７年特許願第１５１１１　　号２発明の名称パルス幅変調インバータの制御方式３補正をする者事ＰＩその関係　　　　　　特　　許　　　出　　　願
　　人住　所　　大阪府門真市大字門真１００６番地名
　称　（５８２）松下電器産業株式会社代表者　　　　
山　　下　　俊　　彦４代理人　〒５７１住　所　　大阪府門真市大字門真１００６番地〔連絡先
電話Ｑｂ；［Ｍ３？？１１２１特許分室〕６補正の対象明細書の発明の詳細な説明の欄６、補正の内容素子６」を「スイ・シチング素子６　ＱＢ　Ｊ　と補正
します０３　同書第６１頁第１０行目に記載の「駆形波」を「矩
形波」と補正します０

Claims

【特許請求の範囲】

インバータの出力周波数の周期に比例させた周期を有す
る第１のパルスと、モータの磁束量に比例した周期を有
する第２のパルスとを有し、第２のパルスの複数個を１
組のパルス列として、そのパルス列の時間幅と第１のパ
ルスの周期とを比較し、第１のパルスの周期の方が第２
のパルス列の時間幅より長い場合は、次の第１のパルス
が来た時に、すでに第２のパルス列が終了していること
を第１のパルス記憶回路にて記憶し、逆に第２のパルス
列の時間幅の方が第１のパルスの周期より長い場合は、
第１パルスが存在していたことを第２の記憶回路にて記
憶をすることを特徴とするパルス幅変調インノ〈−夕の
制御方式。−