JPS58129570A - パタ−ン発生装置 - Google Patents
パタ−ン発生装置Info
- Publication number
- JPS58129570A JPS58129570A JP57011355A JP1135582A JPS58129570A JP S58129570 A JPS58129570 A JP S58129570A JP 57011355 A JP57011355 A JP 57011355A JP 1135582 A JP1135582 A JP 1135582A JP S58129570 A JPS58129570 A JP S58129570A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- bit
- data
- section
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 14
- 238000000034 method Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 241000238631 Hexapoda Species 0.000 description 1
- 230000004793 poor memory Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/60—Rotation of whole images or parts thereof
- G06T3/606—Rotation of whole images or parts thereof by memory addressing or mapping
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパターン発生装置に関する。
パターン発生装置からパターンを読み出し、横書キパタ
ーンおよび９０°シフトしたパターンの両方を使用する
場合、横書きパターンと９０＠シフトしたパターンとの
両方をメモリに予め記憶させておき、必要に応じて両方
を読み出して使用しなければならないが、この方法では
大量のパターンを使用する場合にはメモリ数が多くな）
、メモリ使用効率が悪くなるという欠点がある。
ーンおよび９０°シフトしたパターンの両方を使用する
場合、横書きパターンと９０＠シフトしたパターンとの
両方をメモリに予め記憶させておき、必要に応じて両方
を読み出して使用しなければならないが、この方法では
大量のパターンを使用する場合にはメモリ数が多くな）
、メモリ使用効率が悪くなるという欠点がある。
また、他の方法として補助記憶装置（たとえば磁気ディ
スク等）に記憶させておき必要に応じてシフトしたパタ
ーンを読み出して使用する方法もあるが、この方法では
補助記憶装置にシフトし九バター／で記憶させるためパ
ターンをシフトする処通が必要となりスループットに時
間がかかぁという欠点がありた。
スク等）に記憶させておき必要に応じてシフトしたパタ
ーンを読み出して使用する方法もあるが、この方法では
補助記憶装置にシフトし九バター／で記憶させるためパ
ターンをシフトする処通が必要となりスループットに時
間がかかぁという欠点がありた。
本発明の目的は、一種類のパターンから９０”シフトパ
ターンを得ることができるパターン発生装置を提供する
ことにある。
ターンを得ることができるパターン発生装置を提供する
ことにある。
本発明の装置は、ｍｘｍドツトサイズのパターンデータ
の書き込みおよび読み出しが可能なパターン発生装置に
おいて、横書きパターンを記憶しておく記憶部（ＭＭ）
１と記憶部（ＭＭ）１からパターンデータをにビット分
取シ込むレジスタ部（至）２と取シ込んだにビットデー
タのビット操作数の演算および前記記憶部（ＭＭ）１の
アクセス番地の演算を行なう演算部（Ｃ１，Ｃｚ）ｓ、
４、前記レジスタ部Ｃ１＠２かもビット操作で出力され
るビット数と前記演算部（ＣＩ’）３の演算結果のビッ
ト操作数とを比較する比較器６を具え、パターンコード
データおよび前記演算部（Ｃ２）４により、記憶部（Ｍ
Ｍ）１をアクセスして横書きパターンを９０″シフトし
たパターン発生手段を含む。
の書き込みおよび読み出しが可能なパターン発生装置に
おいて、横書きパターンを記憶しておく記憶部（ＭＭ）
１と記憶部（ＭＭ）１からパターンデータをにビット分
取シ込むレジスタ部（至）２と取シ込んだにビットデー
タのビット操作数の演算および前記記憶部（ＭＭ）１の
アクセス番地の演算を行なう演算部（Ｃ１，Ｃｚ）ｓ、
４、前記レジスタ部Ｃ１＠２かもビット操作で出力され
るビット数と前記演算部（ＣＩ’）３の演算結果のビッ
ト操作数とを比較する比較器６を具え、パターンコード
データおよび前記演算部（Ｃ２）４により、記憶部（Ｍ
Ｍ）１をアクセスして横書きパターンを９０″シフトし
たパターン発生手段を含む。
次に、本発明について図面を参照して詳細に説明する。
第１図および第２図を参照すると、パターンコードデー
タ内のシフト情報が無い場合には、横書きパターンのパ
ターンコードデータが記憶部（ＭＭ）１ヘアクセスされ
る。記憶部（ＭＭ）１内では、第３図に示すようなメモ
リ自書ｊｌｋ２ｇに誼幽するメモリ内データ２４を読み
出し、レジスタ部＠２かもバッファ（ト）５へ送られパ
ターン出力データとして出力される（ステップ８および
ｌＯ）。
タ内のシフト情報が無い場合には、横書きパターンのパ
ターンコードデータが記憶部（ＭＭ）１ヘアクセスされ
る。記憶部（ＭＭ）１内では、第３図に示すようなメモ
リ自書ｊｌｋ２ｇに誼幽するメモリ内データ２４を読み
出し、レジスタ部＠２かもバッファ（ト）５へ送られパ
ターン出力データとして出力される（ステップ８および
ｌＯ）。
パターンコードデータ内にシフト情報がある場合には、
パターンコードデータに皺蟲するメモリ内書地２３およ
びそのメモリ内データ２４を読み出すが、このとき、ア
クセスすべき記憶部（ＭＭ）１の番地をムｎとするとＡ
ｎ＆、１−ｊとなる番地を順次アクセスする。ここでｍ
はパターンマトリックスサイズ、ｋは１バイトのビット
数、塩はパターンデータのアクセス順位で１≦五≦ｍと
なシ、ｊはパターンマトリックス中のバイト数を示し、
Ｏ≦ｊ≦ｉとなる。ムｎＫ該幽する番地のパターンデー
タがレジスタ（６）２に読み出された後、蟲データのＬ
８Ｂ（最下位ビット）１ビツトを右ヘシフトし、Ｌ８Ｂ
のビットはバッファ（Ｂ） ５に入力される（ステップ
９．１１．１２．１３および１４）。
パターンコードデータに皺蟲するメモリ内書地２３およ
びそのメモリ内データ２４を読み出すが、このとき、ア
クセスすべき記憶部（ＭＭ）１の番地をムｎとするとＡ
ｎ＆、１−ｊとなる番地を順次アクセスする。ここでｍ
はパターンマトリックスサイズ、ｋは１バイトのビット
数、塩はパターンデータのアクセス順位で１≦五≦ｍと
なシ、ｊはパターンマトリックス中のバイト数を示し、
Ｏ≦ｊ≦ｉとなる。ムｎＫ該幽する番地のパターンデー
タがレジスタ（６）２に読み出された後、蟲データのＬ
８Ｂ（最下位ビット）１ビツトを右ヘシフトし、Ｌ８Ｂ
のビットはバッファ（Ｂ） ５に入力される（ステップ
９．１１．１２．１３および１４）。
シフトを行なう場合、シフト前とシフト後のマトリック
スサイズは等しくなければならないからバッファ（６）
５に入力され九コードパターンデータは比較器（ＣＰ）
６でパターンデータのアクセス順位がパターンマトリッ
クスサイズの規定値ｍに達するまで比較されながら、ス
テップ９がらステップ１４の動作がｍ回行なわれた後、
バッファ＠５から出力される（ステップ１５および１６
）。
スサイズは等しくなければならないからバッファ（６）
５に入力され九コードパターンデータは比較器（ＣＰ）
６でパターンデータのアクセス順位がパターンマトリッ
クスサイズの規定値ｍに達するまで比較されながら、ス
テップ９がらステップ１４の動作がｍ回行なわれた後、
バッファ＠５から出力される（ステップ１５および１６
）。
以上の処理によシシフトパターンの１行分のデータ処理
が行なわれるが、バッファ＠５から出力される場合には
、バイト単位で処理されるので、ステップ９からステッ
プ１５に至る一連の処理かに回必要となる（ステップ１
７．１８および１９）。
が行なわれるが、バッファ＠５から出力される場合には
、バイト単位で処理されるので、ステップ９からステッ
プ１５に至る一連の処理かに回必要となる（ステップ１
７．１８および１９）。
ステップ９からステップ１９１での処１１によシ、シフ
トハターン全体の一パターンが処理されるので、ステッ
プ９からステップ２１の処理をｍ回行ない、横書１１
、＜ターンのシフトは終了する（ステップ２０および２
１）。
トハターン全体の一パターンが処理されるので、ステッ
プ９からステップ２１の処理をｍ回行ない、横書１１
、＜ターンのシフトは終了する（ステップ２０および２
１）。
第３図は１例として８×８マトリツクスサイズの場合を
示したものであるが、番地はＡ１から４を占め、各番地
に対応してそれぞれビットパターンを１６進で表示して
いる。この場合には、ｆｎ 冨ｇ、ｋ＝８．量＝１〜８
、ｊ＝ｏであるから、記憶部（ＭＭ）１のアクセス番地
の順序はＡｌｓＡＭ、Ａｌ５Ａ４、Ａ１５ＡＩ、Ａ７、
Ａ８の順となシ、ＡＩからＡｓの各ドツトパターンデー
タのＬ８Ｂを１ビツトずつ順次右シフトして、ビットパ
ターンを１バイト単位に処理して得られたシフトパター
ンデータを１６進表示した場合を第４図に示している。
示したものであるが、番地はＡ１から４を占め、各番地
に対応してそれぞれビットパターンを１６進で表示して
いる。この場合には、ｆｎ 冨ｇ、ｋ＝８．量＝１〜８
、ｊ＝ｏであるから、記憶部（ＭＭ）１のアクセス番地
の順序はＡｌｓＡＭ、Ａｌ５Ａ４、Ａ１５ＡＩ、Ａ７、
Ａ８の順となシ、ＡＩからＡｓの各ドツトパターンデー
タのＬ８Ｂを１ビツトずつ順次右シフトして、ビットパ
ターンを１バイト単位に処理して得られたシフトパター
ンデータを１６進表示した場合を第４図に示している。
出力装置に出力するために％第４図の１６進表示データ
で示されるシフトパターンデータを得るのが目的である
が、得られたシフトパターンデータを記憶部（ＭＭ）１
に記憶させておくことも可能である。
で示されるシフトパターンデータを得るのが目的である
が、得られたシフトパターンデータを記憶部（ＭＭ）１
に記憶させておくことも可能である。
第１図は本発明の一実施例のブロック図、第２図は本実
施例のフローチャート、第３図は記憶部の内容を示す図
、第４図は実施例の動作を説明する図である。 １・・・・・・記憶部、２・・曲レジスタ部、３．４・
・間演算部、５・・曲バッファ％６・・曲比較器、７〜
２２・・・・・・フローチャートのステップ、２３・・
・・・・メモリ内番地、２４・・・・・・メモリ内デー
タ。 第１図
施例のフローチャート、第３図は記憶部の内容を示す図
、第４図は実施例の動作を説明する図である。 １・・・・・・記憶部、２・・曲レジスタ部、３．４・
・間演算部、５・・曲バッファ％６・・曲比較器、７〜
２２・・・・・・フローチャートのステップ、２３・・
・・・・メモリ内番地、２４・・・・・・メモリ内デー
タ。 第１図
Claims (1)
- ａｔ ｘ ｍドツトサイズのパターンデータの書龜込み
および読み出しが可能なパターン発生装置において、横
書きパターンを記憶しておく記憶部と、前記記憶部から
パターンデータをにビット分ＪＩＪ）込むレジスタ部と
、取シ込んだにビットデータのビット操作数の演算およ
び前記記憶部のアクセス番地の演算を行なう演算部と、
前記レジスタ部からビット操作で出力されるビット数と
前記演算部の演算結果のビット操作数とを比較する比較
器とｔＡえ、パターンコードデータおよび前記演算部に
よシ前記記憶部をアクセスして横書きパターンを９０°
シフトしたパターンを発生することを特徴とするパター
ン発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011355A JPS58129570A (ja) | 1982-01-27 | 1982-01-27 | パタ−ン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011355A JPS58129570A (ja) | 1982-01-27 | 1982-01-27 | パタ−ン発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58129570A true JPS58129570A (ja) | 1983-08-02 |
Family
ID=11775717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011355A Pending JPS58129570A (ja) | 1982-01-27 | 1982-01-27 | パタ−ン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129570A (ja) |
-
1982
- 1982-01-27 JP JP57011355A patent/JPS58129570A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4901285B2 (ja) | 読み出し性能を向上させることができるメモリカード | |
| JPS58129570A (ja) | パタ−ン発生装置 | |
| US5708842A (en) | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external | |
| JP3923010B2 (ja) | メモリ制御回路 | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JP2716254B2 (ja) | リストベクトル処理装置 | |
| JPH04104345A (ja) | Ｅｃｃ機構付主記憶装置の部分書き換えデータの書き込み制御方式 | |
| JP2798492B2 (ja) | リストベクトル処理装置 | |
| JP2618387B2 (ja) | 情報処理装置の試験方法 | |
| JP2845746B2 (ja) | マイクロプログラム制御装置 | |
| JP3787951B2 (ja) | コード変換方法及びこれを用いたコード変換装置 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JP3001545B1 (ja) | ベクトルデータ処理装置 | |
| JP2867482B2 (ja) | 画像処理装置 | |
| JPH04365096A (ja) | 文字パターン発生装置 | |
| JPH04266140A (ja) | アドレス変換バッファ装置 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JPS61250753A (ja) | アドレス拡張方式 | |
| JPS59212972A (ja) | メモリの有効利用方式 | |
| JPH04120640A (ja) | キャッシュメモリ制御回路 | |
| JPS63103342A (ja) | 主記憶制御装置 | |
| JPH0756638B2 (ja) | メモリアドレス空間拡張装置 | |
| JPH0359739A (ja) | 情報処理装置のメモリシステム | |
| JPH09146837A (ja) | キャッシュバイパス回路 | |
| JPH07182514A (ja) | ヒストグラム構築回路 |