JPS5812743B2 - 複数列ラインセンサ - Google Patents

Description

【発明の詳細な説明】 本発明は、光電変換部を複数列密接して配列したライン
センサに関する。

ＣＣＤ（電荷転送装置）ラインセンサは通常第１図に示
すように、中央に多数の７オトゲート電極ＰＧを一列に
配設してなる光電変換部と、その両側に設けたＣＣＤシ
フトレジスタＳＲ１ＡＳＲ２を有し、光電変換部に光像
を投射して発生した電荷を矢印で宗す如く交互に左右の
シフトレジスタＳＲ１，ＳＲ２へ振分け、転送し、出力
側で加え合せて投射光像に対するビデオ出力とする。

この１ライン型のＣＣＤセンサはファクシミリなどでは
充分な光電変換機能を有するが、文字認識装置（ＯＣＲ
）などでは不満足である。

即ちＯＣＲでは認識されるべき文字を書いた書類の紙面
を格子状の画素に分割獣各画素からの白黒情報を光セン
サで受けて電気信号に変換し、該信号を一旦メモリに記
憶した後例えば１文字分の必要な画素情報を読出し、適
当なソフトウエアつまり判断基準に従って文字認識を行
なう。

このような装置では、各画素の白黒情報の隣接画素のそ
れとの関係から、文字線が直線、曲線、上に凸、下に凸
、端などのどの形状であるかを知って文字認識を行なう
。

例えば縦に３つ、横に３つ、計９個の画素を１ブロック
として、その中央の黒画素の周囲全部が白なら該中央の
黒画素はしみなどのノイズと判断して除去し、また中央
の黒画素の両側がやはり黒画素なら縦または横の線と判
断し、という様な方法をとる。

そこで光電変換部にラインセンサを用いると、ラインセ
ンサは１行の文字群を該行方向の多数の線で分割したそ
の１区分（１ライン）を光電変換するだけであるから、
文字認識には該多数の分割区分をすべてラインセンサで
逐次光電変換しメモリに記憶させ、然る後１文字毎の画
素情報をメモリから切出し、文字認識を行なうことにな
る。

従ってそのメモリ量は莫大となり、ソフトウエアも複雑
となる。

そこでＯＣＲのメモリ量を減少しソフトウエアを簡単に
するため、３ライン分同時に読出すことができるライン
センサの出現が強く望まれている，３ラインセンサによ
れば、該センサの出力を用いて直ちに前述の３×３、計
９画素による文字部分認識を行なうことができ、メモリ
は６ビットもあれば充分で、大容量メモリは不要になる
。

か＼るセンサとしては第２図に示す如きセンサが考えら
れる。

ａは第１図に示しだラインセンサを３個並設したもので
あり、ｂは各ラインセンサの両側にあるシフトレジスタ
の一方を除いて片側だけにしたものを３個並設したもの
である。

これらの３ラインセンサは光電変換部ＰＥＣの間に電荷
転送用シフトレジスタＳＲが入るので縦方向画素間隔を
狭くすることができない。

例えば光学的に文字を読取る場合はミリ８本つまりＩｍ
Ｍの巾の部分を８本の走査線で読むのが普通であるが、
これだと１ライン巾は１３０μｍ程度になる。

半導体センサは大型化は難しいので光学系でこれを１／
１０程度に縮少して投射するから１ライン巾は１３μｍ
となり、これが光電変換部ＰＥＣのフオトゲート電極Ｐ
Ｇの巾である。

これに対して転送用のシフトレジスタＳＲ１，ＳＲ２の
巾は５０μｍ程度あり、このようなものが１〜２本介在
しだのでは隣接３ラインではなく、遠く離散した従って
余り相関のない３ラインを読んでしまうことになる。

々お３ラインではなく２ラインセンサならば簡単であり
、これは第２図ｂの１ラインセンサ２つを用い、その光
電変換部を突合せてシフトレジスタ部が外側に来るよう
に配置すればよい。

第２図Ｃに示すセンサはフレームトランスファ方式のセ
ンサであって、光電変換部ＰＥＣに悼フオトゲート電極
ＰＧを必要ライン数並設し、それと同数の転送電極を持
つ一時蓄積部ＴＳをセンサ部に並設し、更にその外側に
出力シフトレジスタＳＲｏを並設する。

撮像に当っては例えば１ｍ８の間光像を光電変換部ＰＥ
Ｃに投射して各フすトゲート部に電荷を発生させ、次に
これを矢印方向に転送して一時蓄積部ＴＳに蓄え、光電
変換部へは再び光像投射して電荷発生を行表わせ、一時
蓄積部からは電荷を１ラインずつシフトレジスタＳＲｏ
へ読出し、該レジスタの電荷を出力側へ転送してビデオ
信号とする。

この装置では光電変換部の画素密度は可及的に大にする
ことができるが、光電変換部と同素子数の一時蓄積部を
必要とし、また読出しは１出力シフトレジスタＳＲｏに
よる１ラインずつとなるだめ、文字認識に必要な例えば
３行３列の画素情報を切出すだめにはやはり多くのメモ
リを必要とする。

第２図ｄの方式は光電変換部ＰＥＣの各縦のフオトゲー
ト列に沿って転送用シフトレジスタＳＲを設け、各レジ
スタの出側を光電変換部に並設した出力シフトレジスタ
に連通させたものであるが、この装置では一時蓄積部は
不要となるものの、フオトゲーｇ群の各縦列に転送用シ
フトレジスタが入るだめ、横方向の画素密度が低下して
しまう。

まだ読出しはやはり１ラインずつとなるのでメモリ量が
大になる。

本発明はか＼る点を改善し、光電変換部を３ライン以上
密接配置し、そして３ライン以上同時読出しが可能であ
り、しかも占有面積が可及的に小さい複数ラインセンサ
を提供しようとするものである。

本発明の複数列ラインセンサは各々一対の平行に延びる
帯状フォトゲート電極を備える光電変換部を複数ライン
以上互いに隣接させて配置し各ラインの画素対応小区分
はラインと直交する方向において整列させてライン間電
荷転送を可能に？し、か＼る光電変換部群に沿ってＣＣ
Ｄシフトレジスタをライン数と同数設け、これらのシフ
トレジスタのチャンネルを前記画素対応小区分と連通さ
せ、各シフトレジスタ間および光電変換部群とシフトレ
ジスタ間にはトランスファゲートを設けたことを特徴と
するが、次に実施例を参照しながらこれを詳細に説明す
る。

第３図は本発明の一実施例を示し、光電変換部群ＰＥＣ
には光電変換部が３ライン密接配置され、各ラインは一
対の平行に延びる帯状フオトゲート電極ＰＧ１，とＰＧ
１２，ＰＧ２１とＰＧ２，ＰＧ３とＰＧ３２を有する。

ＣＳはチャンネルストップで、これにより光電変換部の
各ラインは画素となる小区分（その１つを点線枠ＳＢで
示す）に分割される。

各ラインの小区分はラインと直交する方向即ち図面の上
下方向にセいて連通しており、かつ交互にその上端また
は千端で両側のシフトレジスタ部ＳＲａ，ＳＲｂの各ビ
ットに連通ずる。

両側のシフトレジスタは各々３ライン分あり、各ライン
のシフトレジスタＳＲａ１ｓＳＲＡ２ｔＳＲａａおよび
ＳＲｂ１ｔＳＲｂ２ｓＳＲｂｇは各々蛇行チャンネル型
ＣＣＤからなり、図示形状のチャンネルストップＣＳお
よび一対の平行に延びる帯状電極Ｅ１，Ｅ２を備える。

本発明者ら中の１名の発明に係る蛇行チャンネル型ＣＣ
Ｄの詳細は特開昭５２−５５４７８号公報に説明されて
いる。

各レジスタＳＲａ１とＳＲａ２，ＳＲａ２とＳＲａ３・
・・・・・・・・の問およびレジスタＳＲａ３，ＳＲｂ
１と光電変換部ＰＥＣとの間にはトランスファゲートＴ
Ｇが設けられ、これは光電変換部ＰＥＣとレジスタ間の
電荷受渡しを制御する。

斜線部は電荷の単方向性堰となって電荷を一方向へ転送
させる役割を持つバリャ部である。

各光電変換部の小区分ＳＢはこのバリャで２分されかつ
小区分相互もとのバリャで仕切られる。

シフトレジスタＳＲａ，〜ＳＲｂ３を構成する蛇行チャ
ンネルＣＣＤの中央部分にも図示の如き１ビット（点線
Ｌで示す）に２つずつバリャ部分が設けられる。

シフトレジスタＳＲ，Ａ〜ＳＲａ３の転送電極Ｅ１，Ｅ
２には２相転送電圧φＩＡ１φ２Ａｎ，光電変換部の各
ラインのフオトゲート電極ＰＧ１１とＰＧ１２，ＰＧ２
１とＰＧ２２，ＰＧ３１とＰＧ３２には電荷蓄積及び転
送を制御する電圧φ１１，φＰ２が、またシフトレジス
タＳＲｂ１〜ＳＲｂ３の各転送電極Ｅ１，Ｅ２には２相
転送電圧φＩＢｓφ２Ｂが、更に光電変換部ＰＥＣの図
面上側および下側の各トランスファゲー｝ＴＧにはゲー
ト電圧φＴＲＡ’φＴＲＢがそれぞれ印加される。

これらの電圧の波形を第４図に示す。

次にこのラインセンサの動作を説明すると、撮像期間Ｔ
１においては光電変換部ＰＥＣのフオトゲート電極ＰＧ
１１＋ＰＧ２１，ＰＧ３１には第４図に示す如＜Ｈ（ハ
イ）レベルの電圧φ１，を、ＰＧ１２ＰＧ２２，ＰＧ３
２にはローレベルの電圧φ１。

を印加する。

本例では基板はｎ型であり、従って電極ＰＧ１２，ＰＧ
２２，ＰＧ３２の下部に空乏層が生じ、光像投射により
この部分に光像の明暗に応じて電荷が蓄積される。

勿論電荷はフオトゲート電圧を変えてケートＰＧ１Ａ，
ＰＧ２１−ＰＧ３１の下部へ溜めるようにしてもよい。

電圧φＴＲＡ’φＴＲＢはＨレベルなので各トランスフ
ァゲートＴＧは閉じており、転送電圧φ１Ａ〜φ２Ｂも
Ｈレベルに固定されているので電荷転送は行なわれない
。

か＼る状態を例えばｌｍｓの間続けて充分電荷蓄積を行
なったら転送期間Ｔ２に入り、第４図に示す如く各電圧
を変化させる。

この結果第５図に示すように光電変換部の各ラインの電
極ＰＧ１２，ＰＧ２２，ＰＧ３２の下部に蓄積されてい
た電飢と■と■・・・・・・・・・、■と■と■・・・
・・・・・・および■と■と■・・・・・・・・・は矢
印で示すように光電変換部を転送され、更にトランスフ
ァゲート電極を通ってその上下のシフトレジスタＳＲａ
３，ＳＲａ２，ＳＲａ１およびＳＲｂ１，ＳＲｂ２，Ｓ
Ｒｂ３へ転送される。

この電荷転送の仕方は既知のＣＣＤのそれと全く同じで
あり、一例として電荷の位置とその位置の電極の電圧の
関係を第４図および第５図に■，■，■・・・・・・・
・・を付して示す。

光電変換部ＰＥＣの全電荷は図示の如く３サイクルです
べてシフトレジスタへ転送され、この転送期間Ｔ２が終
了すると、トランスファゲートを閉じてレジスタＳＲａ
１〜ＳＲ，３を各々独立させその出力側へ電荷転送を行
ない、かつ光電変換部ＰＥＣへは光像投射する。

かＸる転送投射期間Ｔ３の後、前記期間Ｔ２に入り以後
、これを繰り返す。

出力側ではレジスタＳＲａ１とＳＲｂｌｓＳＲａ２とＳ
Ｒｂ２ｓＳＲａ３とＳＲｂ３の各出力の和が求められ、
３ライン分のビデオ信号となる。

上記説明から明らかなように本発明によれば、光電変換
部は３ライン分密接配置され、電荷は両側に設けられた
各３ライン分のシフトレジスタにより同時に読出される
。

従ってＯＣＲに用いた場合大容量のメモリを必要とせず
、所望密度で密接したライン間の相関をとって文字認識
を行なうことができる。

勿論光電変換部のライン数は３に限らず任意の複数にす
ることができ、その数に合せて両側のシフトレジスタの
ライン数を変えればよい。

また転送用のシフトレジスタは両側でなく、第２図ｂに
示したように片側のみにしてもよい。

光電変換部ＰＥＣのライン方向の画素数は任意であり、
例えば１０２４画素など所望の個数にすることができる
。

シフトレジスタを構成するＣＣＤは蛇行チャンネル型で
なくてもよいが、通常のＣＣＤでは電極配線が複雑にな
る。

【図面の簡単な説明】

第１図および第２図ａ−ｄは従来のラインセンサの説明
図、第３図は本発明の実施例を示す概略説明図、第４図
および第５図は動作説明図の波形図および部分平面図で
ある。 図面でＰＥＣは光電変換部群、ＰＧ１１〜ＰＧ３２はフ
オトゲート電極、ＳＢは小区分、ＳＲ，１〜ＳＲｂ３は
ＣＣＤシフトレジスタ、ＴＧはトランス７アゲート、Ｅ
１，Ｅ２は転送電極である。

Claims (1)

1. 【特許請求の範囲】 １ 各々一対の平行に延びる帯状フオトゲート電極を備
   える光電変換部を複数ライン以上互いに隣接させて配置
   し、各ラインの画素対応小区分はラインと直交する方向
   において整列させてライン間電荷転送を可能になし、か
   ＼る光電変換部群に沿ってＣＣＤシフトレジスタをライ
   ン数と同数設け、これらのシフトレジスタのチャンネル
   を前記画素対応小区分と連通させ、各シフトレジスタ間
   および光電変換部群とシフトレジスタ間にはトランスフ
   ァゲートを設けたことを特徴とする複数列ラインセンサ
   。 ２ シフトレジスタが一対の、平行な帯状転送電極を備
   える蛇行チャンネル型ＣＯＤであり、該ＣＣＤが光電変
   換部群の両側に並設され、一側の該ＣＣＤの各ビットが
   光電変換部群の整ダルだ偶数個の小区分の奇数番目のも
   のに連通し、他側の該ＣＣＤの各ビットが光電変換部群
   の整列した小区分の偶数番目のものに連通ずることを特
   徴とした特許請求の範囲第１項記載の複数列ラインセン
   サ。