JPS58127322A - ステツパ−アライナのアライメント方法 - Google Patents
ステツパ−アライナのアライメント方法Info
- Publication number
- JPS58127322A JPS58127322A JP57008937A JP893782A JPS58127322A JP S58127322 A JPS58127322 A JP S58127322A JP 57008937 A JP57008937 A JP 57008937A JP 893782 A JP893782 A JP 893782A JP S58127322 A JPS58127322 A JP S58127322A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- wafer
- chip
- center
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000006073 displacement reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 241000257465 Echinoidea Species 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、転与物を被転写物に光学的に重ね合わせて転
写するために用いるステップアンドリピート型アライナ
（以下、ステッパーアライナと称す。）のチップアライ
メント橡構に関する。
写するために用いるステップアンドリピート型アライナ
（以下、ステッパーアライナと称す。）のチップアライ
メント橡構に関する。
半導体素子製造において、転写物であるホトマスクパタ
ーンと禎転尊物であるウェハパターンとのアライメント
作業があるつそして、このマスク上に描画されたパター
ンをウェハ上に転写する際従来、ステッパーアライナを
用いて数回に分割し転写する方式が用いられているし以
下、分割した１回を１チツプと呼ぶ。）。この方式では
、ｌテップについて第１図（Ｍｌ、 （ｂｌに示すよう
に、転写物（マスク）パターンｌに対する被転写物（ウ
ェハ）パターン２のＸ方向、Ｙ方向のアライメン）Ｙ行
なっている。
ーンと禎転尊物であるウェハパターンとのアライメント
作業があるつそして、このマスク上に描画されたパター
ンをウェハ上に転写する際従来、ステッパーアライナを
用いて数回に分割し転写する方式が用いられているし以
下、分割した１回を１チツプと呼ぶ。）。この方式では
、ｌテップについて第１図（Ｍｌ、 （ｂｌに示すよう
に、転写物（マスク）パターンｌに対する被転写物（ウ
ェハ）パターン２のＸ方向、Ｙ方向のアライメン）Ｙ行
なっている。
このＸ方向とＹ方向のアライメントを行なうことにより
パターンのアライメント誤差は小さくなる。しかしアラ
イメント誤差の回転方向成分が消えない限り、その誤差
成分は０とならない。従来チップの大きさが小さいこと
から回転方向のアライメント誤差を見逃していた。
パターンのアライメント誤差は小さくなる。しかしアラ
イメント誤差の回転方向成分が消えない限り、その誤差
成分は０とならない。従来チップの大きさが小さいこと
から回転方向のアライメント誤差を見逃していた。
本発明は、チップアライメントに回転方向アライメント
を加えることによりアライメント精度を向上させること
を目的とするものである。以下、実施例に従い本発明を
説明する。
を加えることによりアライメント精度を向上させること
を目的とするものである。以下、実施例に従い本発明を
説明する。
箇数点の位置関係を検出する一例として、第２図（１）
に示すように、１チツプの１郭３内に距離Ａだけ離れた
２個のターゲットＰ、Ｑを置く。このターゲットＰ、
Ｑは、マスク上のパターン（マスクパターン１）とウェ
ハ上のパターン（ウェハパターン２１’重ね合わせるた
めに用いる合わせ！−クである。そこで、ＸＹ方向のア
ライメント後このウェハ上のターゲットＰ、 Ｑとマス
ク上のターゲットＰ、 Ｑとの変位Ｘ、、Ｙ、、Ｘ、
、Ｙ。
に示すように、１チツプの１郭３内に距離Ａだけ離れた
２個のターゲットＰ、Ｑを置く。このターゲットＰ、
Ｑは、マスク上のパターン（マスクパターン１）とウェ
ハ上のパターン（ウェハパターン２１’重ね合わせるた
めに用いる合わせ！−クである。そこで、ＸＹ方向のア
ライメント後このウェハ上のターゲットＰ、 Ｑとマス
ク上のターゲットＰ、 Ｑとの変位Ｘ、、Ｙ、、Ｘ、
、Ｙ。
を投影光学系を通し第２図（ｂｌ、 （Ｃ）で示すよう
に、１例として光電的に調定する。この変位から次式を
用い回転方向誤差０が求められる。
に、１例として光電的に調定する。この変位から次式を
用い回転方向誤差０が求められる。
この誤差θを第３図（ａｌ、 （ｂ）Ｋ示すようにウェ
ハな回転することにより補正する。更にそれＫより発生
するチップの中心のｉスフ中心からの変位ΔＸ。
ハな回転することにより補正する。更にそれＫより発生
するチップの中心のｉスフ中心からの変位ΔＸ。
ΔＹを次式により補正する。なお、０はウェハの回転中
心ｒ ＸｅＹは回転補正前のチップ中心座標。
心ｒ ＸｅＹは回転補正前のチップ中心座標。
ｘ′、ｙ′は回転補正後のチップ（ウェハ上）中心座標
である。
である。
ΔＸ−ｘ−ｘ’−ｘ−（ｘＣｏ、θ−７＠ｉｎ’）ある
いは、この誤差０をマスクを回転することで補正するこ
ともできる。回転補正修了後、更にＸ、 Ｙ方向のア
ライメントを繰り返すことでアライメント精度は、向上
する。以上のアライメントで従来のＸ、 Ｙ方向アラ
イメントでは、補正できなかった回転方向の誤差成分が
修正でき、これにより、アライメント精度向上の効＊を
得ることができる。以上に示した本発明のアライメント
実施例ｖ７０チャート第４図に示す。
いは、この誤差０をマスクを回転することで補正するこ
ともできる。回転補正修了後、更にＸ、 Ｙ方向のア
ライメントを繰り返すことでアライメント精度は、向上
する。以上のアライメントで従来のＸ、 Ｙ方向アラ
イメントでは、補正できなかった回転方向の誤差成分が
修正でき、これにより、アライメント精度向上の効＊を
得ることができる。以上に示した本発明のアライメント
実施例ｖ７０チャート第４図に示す。
なお、本発明は、前記実施例に＠定さｆない。
すなわち、パターンの検出方法はレーザー元の回折ある
いは、反射光の集光などの他の例によっても可能であり
、検出パターン形状もそれにより駆足されない。また回
転補正については、近似的な方法あるいは、ウニへの変
形を考慮した方法などもある。
いは、反射光の集光などの他の例によっても可能であり
、検出パターン形状もそれにより駆足されない。また回
転補正については、近似的な方法あるいは、ウニへの変
形を考慮した方法などもある。
本発明の応用例としては、光を用いたステッパーアライ
ナの他ＫＸＩｉＶ用いたステッパーアライナなどがあり
、ステッパーアライナ全般に過用できる。
ナの他ＫＸＩｉＶ用いたステッパーアライナなどがあり
、ステッパーアライナ全般に過用できる。
第１図（Ｊｕｌ、 （ｂ）は従来のステッパーアライナ
におけるアライメント前後のパターン例を示す説明図、
第２図（Ｍｌ〜（Ｃ１は本発明の一実施例によるステッ
パーアライナにおけるアライメント方法を示す図であっ
て、同図（ａ）はチップ内のターゲット位置な示す説明
図、同図（ｂａｔ （ｃｌはＸＹ方向のアライメント後
におけるターゲラ）Ｐ、Ｑのずれを示す拡大説明図、第
３図（ａｔ、 （ｂｌは同じくＸＹ方向アライメント後
の回転方向補正アライメント前ＩＩ！を示す説明図、第
４図はそのフローチ々−トである・ｌ・・・マスクパタ
ーン、２・・・ウェハパターン、３・・・チップの画郭
、Ｐ、Ｑ・・・ターゲット。 第 １ 図 （’ａ−） （４ジ 第 ２ 図 （０−） （１−ン
（Ｃ）第 ３ 図 （４）
におけるアライメント前後のパターン例を示す説明図、
第２図（Ｍｌ〜（Ｃ１は本発明の一実施例によるステッ
パーアライナにおけるアライメント方法を示す図であっ
て、同図（ａ）はチップ内のターゲット位置な示す説明
図、同図（ｂａｔ （ｃｌはＸＹ方向のアライメント後
におけるターゲラ）Ｐ、Ｑのずれを示す拡大説明図、第
３図（ａｔ、 （ｂｌは同じくＸＹ方向アライメント後
の回転方向補正アライメント前ＩＩ！を示す説明図、第
４図はそのフローチ々−トである・ｌ・・・マスクパタ
ーン、２・・・ウェハパターン、３・・・チップの画郭
、Ｐ、Ｑ・・・ターゲット。 第 １ 図 （’ａ−） （４ジ 第 ２ 図 （０−） （１−ン
（Ｃ）第 ３ 図 （４）
Claims (1)
- １、ステッパーアライナにおけるアライメント方法にお
いて、転与物パターンと普転写物バｐ−ｙのＸＹ方向の
アライメントを終了した時点で両パターンの回転方向の
ずれ＃を検出して回転方向の修正アライメントを行ない
、さらに再び両パターンのＸＹ方向の修正アライメント
を行なうことを特徴とするステッパーアライナのアライ
メント方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008937A JPS58127322A (ja) | 1982-01-25 | 1982-01-25 | ステツパ−アライナのアライメント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57008937A JPS58127322A (ja) | 1982-01-25 | 1982-01-25 | ステツパ−アライナのアライメント方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58127322A true JPS58127322A (ja) | 1983-07-29 |
Family
ID=11706578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57008937A Pending JPS58127322A (ja) | 1982-01-25 | 1982-01-25 | ステツパ−アライナのアライメント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127322A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179745A (ja) * | 1984-02-28 | 1985-09-13 | Nippon Kogaku Kk <Nikon> | パターン転写方法、及び転写装置 |
| JPS61131441A (ja) * | 1984-11-30 | 1986-06-19 | Canon Inc | アライメント装置及び方法 |
| JPS63118A (ja) * | 1986-01-31 | 1988-01-05 | Canon Inc | 位置合わせ方法 |
| US5050111A (en) * | 1984-10-18 | 1991-09-17 | Canon Kabushiki Kaisha | Alignment and exposure apparatus and method for manufacture of integrated circuits |
-
1982
- 1982-01-25 JP JP57008937A patent/JPS58127322A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60179745A (ja) * | 1984-02-28 | 1985-09-13 | Nippon Kogaku Kk <Nikon> | パターン転写方法、及び転写装置 |
| US5050111A (en) * | 1984-10-18 | 1991-09-17 | Canon Kabushiki Kaisha | Alignment and exposure apparatus and method for manufacture of integrated circuits |
| JPS61131441A (ja) * | 1984-11-30 | 1986-06-19 | Canon Inc | アライメント装置及び方法 |
| JPH0334846B2 (ja) * | 1984-11-30 | 1991-05-24 | Canon Kk | |
| JPS63118A (ja) * | 1986-01-31 | 1988-01-05 | Canon Inc | 位置合わせ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6269322B1 (en) | System and method for wafer alignment which mitigates effects of reticle rotation and magnification on overlay | |
| JPH01309324A (ja) | 露光装置および位置合わせ方法 | |
| JP2646412B2 (ja) | 露光装置 | |
| US5792580A (en) | Method of aligning reticle pattern | |
| JP2610815B2 (ja) | 露光方法 | |
| JPH09260250A (ja) | 露光装置および露光方法 | |
| JPH0140492B2 (ja) | ||
| US6558852B1 (en) | Exposure method, reticle, and method of manufacturing semiconductor device | |
| JPS58127322A (ja) | ステツパ−アライナのアライメント方法 | |
| JPS6254434A (ja) | 露光方法 | |
| JP2868548B2 (ja) | アライメント装置 | |
| JP2860567B2 (ja) | 露光装置 | |
| JPH1079333A (ja) | 位置合わせ方法 | |
| JPH1152545A (ja) | レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法 | |
| JP2000106345A (ja) | 露光装置及びその露光装置により製造されたデバイス、並びに露光方法及びその露光方法を用いたデバイス製造方法 | |
| JPH02152220A (ja) | 位置合せ方法 | |
| JP2000031053A (ja) | 露光装置及びその露光装置により製造されたデバイス、並びに露光方法及びその露光方法を用いてデバイスを製造する方法 | |
| JP2882821B2 (ja) | アライメント装置 | |
| JPH05144703A (ja) | 縮小投影露光装置 | |
| JPH06151275A (ja) | 半導体装置の製造方法 | |
| JP3374456B2 (ja) | 位置合わせ方法及び露光方法 | |
| JPH03110818A (ja) | アライメント装置 | |
| JPH03187212A (ja) | マスクの位置合わせ方法 | |
| JPH01216527A (ja) | 縮小投影露光装置のアライメント方式 | |
| JPS62115164A (ja) | パタン形成方法およびその装置 |