JPS58125298A - 低消費電力デジタル・レベル・シフタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 １、発明の分野 本発明はデジタル・レベル・シフタに関するものである
。より具体的にいえば、０ＭＯ８低電力レペルシ７夕に
関するものである。

２、先行技術の説明 ］１１Ｐ１１０Ｍ　、すなわち、消去可能ゾロダラム可
能読出し専用メモリのような集積回路は、消費電力を非
常に小さくすることができるので、相補金属。

酸化物半導体（０Ｍ０８）技術を用いて製造することが
よく行なわれる。ＰチャンネルＭＯ８ＣＰＭＯＢ　）、
ＮチャンネルＭＯ８（ＮＭＯ８）　、またはバイポーラ
技術のような他の製造技術は、相当する０ＭＯ８装置よ
りも何桁も大きな電力を消費することができる。

１ｉＰＲＯＭ装置の場合、この装置をプログラムするた
めに、浮動デートに電子を注入するのに、全体として、
比較的高い電圧（２０ポルト程度）を必要とする。けれ
ども、大低の論理機能はもつと低い電圧、典型的には５
ボルトで動作する。したがって、ｌＰＲＯＭをプログラ
ムするために、５ポルト電圧レベル（これは論理高レベ
ル、すなわち、論理「１」状態に対応する）をもつと高
い電圧レベル、例えば２０ボルトに移行させることが必
要である。

典型的な先行技術によるデジタル・レベル・シフタが第
１図に示されている。この回路は１つのＮチャンネルト
ランジスタと１つのＰチャンネルトランジスタから成る
相補対トランジスタを有しており、この相補対トランジ
スタはデジタル入力信号を反転する。それから、この反
転された信号は第２相補トランジスタ対によって再反転
される。

この第２トランジスタ対は典型的にはより大きな電源電
圧に接続されていて、大きな出力電圧かえられる。この
構漬体は、もし第２相補トランジスタ対の入力のｆｊ号
の状態がＮチャンネルトランジスタをオンにする場合に
は、典型的なＰチャンネルトランジスタ閾値電圧の結果
として、Ｐチャンネルトランジスタもまた通常オンにな
るという欠点をもっている。対の中のトランジスタが両
方ともオンになると、電圧源からアースへの電流路がで
き、好ましくない電力消費が生ずることになる。

装置により消費される電力を最小にするための基本的方
法の１つは、入力信号が１つの状態に止っている時、電
圧源からアースへの直接の電流路が存在しないようにす
ることである。けれども、先行技術によるレベル・シッ
クの特性のために、入力信号が一足のままであっても、
第２相補トランジスタ対を進して′眼力が消費される。

本発明の概要 本発明の目的は、大きく異なる電源電圧をもち０ＭＯ５
技術を用いて集積可能であり、一方直流電力消費が事実
上ゼロである回路をもったデジタル・レベル・シックを
得ることである。

本発明の好ましい実施例は、少なくとも１つのトランジ
スタに接続されたラッチ回路をそなえた１対の相補トラ
ンジスタを有している。このトランジスタ対は先行する
一理段の電源電圧より大きな電源電圧をもった電源に接
続され、それによりこの相補対の出力の電圧レベルがよ
り高い値に移行する。もしデジタル入力信号の論理状態
が相補対のトランジスタのうちの１つをオンにするよう
なものであるならば、本発明のラッチ回路により、人力
が遷移するのが完了した後は、他方のトランジスタがオ
フになる。したがって、電源とアースとの間に直流電流
路ができるのが防止され、したがって、入力１ｊ号がＩ
Ｉｉ移してから次に遡移するまでの闇は、電力消費は事
実上ゼロとなる。

実施例の説明 第１図は、先行技術によるデジタル・レベル・シックの
１例を１０で全体的に示している。シフタ１０は第１反
転器１２を有している。この反転器はＰチャンネルＭＯ
ｆ９　）ランジスタ１４とＮチャンネルＭＯ８）ランゾ
スタ１６を有し、これらのトランジスタは相補ＭＯＳ対
、すなわち、０ＭＯ８対をつくっている。Ｐチャンネル
トランジスタ１４のソースはｖｏ。で示された第１電源
電圧に接続され、Ｎチャンネルトランジスタ１６のソー
スはアースに接続され、そしてトランジスタ１４のドレ
インとトランジスタ１６のドレインは出力１８に接続さ
れる。この例では、電源′電圧ｖ０゜は５ざルトである
。

デジタル人力１ば号が人力２０に供給される。この入力
はトランジスタ１４および１６のデートに送られる。も
し２０でのデジタル人力信号の電圧レベルが高レベル（
典型的には、５ざルト。これは高論理状態、すなわち、
「１」論理状態に対応する）ならば、Ｎチャンネルトラ
ンジスタ１６はオンになり、出力１８はアース電位に引
下げられる。アース電位は低１ｉｕａｉｔ状態である。

したがって、入力信号は反転される。電源電圧Ｖ　と高
論塊状Ｏ 態の電圧レベルがいずれも５ボルトである場合、高入力
信号はＰチャンネルトランジスタ１４をオフにするであ
ろう。Ｐチャンネルトランジスタ１４がオフになり、そ
してＮチャンネルトランジスタ１６がオンになると、電
源■　とアースとのＯ 間には直接の電流路はないから、反転器１２で消費され
る電力は非常に小さい。逆に、論理低レベル入力信号（
典型的には、ぜロボルト）の場合には、Ｐチャンネルト
ランジスタ１４はオンになり、そしてＮチャンネルトラ
ンジスタ１６はオフになり、このために出力１８はほぼ
電源電圧■　のしＯ ベルに引上げられる、すなわち、論理高レベルに引上げ
られる。

入力２０のデジタル信号の電圧レベルをシフトするため
のシフタ１ｏは、第２反転器２２を育している。この第
２反転器は、１対のＰチャンネル０ＭＯ８）ランシフタ
２４およびＮチャンネル０Ｍ０Ｓトランジスタ２６を有
している。反転器２２は出力１８の反転された信号を再
び反転し、したがって、このシアタ１０の出力２８にお
けるデジタル出力信号は、２０における入力信号の崗理
状態と同じである。反転器２２は第２電源電圧ｖＰｐに
接続されている。この１ｓ２電源電圧ｖｐｐはｖｏ。よ
りも高い電圧レベルにあり”　ｐｐの典型的な値は２５
ポルトである。

２０における論理高レベルデジタル入力信号は反転され
て、出力１８では論理低レベルになり、それにより反転
′ａ２２のＰチャンネルトランジスタ２４がオンになり
、そして出力２Ｂは第２電源電圧′ｖｐＩ、のレベルに
は鵞なる、すなわち、はソ２５ボルトになる。このよう
に、シフタ１０は論理高レベルデジタル信号のレベルを
５ボルトから２５ポルトに移行させる。

けれども、もし２０におけるデジタル入力信号が１Ｉｌ
ｉ埋低レベルであるならば、このＧｔ号は反転されて出
力１８では論理高レベルになり、このために反転Ｗ２２
のＮチャンネルトランジスタ２６がオンになり、そして
出力２８はアース電位、すなわち、論理低レベルに引下
げられる。１８における＊［高レベルの電圧レベルはは
鵞電源電圧Ｖ、。

（５ポルト〕であるから、１８における論理高レベルの
電圧レベルは、２５ポルトというずっと大きな電源電圧
ｖｐｐに接続されているＰチャンネルトランジスタ２６
をオフにするには不十分である。

したがって、Ｎチャンネルトランジスタ２６がオンであ
る時、Ｐチャンネルトランジスタ２４のデート・ソース
間電圧は約−２０＆ルトである。この−２０ボルト電圧
はその閾値電圧を越えている。

その結果、トランジスタ２４はオンのままであり、そし
て電源電圧ｖｐｐから、Ｐチャンネルトランジスタ２４
およびＮチャンネルトランジスタ２６を通り、アースに
達する電流路が完成する。したがって、この定常状態に
おいては過剰な電力が消費される。

第２図は本発明によるデジタル・レベル・シフタ回路の
好ましい実施例であって＼４０で全体的に示されている
。このレベル・シフタは、定常状態において、はとんど
直流電力を消費しない、または全く消費しない。このレ
ベル・シフタ４０は、例えば、低電圧論理回路と消去可
能プログラム可能続出し専用メモリ（ｌＰＲＯＭ　）の
間のインタフェースとして、装置をプログラムするため
に、Ｍ　ＰＲＯＭの浮動デートに電子を注入するのに必
要な高電圧を供給するのに用いることができる。けれど
も、本発明のレベル・シフタは、異なる電圧レベルをも
った２個またはもつと多くの電源を用いた論理回路に対
して、いろいろと応用できることを断っておく。例えば
、入力論理レベルが反転器の電源電圧より低い回路に応
用することができる。

例示された実施例では、デジタル・レベル・シフタ４０
はモノリシック集積回路チップの一部分として製造する
ことができる。シック４０は反転器４２を有、している
。反転器４２は、０ＭＯ８）ランシフタ対を構成するＰ
チャンネルトランジスタ４４とＮチャンネルトランジス
タ４６を有する。

Ｐチャンネルトランジスタ４４のソースは電源電圧ｖ０
゜（この場合も、５ポル））に接続され、そしてＮチャ
ンネルトランジスタ４６のソースはアースに接続される
。このデジタル・レベル・シフタ４０は入力４８を有し
ており、この入力は、反私益４２の０Ｍ０８）ランシフ
タ４４および４６のデートに接続される。０Ｍ０ｉ９　
）ランシフタ４４および４６のドレインは出力５０に接
続され、そしてこの出力５０は、第２反転器５２の別の
ＯＭ　ＯＳトランジスタ対のｒ−）に対し入力として接
続される。反転器５２の０Ｍ０Ｂ　、）ランシフタは、
Ｐチャンネルトランジスタ５４とＮチャンネルトランジ
スタ５６を有している。これらのトランジスタはまた電
源電圧ｖ０゜およびアースにそれぞれ接続される。０Ｍ
Ｏ８）ランシフタ４４および４６の出力５０と０ＭＯ８
）ランシフタ５４および５６のデートとの接続点はＡで
示され、そしてトランジスタ５４と５６の出力の接読点
はＢで示される。

第２図において、シフタ４０は便宜上反転器４２を有す
るものとして図示した。この反転器は、出力６８に同じ
論理状態を実現するために、４８における入力信号の論
理状態の２回反転を実現する役割を果たす。実際には、
この反転器はこのシフタに先行する回路内に含めること
ができる。以下の説明かられかるように、反転器４２は
レベル・シフト機能に寄与することはない。

デジタル・レベル・シフタ４０は、ラッチ回路５８をさ
らに有している。このラッチ回路は、論理高レベル入力
信号の電圧レベルをより高い電圧レベルに移行させ、そ
して電力を消費する電流路ができるのを防止するために
、特定のトランジスタをオフにラッチする。ラッチ回路
５８は反転器４２および５２に接続される。ラッチ回路
は１対の交差接続Ｐチャンネルトランジスタ６０および
６２を有している。このＰチャンネルトランジスタ６０
および６２のおのおののソースは、第２電源電圧Ｖ　に
接続される。この第２電源電圧ｖＰｐｐ は、この実施例では、やはりは鵞２５ボルトである。ト
ランジスタ６０のドレインのところのＰチャンネルトラ
ンジスタ６０の出力は、接続点０において、父差接続Ｐ
チャンネルトランジスタ６２のゲートに接続される。同
上ように、Ｐチャンネルトランジスタ６２の出力は、接
続点りにおいて、Ｐチャンネルトランジスタ６０のデー
トに接続される。ラッチ回路５８は、ざらにＮチャンネ
ル分離トランジスタ６４を有している。この分離トラン
ジスタ６４−は接続点ムにおける反転器４２の出力を、
接続点りにおいて、トランジスタ６ｏのゲートおよびト
ランジスタ６２の出力に接続する。

同様に、第２Ｎチャンネル分離トランジスタ６６は、接
続点Ｂにおける反転器５２の出力を、接続点０において
、トランジスタ６２のデートおよびトランジスタ６０の
出力に接続する。最後に、デジタル・レベル・シフタ４
０は、接続点０において、出力６８を有し、この出方に
、レベルが移行したデジタル出力ＩＪ号かえられる。

デジタル・レベル・シフタ４０の動作を全体的に説明す
るために、例えば、論理低レベルデジタル入力（ｇ号が
反転器４２の入力４８にあるとする。

また、論理低レベルデジタル入力信号はゼｔ２ボルトの
電圧レベルであり、そして論理高レベルデジタル入力信
号は５ボルトの電圧レベルであるとする。したがって、
入力４８に論理低レベル信号が入ると、それは反転器４
２によって反転され、接続点Ａに論理高レベルが現れる
。それは、この時Ｐチャンネルトランジスタ４４がオン
になり、そしてＮチャンネルトランジスタ４６がオフに
なり、接続黒人が５ボルトの１１源電圧Ｖ　に引上げら
れ０口 るからである。接続点Ａが５ボルトのｌ１１１理高レベ
ル状態になると、第２反転器５２のＮチャンネルトラン
ジスタ５６がオンになり、接続点Ｂはアース電位に引下
げられ、これは＠理低レベルを表す。

Ｎチャンネルトランジスタ５６がオンになる時、アース
への直接の電流路ができるのを防止するために、（トラ
ンジスタ５６をそれぞれ電源Ｖ　まＯ たはｖｐｐに接続している）Ｐチャンネルトランジスタ
５４および６０の両方がオフになることが好ましい。反
転器５２のＰチャンネルトランジスタ５４がオフになる
ことはすぐにわかる。それは、接続点Ａの電圧は５ざル
ト（＠理高レベル）にあり、そしてトランジスタ５４の
ｒ−）・ソース電圧Ｖ。Ｓがゼロであるからであり、そ
してＶ　がまＯ た５ボルトであるがらである。

第２図の回路の動作は、Ｐチャンネルトランジスタ６０
がまたオフになるように行なわれる。接続点Ｂが論理低
レベル状態（ゼロボルト）にある時、電源電圧ｖ０゜が
分離トランジスタ６６のデートに加わって分離トランジ
スタ６６がオンになるから、接続点ａはまたゼロボルト
になるであろう。

（デジタル・レベル・シフタ４０の出力６８における論
理低レベルデジタル信号が、入力４Ｂに論理低レベルデ
ジタル信号が入ってきたときの希望の出力状態である。

）接続点０のゼロ電圧はＰチャンネルトランジスタ６２
のｒ−）にフィードバックされ、そしてトランジスタ６
２をオンにする。

その結果、接続点りはは！′電源電圧ｖ　１すなわｐ ち、２５ポルトに引上げられる。トランジスタ６０のデ
ートは接続点りに接続されているので、トランジスタ６
０のゲート・ソース電圧Ｖ。Ｓがゼロになり、Ｐチャン
ネルトランジスタ６０はオフになる。このように、トラ
ンジスタ６２はラッチとしての役割を果たす。すなわち
、相補Ｎチャンネルトランジスタ５６がオンである時、
Ｐチャンネルトランジスタ６０がオフにラッチされる。

Ｐチャンネルトランジスタ５４および６０がオフになる
と、電源電圧ｖ０゜またはｖｐｐからオン状態のＮチャ
ンネルトランジスタ５６への電流路は存在せず、したが
って、この電流路による電力消費もないことがわかる。

入力接続点Ａが５ボルトであり、そして分１１Ｎチャン
ネルトランジスタ６４のデートが５ポルＦの電源電圧■
。。に接続されていると、トランジスタ６４のｒ−）・
ソース電圧ｖ６８はけ！ゼロボルトであり、それにより
トランジスタ６４がオフになり、接続点Ａおよび反転器
４２と５２が接続点りの高電圧から分離される。このこ
とにより、反転器４２のオフ状態Ｎチャンネルトランジ
スタ４６が保画される。それは２５ボルトという電圧は
トランジスタ４６のブレーク・ダウン電圧を越えている
からである。分離トランジスタ６４によって保護作用か
えられるので、Ｎチャンネルトランジスタ４６をより低
いブレーク・ダウン電圧をもったトランジスタで製造す
ることができる。このことにより、トランジスタ４６を
より小型につくることができ、それにより、モノリシッ
クチップ上のデジタル・レベル・シフタの集積度を大き
くすることができる。接続点Ａを高電圧から分離するこ
とにより、Ｐチャンネルトランジスタ４４を通って、■
　電源からＶ。。電源への直接経路のｐ できるのが防止される。

デジタル・レベル・シフタ４０の入力４８に論理高レベ
ルデジタル入力信号がある場合、反転器４２のＮチャン
ネルトランジスタ４６がオンになりそしてＰチャンネル
トランジスタ４４がオフになり、それで４８の信号が反
転され、接続点Ａに論理低レベルが現われる。接続点Ａ
がゼロボルトになると、反転器５２のＮチャンネルトラ
ンジスタ５６がオフになり、そしてＰチャンネルトラン
ジスタ５４がオンになり、それにより、接続点Ｂは電源
電圧ｖ０゜に引上げられる、すなわち、論理高レベル状
態になる。

接続点Ａの論理低レベルは、トランジスタ６４を通り、
接続点りに伝達され、そしてＰチャンネルトランジスタ
６０をオンにする。Ｐチャンネルトランジスタ６０がオ
ンになると、接続点０とデジタル・レベル・シフタ４０
の出力６８は電源電圧■　、すなわち、２５ポルトまで
引上げられ、ｐ 人力４８に加えられた５ポルト論理高レベルが、出力６
８において、要求された２５ポルト論理高レベルに移行
される。出力６８の高電圧により、分離トランジスタ６
６はオフになる。それは、ｒ−ト・ソース電圧Ｖ。Ｓが
負になるからである。分離トランジスタ６６がオフにな
ると、オフ状態Ｎチャンネルトランジスタ５６は接続点
Ｏの高電圧によるブレーク・ダウンから保護され、そし
てまたＶ　からｖｏ。への直接の電流路のできることが
ｐ 防止される。接続点Ｏの電圧が２５ボルトであるので、
Ｐチャンネルトランジスタ６２がオフになり、したがっ
て、電源電圧Ｖ　からＰチャンネルｐ トランジスタ６２を通ってオン状ＭＭチャンネルトラン
ジスタ６４および４６への直接の電流路はできない。し
たがって、ラッチ回路５８のＰチャンネルトランジスタ
６０は、反転器４２のＮチャンネルトランジスタ４６が
オンである時、Ｐチャンネルトランジスタ６２をオフに
ラッチする・したがって、−理低レベル入力の場合のよ
うに、論理高レベル入力の場合にも、電力は事実上消費
されない。

このデジタル・レベル・シフタ回路４０は、２つの異な
るモードで動作することができる。その第１モードでは
、前記のように電源電圧が２５ボルトに保持される。も
う１つのモードでは、電源電圧Ｖ　の電圧レベルは、デ
ジタル入力信号の論ｐ 理状態が遷移中の間、電源電圧ｖ０゜（すなわち、約５
ボルト）と同じ電圧レベルに保持される。デジタル入力
信号が定常状態に達した時、ｖｐｐにある電圧をより高
い２５ポルトレベルに引き上げることができる。電源電
圧ｖｐｐの電圧レベルをより低い電圧に保つことは、入
力が遷移するさいの電力消費を小ざ＜シ、シたがって、
ラッチ回路５８の動作を加えると、電力消費は全体とし
ては入力信号が遷移する時でのみ起こる。

回路４０で消費される電力は゛全接続点電気容量０、遷
移による電圧変化ｖ１および電圧遷移の平均周波数ｆか
ら推定することができる。推定された消費電力Ｐは式Ｐ
＝”−０Ｖ２ｔ　　によって表される。

この電力は回路の内部電気容量の充放電に用いられる電
力である。

第３図は、接続点Ａの入力デジタル信号が／ｌＩＩ理低
レベルから論理高レベルに変化しそして論理低レベルに
戻った時、シフタ回路４０のいろいろな接続点の電圧の
変化を時間に対して示したものである。６８（接続点Ｏ
）の出力電圧はＶ。Ｕｌで示された波形で表される。こ
こで、波形の関係を明確にするために、第２電源電圧ｖ
１）Ｉ）はｖｏ。（５ポルト）に等しいとする。

１つの入力論理状態から他の論理状態に遷移するさいに
、各相補対のうちの１つのトランジスタがオフになり、
一方、この対の他のトランジスタオンになる、またはそ
の逆の過程がある。例えば、高レベル入力信号から低レ
ベル入力に遷移するさい、Ｐチャンネルトランジスタ６
０がオフになり、そしてＮチャンネルトランジスタ５６
がオンになる。したがって、Ｎチャンネルトランジスタ
５６および６６は、Ｐチャンネルトランジスタ６０によ
って運ばれる電流を流すことが要求される。したがって
、この好ましい実施例のＮチャンネルトランジスタ５６
および６６は、このような遷移のさいに、Ｐチャンネル
トラレジスタの電流を流すのに十分の電流容量をもつよ
うに設計され、それにより、トランジスタ５６を通り電
流が流れ、従って接続点ａは速くアース電位になるであ
ろう。

このことにより確実にＰチャンネルトランジスタ６２が
オンになり、したがって前述のように、Ｐチャンネルト
ランジスタ６０はオフになるであろう。同様に、Ｎチャ
ンネルトランジスタ４６および６４は、逆の入力遷移の
さいに、Ｐチャンネルトランジスタ６２による電流を流
し得るように設計され、それで接続点は十分に低レベル
になって、Ｐチャンネルトランジスタ６０をオンにし、
そしてＰチャンネルトランジスタ６２をオフにするであ
ろう。

さらに、この好ましい実施例では、Ｐチャンネルトラン
ジスタ６０は、トランジスタ６２よりも、少し大きな電
流容量をもつように設計される。Ｐチャンネルトランジ
スタ６０の出力６８は他の装置に接続されることがあり
、したがって、トランジスタ６０には他の装置の内部電
気容量を充電することが要語される。他方、トランジス
タ６２はトランジスタ４４．４６および６４の内部電気
容量と、トランジスタ６０．５４および５６のデート電
気容置とだけを充電することが要祠される。

分離トランジスタ６４および６６のｆ−）は電源電圧ｖ
０゜にバイアスされ、トランジスタ６４および６６のお
のおのは、必要な分離をうるために、適当なブレーク・
ダウン電圧を有している。

もちろん、本発明を種々の点で変更できることは当業者
には明らかであるが、この変更のあるものは単に通常の
電子設計の問題であり、また他のものはざらに開発を進
めることで明らかとなる。

例えば、ＮチャンネルトランジスタをＰチャンネルトラ
ンジスタで置き換える、またはその逆を行なうことが可
能である。さらに、第２図の提案された実施例の基本的
論理機能を維持しながら、いくつかの素子を省略するこ
とが可能であることがわかる。例えば、分離トランジス
タ６６とＰチャンネル相補トランジスタ５４を省略する
ことができる・分離トランジスタ６６がそなえられる理
由は、もしＮチャンネルトランジスタ５６に大きなブレ
ーク・ダウン電圧が必要である時に要求される大きさよ
りも、分離トランジスタ６６があると、Ｎチャンネルト
ランジスタ５６をいくらか小さく製造できることである
。Ｐチャンネルトランジスタ５４はＰチャンネルトラン
ジスタ６０より高速であり、そしてラッチ回路５８が出
力をラッチしそして完全に２５ボルトに引上げるまで、
ゼロボルトから５ボルトまでの低電圧遷移のさいに、出
力６８を高速で引上げるようにＰチャンネルトランジス
タ５４が設計される。このことにより、このＰチャンネ
ルトランジスタ６０のスピードに対する要請が緩和され
、したがって電流の要請も緩和される。

したがって、例示された実施例におけるラッチ回路５８
のＰチャンネルトランジスタ６ｏと反転器５２のＮチャ
ンネルトランジスタ５６が、デジタル入力信号の電圧レ
ベルをシフトさせるための相補トランジスタ対を構成す
ることがわかる。Ｎチャンネルトランジスタ５６がオン
である時、ラッチ回路５８はＰチャンネルトランジスタ
６０をオフにラッチし、それでアースへの直接の電流路
ができるのが防止される。個々の応用に対して、特別に
設計された他の実施例も可能である。本発明の範囲は、
これまで説明してきた特定の実施例によって限定される
のではなく、特許請求の範囲およびそれと同等のものに
よってのみ定められる。

【図面の簡単な説明】

第１図は先行技術によるレベル・シフタの１つの実施例
の概要図であり、第２図は本発明の好ましい実施例を用
いたデジタル・レベル・シック回路の概要図であり、第
６図は入力信号がＭ移する期間中の第２図の回路のいろ
いろな接続点の電圧変化のタイ之ング図である。 ４８・・・デジタル信号入力 ６８・・・シフトされたデジタル信号出力５４．５６・
・・第１および第２相補トランジスタ５８・・・ラッチ
回路 ６４．６６・・・分離装置 ６０．６２・・・第１および第２交差接続トランジスタ
対 代理人　浅　村　　　皓 外４名 一６′；

Claims (1)

1. 【特許請求の範囲】 （１）　　デジタル信号のための入力と、レベルシフト
   されたデジタル信号のための出力と、 第１および第２相補トランジスタであって、前記トラン
   ジスタのおのおのが前記信号入力に接続された入力およ
   び前記信号出力に接続された出力を備え、前記第１トラ
   ンジスタが電源に接続されそして前記電源から前記第１
   トランジスタに供給される電圧のレベルに従って特定の
   電圧レベルのデジタル信号を出力から供給するように１
   っている、前記第１および第２相補トランジスタと、前
   記トランジスタを通る直接の電流路による電力消費を小
   さくするために前記第２トランジスタがオンである時前
   記第１トランジスタをオフにラッチするためのラッチ装
   置と、 を有する、電源と共に用いられてデジタル信号の電圧レ
   ベルをシフトするためのレベル・シフタ回路。 （２、特許請求の範囲第１項において、前記信号出力に
   接続された入力と前記第１トランジスタ入力に接続され
   た出力とを備え、前記第２トランジスタがオンの時前記
   第１トランジスタをオフにする第３トランジスタを前記
   ラッチ装置が有するレベル・シフタ回路。 （３）特許請求の範囲第２項において、前記第１トラン
   ジスタがオンである時前記第２トランジスタがブレーク
   ・ダウンすることを防止するために前記第２トランジス
   タ出力と前記信号出力との間に接続された分離装置をざ
   らに有するレベル・シック回路。 （４）　　特許請求の範囲第６項において、前記人力信
   号を反転するために前記信号入力と前記第１トランジス
   タおよび第２トランジスタの入力との間に接続された反
   転器をさらに有するレベル吻シ７り回路。 （５］　　第１１Ｅ源と前記第１電源の電源電圧よりも
   高い電源電圧を有する第２電源とを伽える回路に用いら
   れるデジタル・レベル・シフタ回路であって、前記第１
   電源に接続された反転器と、 前記第２電源に接続された１対の交差接続された第１ト
   ランジスタおよび第２トランジスタにして、前記第１ト
   ランジスタが前記反転器人力に接続された入力を備え、
   および前記第２トランジスタが前記反転器出力に接続さ
   れた入力を備え、それにより前記第１トランジスタと前
   記反転器とを通る直接の電流路ができるのを防止すべく
   前記反転器出力の状態に応じて前記第２トランジスタが
   前記第１トランジスタをオフにすることができるように
   した前記１対の交差接続された前記第１トランジスタお
   よび第２トランジスタと、を有するデジタル・レベル・
   シフタ回路。 （６）特許請求の範囲第５項において、前記反転器がＮ
   チャンネルＭＯ８）ランジスタとＰチャンネルＭＯ８）
   ランジスタの相補対を有するデジタル・レベル・シック
   回路。 （７）特許請求の範囲第６項において、１対の前記第１
   トランジスタおよび前記第２トランジスタがＰチャンネ
   ＡＩＭＯ！３）ランジスタであり、前記第１トランジス
   タと前記反転器Ｎチャンネルトランジスタとを通る直接
   の電流路ができることを防止するために前記反転器の前
   記Ｎチャンネルトランジスタがオンである時前記第２ト
   ランジスタが前記第１トランジスタをオフにするデジタ
   ル・レベル・シフタ回路。 （８）特許請求の範囲第６項において、前記第１トラン
   ジスタ出力電圧が反転器トランジスタをブレーク・ダウ
   ンすることを防止するために前記反転器トランジスタの
   出力を前記第１トランジスタ出力に接続する分離トラン
   ジスタをさらに有するデジタル・レベル・シフタ回路。 （９）特許請求の範囲第５項において、前記第１反転器
   の入力に接続された出力を備えた第２反転器をざらに有
   するデジタル・レベル・シフタ回路。 α１　特許請求の範囲第９項において、前記第２反転器
   がＮチャンネルＭＯ８）ランジスタとＰチャンネルＭＯ
   Ｂ　）ランジスタの相補対を有するデジタル・レベル・
   シフタ回路。 ａυ　第１電源と前記第１電源の電源電圧より高い電源
   電圧を有する第２電源とを備える回路に用いられるデジ
   タル・レベル・シフタ回路であって、ＮチャンネルＭ０
   ８トランジスタおよびＰチャネＡ／ＭＯＩ９）テンジス
   タを備え前記第１電源に接続されたる第１反転器と、 ＮチャンネルＭＯ９）ランジスタおよびＰチャンネルト
   ランジスタと前記第１反転器の出力に接続された入力と
   を備え前記第２電源に接続された第２反転器と、 １対の交差接続された第１ＰチヤンネＡＩＭＯｆ９）ラ
   ンジスタおよび第２ＰチヤンネルＭＯ８）ランジスタに
   して、前記第１交差接続トランジスタのゲートが前記第
   ２交差接続トランジスタのドレインに接続され、前記第
   １交差接続トランジスタのドレインが前記第２トランジ
   スタのｒ−）に接続され、前記両交差接続トランジスタ
   のソースが前記第２電源に接続された前記１対の交差接
   続された前記第１ＰチヤンネルＭＯ８）ランジスタおよ
   び第２Ｐチヤンネ／ｋＭＯ８）ランジスタと、前記第２
   反転器の出力を前記第２交差接続トランジスタのデート
   に接続する第１分ＩＩＩＭチャンネルトランジスタと、 前記第１反転器の出力を前記第１交差按続トランジスタ
   のＰ−）に接続する第２分離Ｎチャンネルトランジスタ
   と、 ヲ有スるデジタル・レベル・シック回路。