JPS58125257A - テ−プ巻取り方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、独立し九モータで直接駆動されるリールを備
えた磁気録音、再生装置において磁気テープの早送り、
巻戻しのときにおける如く、第１のモータで直接駆動さ
れかつテープが巻回された第１のリールから、第２のモ
ータで直接駆動される第２のリールにテープを定速度で
巻取るテープ巻取り方法に関する。

従来、たとえば磁気録音、再生装置における磁気テープ
の早送り、巻戻しのときにおけるテープ巻取シ方法は、
巻取り儒リールモータの回転数が一定に制御されていた
。

このため、磁気テープの巻始めと巻終９とでは磁気テー
プ送り速度に大きな差が存在することになること、およ
び巻終りでは磁気テープ送り速度が速くなるため巻包れ
が発生し易いこと、このため磁気テープ送り速度を早め
て磁気テープ巻取り期間を短かくすることができない々
どの欠点があった。

本発明は上記にかんがみなされたもので、上記の欠点を
解消して、巻始めおよび巻終りにかかわらず常に一定速
度で送ることのできるテープ巻取り方法に関する。

この目的は本発明によれば、第１のモータで直接駆動さ
れかつテープが巻回された第１のリールから、第２のモ
ータで直接駆動されｉ第２のリールに前記テープを巻取
るテープ巻取方法において、第１のモータおよび第２の
モータそれぞれの回転周期信号を検出し、それぞれの回
転同期信号を２乗してその和が一定となるように前記第
２のモータの回転数を制御することにより達成される。

以下、本発明方法を実施例により説明する。

第１図は本発明方法を適用した一実施例のブロック図で
ある。

本実施例は独立したモータで直接駆動されるリールを備
えた磁気鈴音、再生装置に本発明を適用した場合の例で
ある。

１は巻取り側リールモータ、２は送出し側リールモータ
をそれぞれ示している。３は比較器４の出力を制御信号
として巻取シ側リールモータ１のローター回転数を制御
する制御回路である。５および６はそれぞれ巻取り側リ
ール、モータ１のローターの回転周期を検出する検出回
路および送出し側リールモータ２のローターの回転周期
を検出する検出回路である。検出回路５および６にはた
とえばモータのローター軸に設けたスリット円板と該ス
リット円板をはさんで設けたホトインタラプタとで構成
し、該ホトインタラプタから回転周期信号を得ることが
できる。

７は検出回路５および６で検出した回転周期信号をそれ
ぞれ各別に電圧に変換して２乗する周期２乗演算器であ
る。周期２乗演算器７のそれぞれの出力は加算器８にて
加算し、加算器８の出力は比較器４に入力して比較器４
に印加されている速度設定基準電圧と比較し、比較出力
は制御回路３に印加して比較出力が零となるように巻取
り側リールモータ１を制御する。

以上の如く構成した本実施例において、巻取り側リール
モータ１の回転周期をＴＴｖ１送出し側リールモータ２
の回転周期をＴｓｖとするとで表わされる。

ここで、■は磁気テープ速度、ｒはリールのパは磁気テ
ープの厚さを示している。

そこで、回転周期ＴＴＶ、Ｔ８Ｖの２乗の和Ｃを一定と
すると Ｔ７ｙ２　＋　ＴＢｙ２＝　Ｃ となり、磁気テープの速度■は となる。（１）式の右辺は総て定数であり、磁気テープ
の早送り、巻戻し時、磁気テープを一定速度、すなわち
比較器４に印加した速度設定基準電圧に対応する定速度
で送ることができる。

つぎに周期２乗演算器７について説明する。

第２図は周期２乗演算器７の具体的−例を示す回路図で
ある。

本周期２乗演算器７は、検出回路５の出力を入力とする
Ｄフリップフロップ１１、検出回路６の出力を入力とす
るＤフリップフロップ１２、ノアゲート１３、単安定マ
ルチバイブレータ１４およびＤフリップフロップ１５と
を備えており、Ｄフリップ１１と１２とを交互にリセッ
トして、検出回路５および６の出力を交互に１周期づつ
取沙出すように構成しである。また周期２乗演算器７に
はＤフリップ７０ツブ１１および１２のＱ出力をそれぞ
れ入力とするオアゲート１６と、−オアゲート１６の出
力を増幅する反転増幅器１７と、反転増幅器の出力を積
分する演算増幅器１８、積分コンデンサ１９、リセット
用のアナログスイッチ２０からなる積分回路２１とを備
えており、またさらに積分回路２１の出力をアナログス
イッチ２２を介して入力して増幅する反転増幅器２３と
、反転増幅器２３の出力を積分する演算増幅２４、積分
コンデンサ２５、リセット用のアナログスイッチ２６と
からなる積分回路２７とを備えていて、積分回路２１お
よび２７によってＤ７リップフロツブ１１のＱ出力およ
びＤフリップフロップ１２のＱ出力を交互に２重積分す
る。またさらに周期２乗演算器７は積分回Ｖ６２７の出
力をサンプルホールドするためのアナログスイッチ２７
、ホールドコンデンサ２８、ポルチーシフロワ２９から
なるサンプリングホールド回路４０とアナログスイッチ
３０、ホールドコンデンサ３１、ボルテージホロワ３２
からなるサンプリングホールド回路４１とを備えており
、積分回路２７の出力をＤフリップフロラプ回路１１の
Ｑ出力に対応してサンプリングホールド回路４０にてサ
ンプルホールドし、Ｄフリツプフロツプ回路１２のＱ出
力に対応してサンプリングホールド回路４１にてサンプ
ルホールドするように構成しである。

一方、またさらに、周期２乗演算回路７はＤフリップフ
ロップ１１のＱ出力の立下りでトリガされてアナログス
イッチ２７のオン・オフを制御する単安定マルチバイブ
レータ３３、Ｄフリップフロップ１２のＱ出力の立下り
でトリガされてアナログスイッチ３０のオン・オフを制
御する単安定マルチバイブレータ３４とからなるサンプ
リングパルス発生手段を備えている。また、単安定マル
チバイブレータ３３．３４の出力をそれぞれ遅延させる
単安定マルチバイブレータ３５および３６、単安定マル
チバイブレータ３５．３６のＱ出力の立下りでそれぞれ
トリガされてオアゲート３９を介してリセット用のアナ
ログスイッチ２０および２６に出力して積分コンデンサ
１９．２５をリセットする単安定マルチバイブレータ３
７および３Ｂを備えている。なおアナログスイッチ２２
はオアゲート１６の出力によりオン・オフ制御されて、
Ｄスリップ７０ツブ１１または１２のＱ出力の出力期間
中、積分回路２１の出力を積分回路２７に導いて２重積
分を行なわしめる。

以上の如く構成した周期２乗演算器７の作用を第３図に
よって説明する。

検出回路５から出力された巻取シ側リールモータ１の回
転周期信号は第３図（ａ）に示す如く周期’Ｉ”ｒｖの
波形であり、検出回路６から出力された送出し側リール
モータ２の回転周期信号は第３図（ｂｌに示す如く周期
Ｔｓｖの波形である。

第３図（ａ）に示した検出回路５の出力がＤフリップフ
ロップ１１に印加されることによシ、また第３図（ｂ）
に示した検出回路６の出力がＤフリップ７０ツブ１２に
印加されることによりＤスリップフロップ１１および１
２は、Ｄ７リツプフ四ツブ１５のＱ出力およびＱ出力に
よシ交互にリセットされるために、Ｄフリップ７０ツブ
１１および１２のＱ出力はそれぞれ交互に第３図（Ｃ）
に示す如く周期’Ｉ”ｒｖの期間、高レベルの出力およ
び第３図（ｄ）に示す如く周期Ｔｓｖの期間、高レベル
の出力が重なることなく出力される。ここで、単安定マ
ルチバイブレータ１４を用いてノアゲート１３の出力を
遅延しているのは、Ｄフリップフロップ１５によるリセ
ット信号を単安定マルチバイブレータ１４にて設定した
時間、安全のために遅延させたのである。第３図（ｅ）
および（ｆ）はＤフリップフロップ１５のＱ出力および
Ｑ出力すなわちＤフリップフロップ１１および１２のリ
セット信号波形を示している。

そこで、第３図（Ｃ）に示したＤフリップフロップ１１
のＱ出力はオアゲート１６を介して反転増幅器１７にて
増幅され、積分回路２１によって積分される。積分回路
２１の出力波形は周期ＴＴｖの期間、積分されてその出
力電圧波形は第３図（ｇ）の直線ｇ１　　に示す如くに
なる。またアナログスイッチ２２はオアゲート１６の出
力が高電位の期間、オン状態に制御されているため、積
分回路２１の出力はアナログスイッチ２２を介して反転
増幅器２３で増幅されたうえ積分回路２７によって、周
期ＴＴｖの期間、再び積分されて、その出力電圧波形は
第３図（ｅ）の曲線１１　　に示す如くになる。

一方、第３図（Ｃ）に示すＤフリップフロップ１１のＱ
出力の立下りによシ単安定マルチバイブレータ３３はト
リガされ、単安定マルチバイブレータ３３のＱ出力は第
３図（ｈ）に示す如き出力を発し、この出力はアナログ
スイッチ２７をその高電位の期間、オン状態に制御する
。従って、積分回路２７の出力は第３図（ｃｌに示した
Ｄ７リツプフロツプ１１のＱ出力の立下りでサンプリン
グホールド回路４０によりサンプリングされて出力され
る。第３図（ｍ）はサンプリングホールド回路４０の出
力電圧波形を示している。

そこで第３図（Ｃ）に示すＤフリップフロップ１１のＱ
出力の立下９時における積分回路２１の出力に示すＤ７
リツプフロツプ１１のＱ出力の立下９時における積分回
路２７の出力電圧Ｌ１　　はホールド回路４０の出力は
一！−ＡＴ２Ｔｖとなっている。ここで人は変換定数で
ある。また、第３図（ｈ）に示した単安定マルチバイブ
レータ３３のＱ出力の立下りは単安定マルチバイブレー
タ３５をトリガし、単安定マルチバイブレータ３５のＱ
出力の立下りは単安定マルチバイブレータ３７をトリガ
するため、単安定マルチバイブレータ３７のＱ出力は第
３図（ｊ）に示す如く第３図（ｈ）に示す単安定マルチ
バイブレータ３３の出力発生時より単安定マルチバイブ
レータ３５の設定時間遅れて発生する。

第３図（ハに示す単安定マルチバイブレータ３７のＱ出
力により、その高電位の期間、アナログスイッチ２０お
よび２６はオン状態に制御され、積分コンデンサ１９お
よび２５は単安定マルチバイブレータ３７のＱ出力発生
時にリセットされて、次の積分に備えることになる。こ
こで単安定マルチバイブレータ３５を用いて単安定マル
チバイブレータ３３から出力されるサンプリングパルス
から遅れて単安定マルチバイブレータ３７から積分コン
デンサ１９．２５のリセットパルスを出力させたのは、
サンプリングが確実に行なわれた後、積分コンデンサ１
９．２５をリセットさせたいためである。

つぎに、第３図（ｄ）に示したＤフリップフロップ１２
のＱ出力に対しても、その作用は同様であって、第３図
（Ｃ）に示したＤフリップフロップ１１のＱ出力の積分
に引続いて積分回路２１および２７によってＤフリップ
フロップ１２のＱ出力は２重積分され、サンプリングホ
ールド回路４１によってサンプリングホールドされる。

この場合の積分回路２１の出力電圧波形は第３図（ｇ）
の直線ｇ２　に示す如くであり、積分回路２７の出力電
圧波形は第３図＜１）の曲線１２　　に示す如くである
。また単安定マルチバイブレータ３４のＱ出力すなわち
サンプリングホールド回路４１へ出力されるサンプリン
グパルスは第３図（ｉ）に示す如くであり、単安定マル
チバイブレータ３８のＱ出力すなわち積分コンデンサ１
９および２５のリセットパルスは第３図（ｋ）に示す如
くである。そこで、第３図（ｄ）に示すＤフリップフロ
ップ１２のＱ出力の立下り時における積分回路２１の出
力電圧プリングホールド回路４１の出力電圧は第３図（
ｎ）２ に示す如くであって、その値は１ＡＴｓｖ　となってい
る。

従って加算器８によってサンプリングホールド回路４０
．４１の出力電圧を加算することにより転増幅器１７、
積分回路２１および２７の抵抗、積分コンデンサの容１
を選択することにより人＝２にすることも可能である。

なお、周期２乗演算器７の一例を説明したが、上記した
方式でなくとも差支えなく、たとえばアナログ乗算器を
用いても実現することが可能である。しかし第２図に示
した周期２乗演算器７によれば、検出回路５．６の出力
に対して積分回路を共通にすることができて、安価に、
高精度の演算が可能であり、調整個所も少なくてすむこ
とになる。

また、以上は磁気録音、再生装置における磁気テープの
早送り、巻戻しの場合を例に説明したが、他の装置にも
適用することができることは明らかである。

以上説明した如く本発明方法によれば、テープ送シ速度
を一定に制御することができ、巻き乱れなく巻取ること
ができるとともに、テープ送り速度を早めることができ
る。

本発明方法を磁気録音、再生機に用いることにより、早
送りおよび巻戻し時の磁気テープの巻き乱れがなくなり
、磁気テープの巻取υ時間を短縮することができるほか
に、曲間検出の場合に曲間の時間が一定となり曲間検出
が容易となる。

【図面の簡単な説明】

第１図は本発明方法を適用した一実施例のブロック図。 第２図は第１図に示した一実施例における周期２乗演算
器の具体的−例を示す回路図。 第３図は第２図に示した周期２乗演算器の作用の説明に
供する波形図。 １・・・巻取り側リールモータ、２・・・・送出し側リ
ールモータ、３・・・−制御回路、４・・・・比較器、
５および６・・・回転周期の検出器、７・・・　周期２
乗演算器、８　・加算器。 特許出願人　トリオ株式会社

Claims (1)

【特許請求の範囲】
1. 第１のモータで直接駆動されかつテープが巻回された第
   １のリールから、第２のモータで直接駆動される第２の
   リールに前記テープを巻取るテープ巻取方法において、
   第１のモータおよび第２のモータそれぞれの回転周期信
   号を検出し、それぞれの回転周期信号を２乗してその和
   が一定となるように第２のモータの回転数を制御するこ
   とを特徴とするテープ巻取り方法。