JPS58123728A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58123728A JPS58123728A JP57005601A JP560182A JPS58123728A JP S58123728 A JPS58123728 A JP S58123728A JP 57005601 A JP57005601 A JP 57005601A JP 560182 A JP560182 A JP 560182A JP S58123728 A JPS58123728 A JP S58123728A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- polycrystalline silicon
- etched
- vertical direction
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10P50/268—
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ドライエツチング法によりエツチングを行な
う際に、エツチング途中で導入するエツチングガスの圧
力を変化さ曽てエツチングを行なう半導体装置の製造方
法に関する。
う際に、エツチング途中で導入するエツチングガスの圧
力を変化さ曽てエツチングを行なう半導体装置の製造方
法に関する。
以下では、二酸化シリコン上の多結蟲シリコンをエツチ
ングする場合を例にとって説明する。
ングする場合を例にとって説明する。
従来のドライエツチング法によって、低圧力のエツチン
グガスを導入してエツチングを行なうと第１ｒｉｔｔ−
ｍ＊ｈ＊ｅに示したように、エツチングは半導体基板に
対して垂直方向だけにしか進行しないので、レジスト４
の下は全くエツチングすれず、エツチング後０多結晶シ
リコン３の形状は、二酸化シリコン２の上に垂直に立っ
たようになる。
グガスを導入してエツチングを行なうと第１ｒｉｔｔ−
ｍ＊ｈ＊ｅに示したように、エツチングは半導体基板に
対して垂直方向だけにしか進行しないので、レジスト４
の下は全くエツチングすれず、エツチング後０多結晶シ
リコン３の形状は、二酸化シリコン２の上に垂直に立っ
たようになる。
多結晶シリコンがこのような形状で形成されてし重うと
、後工程で層間絶縁膜を蒸着したときのつき回りが悪く
なり、この上に形成するアルミニウム配線が断線したり
する危険性があった。
、後工程で層間絶縁膜を蒸着したときのつき回りが悪く
なり、この上に形成するアルミニウム配線が断線したり
する危険性があった。
本発明は、かかる欠点を除来したもので、その目的は、
エツチング後の形状を教養することにある。
エツチング後の形状を教養することにある。
以下、実施例に基づいて本発明の詳細な説明する。
最初、第２図−一の状態から、従来の方法と全く同様に
エツチングを行なう、このとき、エツチングは半導体基
板に對して垂直方法にのみ進行しレジスト４の下は全く
エツチングされない０次に第２図−すに示すように、多
結晶シリコン３がある程度エツチングされた後、エツチ
ングガスの圧力を最初より高くする。こうすることによ
り、エツチングは、半導体基板に対して垂直方向にだけ
ではなく、水平方向にも進行するようになるため、第２
図−〇に示すように、レジスト４の下の多結晶シリコン
３も少しエツチングされ、最終的には第２図−ｄに示す
ような形状となる。第２図−ｄでは、多結晶シリコンは
、第１図−−に示したように、二酸化シリコン上に垂直
に立っているのではなく、かなりゆるやかな角度で形成
されている。
エツチングを行なう、このとき、エツチングは半導体基
板に對して垂直方法にのみ進行しレジスト４の下は全く
エツチングされない０次に第２図−すに示すように、多
結晶シリコン３がある程度エツチングされた後、エツチ
ングガスの圧力を最初より高くする。こうすることによ
り、エツチングは、半導体基板に対して垂直方向にだけ
ではなく、水平方向にも進行するようになるため、第２
図−〇に示すように、レジスト４の下の多結晶シリコン
３も少しエツチングされ、最終的には第２図−ｄに示す
ような形状となる。第２図−ｄでは、多結晶シリコンは
、第１図−−に示したように、二酸化シリコン上に垂直
に立っているのではなく、かなりゆるやかな角度で形成
されている。
以上に示したように、本発明は、エツチング後の多結晶
シリコンの形状を改轡し、さらには、後工程において、
層間絶縁膜のつき闘りを良くし、アルミニウム配線の断
線を防止するなどすぐれた効果を有するものである。ま
た、以上では多結晶シリコンのエツチングを例にとりて
説明したわけであるが、同様のことは、アルミニウム、
リンガラス膜のエツチングの時にも期待できるものであ
る。
シリコンの形状を改轡し、さらには、後工程において、
層間絶縁膜のつき闘りを良くし、アルミニウム配線の断
線を防止するなどすぐれた効果を有するものである。ま
た、以上では多結晶シリコンのエツチングを例にとりて
説明したわけであるが、同様のことは、アルミニウム、
リンガラス膜のエツチングの時にも期待できるものであ
る。
第１図−一、＆、６は、従来のトライエツチング法によ
りエツチングした場合の断面図。 第２図−ｇ、４１Ｃ９ｄは本発明によるドライエツチン
グ法によリーエッチングした場合の断面図。 １・・・半導体基板 ２・・・二酸化シリコン３・
・・多結晶シリコン ４・・・レジスト以 上 出願人 株式金社諏訪精工舎 代理人 弁理士 最上 務 □
りエツチングした場合の断面図。 第２図−ｇ、４１Ｃ９ｄは本発明によるドライエツチン
グ法によリーエッチングした場合の断面図。 １・・・半導体基板 ２・・・二酸化シリコン３・
・・多結晶シリコン ４・・・レジスト以 上 出願人 株式金社諏訪精工舎 代理人 弁理士 最上 務 □
Claims (1)
- （１） 真空状態の反応室にエツチングガスを導入し
、これに高周波電界を印加することにより発生する電離
状態のガスを用いてエツチングを行なういわゆるドライ
エツチング法において、エツチング途中で導入するエツ
チングガスの圧力を変化させてエツチングを行なうこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005601A JPS58123728A (ja) | 1982-01-18 | 1982-01-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005601A JPS58123728A (ja) | 1982-01-18 | 1982-01-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123728A true JPS58123728A (ja) | 1983-07-23 |
Family
ID=11615737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005601A Pending JPS58123728A (ja) | 1982-01-18 | 1982-01-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295668A (ja) * | 1985-06-25 | 1986-12-26 | Toshiba Corp | ＧａＡｓ半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52141443A (en) * | 1976-05-21 | 1977-11-25 | Nippon Electric Co | Method of etching films |
| JPS56158427A (en) * | 1980-05-13 | 1981-12-07 | Victor Co Of Japan Ltd | Reactive ion etching |
-
1982
- 1982-01-18 JP JP57005601A patent/JPS58123728A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52141443A (en) * | 1976-05-21 | 1977-11-25 | Nippon Electric Co | Method of etching films |
| JPS56158427A (en) * | 1980-05-13 | 1981-12-07 | Victor Co Of Japan Ltd | Reactive ion etching |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295668A (ja) * | 1985-06-25 | 1986-12-26 | Toshiba Corp | ＧａＡｓ半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0201037B1 (en) | Method for etching openings with a controlled wall profile | |
| EP0908936B1 (en) | Formation of a bottle shaped trench | |
| US5841196A (en) | Fluted via formation for superior metal step coverage | |
| JP4518453B2 (ja) | エッチングプロセスを用いたシリコンの処理方法 | |
| JP2913918B2 (ja) | 半導体装置の製造方法 | |
| KR0179792B1 (ko) | 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법 | |
| JP2003533042A (ja) | 高選択性のｓａｃのエッチングの方法 | |
| US6461969B1 (en) | Multiple-step plasma etching process for silicon nitride | |
| JPS58123728A (ja) | 半導体装置の製造方法 | |
| EP0257948A2 (en) | Conductive via plug for CMOS devices | |
| US4594769A (en) | Method of forming insulator of selectively varying thickness on patterned conductive layer | |
| JP2003086568A (ja) | エッチング方法 | |
| JP2000012517A (ja) | 表面処理方法 | |
| JPH03116830A (ja) | エッチバック方法 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| JPS61251138A (ja) | ドライエツチング方法 | |
| US6534411B1 (en) | Method of high density plasma metal etching | |
| KR100256237B1 (ko) | 콘택홀 형성방법 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPH04144231A (ja) | 半導体装置の製造方法 | |
| KR100431818B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| JPH06151376A (ja) | エッチバック法 | |
| JP2920999B2 (ja) | 半導体装置の製造方法 | |
| JPH01296645A (ja) | プラズマ気相反応方法 |