JPS58123483A - 符号化パルス圧縮装置 - Google Patents
符号化パルス圧縮装置Info
- Publication number
- JPS58123483A JPS58123483A JP57005646A JP564682A JPS58123483A JP S58123483 A JPS58123483 A JP S58123483A JP 57005646 A JP57005646 A JP 57005646A JP 564682 A JP564682 A JP 564682A JP S58123483 A JPS58123483 A JP S58123483A
- Authority
- JP
- Japan
- Prior art keywords
- adder
- subtractor
- bits
- waveform
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/06—Systems determining position data of a target
- G01S13/08—Systems for measuring distance only
- G01S13/10—Systems for measuring distance only using transmission of interrupted, pulse modulated waves
- G01S13/26—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave
- G01S13/28—Systems for measuring distance only using transmission of interrupted, pulse modulated waves wherein the transmitted pulses use a frequency- or phase-modulated carrier wave with time compression of received pulses
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar Systems Or Details Thereof (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルス圧縮を行うレーダー装置に用いられる符
号化パルス圧縮装置に関する。
号化パルス圧縮装置に関する。
一般に、符号系列信号を用いて通信を行う例として、パ
ーカ符号を用いてパルス圧縮を行うレーダー装置がよく
知られている。第１図（ａ）は１３ビツトのバーカ符号
（（！＋ ＋’２””１３） −（＋ １ ｐ＋１ 。
ーカ符号を用いてパルス圧縮を行うレーダー装置がよく
知られている。第１図（ａ）は１３ビツトのバーカ符号
（（！＋ ＋’２””１３） −（＋ １ ｐ＋１ 。
＋１ 、＋１ 、＋１、−１、−１ 、＋１ 、＋１
。
。
−１，＋１、−１ 、＋１ ”） ’）の−飼を示すも
ので形は第１図（ｂ）の波形図のように示される。この
波形のタイムサイドロープ比（圧縮パルスとサイドロー
プとのレベル比）は約２２ ｄＢ であるが、このサイ
ドロープは信号と誤認される可能性があるためそのレベ
ルが小さい租良いことになる。このサイドロープレベル
を小さくするために２組の符号系列信号を用いて通信を
行う場合がある。この２組の符号系列の一例として、８
ビツトのＸＹ符号系列（（ｓ＋＋ｇ２・・・ｇｇ）＝（
１１Ｉｓ １＋＋１ ＋＋１ ＋ ＋１ ＋ １
＄＋１） ｌ （ｙ、ｙ２”・＋８）−（−１、−１、
−１、＋１、−１、−１ 、＋１ 。
ので形は第１図（ｂ）の波形図のように示される。この
波形のタイムサイドロープ比（圧縮パルスとサイドロー
プとのレベル比）は約２２ ｄＢ であるが、このサイ
ドロープは信号と誤認される可能性があるためそのレベ
ルが小さい租良いことになる。このサイドロープレベル
を小さくするために２組の符号系列信号を用いて通信を
行う場合がある。この２組の符号系列の一例として、８
ビツトのＸＹ符号系列（（ｓ＋＋ｇ２・・・ｇｇ）＝（
１１Ｉｓ １＋＋１ ＋＋１ ＋ ＋１ ＋ １
＄＋１） ｌ （ｙ、ｙ２”・＋８）−（−１、−１、
−１、＋１、−１、−１ 、＋１ 。
−１））を用いたものは第２図（ａ）に示される。これ
らＸ及びＹ系列符号の各々の自己相関波形は。
らＸ及びＹ系列符号の各々の自己相関波形は。
第２図（ｂｌの波形図になる。これら各自己相関波形を
加算すると、第２図（Ｃ）に示す波形となり、この波形
はサイドロープが打ち消された理想的なパルス圧縮波形
となる。
加算すると、第２図（Ｃ）に示す波形となり、この波形
はサイドロープが打ち消された理想的なパルス圧縮波形
となる。
従来、このようなパルス圧縮波形を得るための圧縮回路
として、第３図のブロック図に示すように、Ｘ及びＹ系
列符号に対応した自己相関器を２台設けて、各々の自己
相関波形の和をとる回路が用いられている。すなわち、
入力されるＸ系列符号信号に対して、縦続接続されたＮ
個の１ビツト遅延［１３〜５を挿入し、これら遅延線３
〜５の出力に係数発生器１にて発生された所定の係数を
掛算器９〜１２によって乗算し、各掛算器出力に対して
加算器１７によシ和をとることによってトランスバーサ
ルフィルタ型の自己相関器を形成するものである。また
、Ｙ系列符号信号に対してもＸ系列と同様の遅延線６〜
８．係数発生１６２２乗算器１３〜１６および加算ＷＦ
１８により自己相関器を形成している。これら自己相関
器の出力を加算器１９によシ加算して所定のパルス圧縮
波形が得られる。この従来の方式は回路構成が複雑であ
り、また掛算器（又は符号変換器）が必要であり、かつ
多数のデータを同時加算する必要があるため高速処理に
不向きであるという欠点がある。
として、第３図のブロック図に示すように、Ｘ及びＹ系
列符号に対応した自己相関器を２台設けて、各々の自己
相関波形の和をとる回路が用いられている。すなわち、
入力されるＸ系列符号信号に対して、縦続接続されたＮ
個の１ビツト遅延［１３〜５を挿入し、これら遅延線３
〜５の出力に係数発生器１にて発生された所定の係数を
掛算器９〜１２によって乗算し、各掛算器出力に対して
加算器１７によシ和をとることによってトランスバーサ
ルフィルタ型の自己相関器を形成するものである。また
、Ｙ系列符号信号に対してもＸ系列と同様の遅延線６〜
８．係数発生１６２２乗算器１３〜１６および加算ＷＦ
１８により自己相関器を形成している。これら自己相関
器の出力を加算器１９によシ加算して所定のパルス圧縮
波形が得られる。この従来の方式は回路構成が複雑であ
り、また掛算器（又は符号変換器）が必要であり、かつ
多数のデータを同時加算する必要があるため高速処理に
不向きであるという欠点がある。
本発明の目的は、これらの欠点を解決し、簡単な回路構
成で高速処理が可能な符号化パルス圧縮装置を提供する
ことにある。
成で高速処理が可能な符号化パルス圧縮装置を提供する
ことにある。
本発明の符号化パルス圧縮装置は、各自己相関関数の和
がインパルス波形となる符号長２Ｎビツトの２組のコン
プリメンタリ符号系列の加算及び減算結果が元の符号の
半分の符号長を有し、このコンプリメンタリ符号の性質
を保っていることを利用して、これら２組の系列の信号
に対する加算器および減算器とこれらの演算器の一方の
演算器出力に接続された２Ｎ−ｎ（ｎ−＝１〜Ｎ）ビッ
トの遅延線とから構成され・１為回路をＮ段縦続接続し
終段の各出力を加算することにより、各自己相関関数の
和で表わされるインパルス波形と等価なパルス圧縮波形
を得ることを特徴とするものである。
がインパルス波形となる符号長２Ｎビツトの２組のコン
プリメンタリ符号系列の加算及び減算結果が元の符号の
半分の符号長を有し、このコンプリメンタリ符号の性質
を保っていることを利用して、これら２組の系列の信号
に対する加算器および減算器とこれらの演算器の一方の
演算器出力に接続された２Ｎ−ｎ（ｎ−＝１〜Ｎ）ビッ
トの遅延線とから構成され・１為回路をＮ段縦続接続し
終段の各出力を加算することにより、各自己相関関数の
和で表わされるインパルス波形と等価なパルス圧縮波形
を得ることを特徴とするものである。
次に本発明の実施例について図面を参照して説明する。
第４図は本発明の実施例のブロック図である。
この実施例は、８ビツトのコンプリメンタリ符号として
Ｘ系列符号（町、町・・・＃、）＝（＋１゜＋１ 、＋
１、−１、−１、−１ 、 ＋１、−１ ）とＹ系列符
号（１１ｚ ｕ２””Ｗ＠＞−（＋ １ ＃ ＋ １１
＋１、−１ 、＋１ 、＋１、−１ 、＋１ ）とを用
いたものである。第５図（ａ）〜（１）は第４図の各部
波形図を示す。第５図（ａ）及び（ｂ）に示したＸおよ
びＹ入力信号は、それぞれ加算器２１及び減算器２２に
人力され、第５図（Ｃ）及び＋６）に示すように各々、
振幅が２倍された４ビツトのコンプリメンタリ符号波形
に変換される。このうち加算器２１の出力は遅延線２３
によって４ピツト遅延され、第５図（ψに示す波形とな
って次段の加減算器２４．２５に・入力される。これら
加算器２４及び減算器２５の演算結果は第５図（ｈ）及
び（ｆ）に示すように、各々入力信号に対して振幅が４
倍にされた２ビツトのコンプリメンタリ符号に変換され
る。次に、減算器２５の出力は遅延線２６によって２ビ
ツト遅延され、第５図（ｇ）及び（ｈ）に示すように加
算ｓ２４の出力とのタイミングがそろえられた後加算器
２７及び減算１２８に送られて、それらの和と差がとら
れ、第５図（ｉ）に示すように１ピツトの時間差を屯ち
入力信号に対して振幅が８倍された２つの信号に変換さ
れる。最後に、加算１１ｈ２７の信号を１ビツト遅延さ
せ、減算１ｅｓ２８出力との和をとることによって入力
信号に対して振幅が１６倍され、サイドロープのない理
想的なパルス圧縮波形が得られる。
Ｘ系列符号（町、町・・・＃、）＝（＋１゜＋１ 、＋
１、−１、−１、−１ 、 ＋１、−１ ）とＹ系列符
号（１１ｚ ｕ２””Ｗ＠＞−（＋ １ ＃ ＋ １１
＋１、−１ 、＋１ 、＋１、−１ 、＋１ ）とを用
いたものである。第５図（ａ）〜（１）は第４図の各部
波形図を示す。第５図（ａ）及び（ｂ）に示したＸおよ
びＹ入力信号は、それぞれ加算器２１及び減算器２２に
人力され、第５図（Ｃ）及び＋６）に示すように各々、
振幅が２倍された４ビツトのコンプリメンタリ符号波形
に変換される。このうち加算器２１の出力は遅延線２３
によって４ピツト遅延され、第５図（ψに示す波形とな
って次段の加減算器２４．２５に・入力される。これら
加算器２４及び減算器２５の演算結果は第５図（ｈ）及
び（ｆ）に示すように、各々入力信号に対して振幅が４
倍にされた２ビツトのコンプリメンタリ符号に変換され
る。次に、減算器２５の出力は遅延線２６によって２ビ
ツト遅延され、第５図（ｇ）及び（ｈ）に示すように加
算ｓ２４の出力とのタイミングがそろえられた後加算器
２７及び減算１２８に送られて、それらの和と差がとら
れ、第５図（ｉ）に示すように１ピツトの時間差を屯ち
入力信号に対して振幅が８倍された２つの信号に変換さ
れる。最後に、加算１１ｈ２７の信号を１ビツト遅延さ
せ、減算１ｅｓ２８出力との和をとることによって入力
信号に対して振幅が１６倍され、サイドロープのない理
想的なパルス圧縮波形が得られる。
本発明は、以上説明し九ように、コンプリメンタリ符号
の性質を利用して、加減算器及び遅延線のみを用いてパ
ルス圧縮回路を構成することができ１回路構成が非常に
簡単にな力、掛算器が不必要なため高速処理が可能とな
シ、多数のデータを同時に加算する必要がないため高速
処理が可能となる。
の性質を利用して、加減算器及び遅延線のみを用いてパ
ルス圧縮回路を構成することができ１回路構成が非常に
簡単にな力、掛算器が不必要なため高速処理が可能とな
シ、多数のデータを同時に加算する必要がないため高速
処理が可能となる。
第１図（ａ） 、 （ｂ）は１３ビツトバ一カ符号波形
図及びその自己相関波形図、第２図（ａ） 、 （ｂ）
、 （Ｃ）は８ビツトのＸ及びＹ系列符号波形図、そ
の自己相関波形図及び各自己相関波形の和の波形図、第
３図は従来のコンプリメンタリ符号パルス圧縮回路のブ
ロック図、第４図は本発明の実ｌＩＡ例の８ビットコン
プリメンタリ符号に対するパルス圧縮回路のブロック図
、＠５図（ＪＲ）〜（ｊ）は第４図の各部波形図である
。図において、 １．２・・・・・・係数発生器、３〜８・・・・・・遅
延線、９〜１６・・・・・・掛算器、１７〜１９，２１
，２４゜２７・・・・・・加算ｌｉＦ、２２．２５・・
・・・・減算器、２３・・・・・・４ビツト遅延線、２
６・・・・・・２ビツト遅延線、２９・・・・・・１ビ
ツト遅延線である。 （ａλ 諮 １ 図 第 ２ 図
図及びその自己相関波形図、第２図（ａ） 、 （ｂ）
、 （Ｃ）は８ビツトのＸ及びＹ系列符号波形図、そ
の自己相関波形図及び各自己相関波形の和の波形図、第
３図は従来のコンプリメンタリ符号パルス圧縮回路のブ
ロック図、第４図は本発明の実ｌＩＡ例の８ビットコン
プリメンタリ符号に対するパルス圧縮回路のブロック図
、＠５図（ＪＲ）〜（ｊ）は第４図の各部波形図である
。図において、 １．２・・・・・・係数発生器、３〜８・・・・・・遅
延線、９〜１６・・・・・・掛算器、１７〜１９，２１
，２４゜２７・・・・・・加算ｌｉＦ、２２．２５・・
・・・・減算器、２３・・・・・・４ビツト遅延線、２
６・・・・・・２ビツト遅延線、２９・・・・・・１ビ
ツト遅延線である。 （ａλ 諮 １ 図 第 ２ 図
Claims (1)
- 二人力信号の加減算を行う加算器および減算器とこれら
演算器の一万の出力に接続され２ト”（但し、ｎ＝１〜
Ｎ）ピットの遅延回路とからなる処理回路を８段縦続接
続した回路と、この回路の最終段の二出力の和をとる加
算回路とを含み、各自己相関関数の和がインパルス波形
とな鳴符号長２Ｎビットの二組のコンプリメンタリ符号
系列信号を前記処理回路の初段に入力してそのインパル
ス波形と等価なパルス圧縮波形を得ることを特徴とする
符号化パルス圧縮装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005646A JPS58123483A (ja) | 1982-01-18 | 1982-01-18 | 符号化パルス圧縮装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005646A JPS58123483A (ja) | 1982-01-18 | 1982-01-18 | 符号化パルス圧縮装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123483A true JPS58123483A (ja) | 1983-07-22 |
Family
ID=11616891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005646A Pending JPS58123483A (ja) | 1982-01-18 | 1982-01-18 | 符号化パルス圧縮装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123483A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992022825A1 (en) * | 1991-06-10 | 1992-12-23 | Fujitsu Limited | Pulse compression control system |
| JP2005321359A (ja) * | 2004-05-11 | 2005-11-17 | Mitsubishi Electric Corp | 符号変調パルス圧縮方式及び符号変調パルス圧縮方法 |
-
1982
- 1982-01-18 JP JP57005646A patent/JPS58123483A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992022825A1 (en) * | 1991-06-10 | 1992-12-23 | Fujitsu Limited | Pulse compression control system |
| US5389932A (en) * | 1991-06-10 | 1995-02-14 | Fujitsu Limited | Pulse compression control system |
| JP2005321359A (ja) * | 2004-05-11 | 2005-11-17 | Mitsubishi Electric Corp | 符号変調パルス圧縮方式及び符号変調パルス圧縮方法 |
| JP4549730B2 (ja) * | 2004-05-11 | 2010-09-22 | 三菱電機株式会社 | 符号変調パルス圧縮方式及び符号変調パルス圧縮方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6237014B1 (en) | Correlator method and apparatus | |
| JP3245171B2 (ja) | 高速アダマール変換を行う方法およびその装置 | |
| De Marziani et al. | Modular architecture for efficient generation and correlation of complementary set of sequences | |
| US4507746A (en) | Programmable matched filter for binary phase-coded signals | |
| US4340781A (en) | Speech analysing device | |
| JPH07105724B2 (ja) | ディジタル・アナログ変換回路 | |
| CA1151248A (en) | Convoluted code matched filter | |
| JPS60200185A (ja) | デイジタル・パルス圧縮フイルタ | |
| US4949176A (en) | Method and apparatus for DPCM video signal compression and transmission | |
| JPS58123483A (ja) | 符号化パルス圧縮装置 | |
| US4471342A (en) | Pulse compressor for multiplexed noise codes | |
| US8090013B2 (en) | Method and system of providing a high speed Tomlinson-Harashima Precoder | |
| US4514853A (en) | Multiplexed noise code generator utilizing transposed codes | |
| JPS6145622A (ja) | 信号処理装置 | |
| JPS60254373A (ja) | 積和演算装置 | |
| Paraskevas et al. | The Hartley phase cepstrum as a tool for signal analysis | |
| US4622649A (en) | Convolution processor | |
| KR0154792B1 (ko) | 비트 시리얼 기법을 이용한 미분기 | |
| RU2032986C1 (ru) | Генератор случайных импульсов | |
| JPS62172809A (ja) | デジタルフイルタ | |
| US6324222B1 (en) | Digital receiver with polyphase structure | |
| CN116378840A (zh) | 可订制采样点数的曲轴凸轮轴传感器信号发生方法及系统 | |
| RU2207737C1 (ru) | Способ передачи информации и преобразователь последовательности цифровых отсчетов | |
| SU653756A1 (ru) | Устройство дл ортогонального преобразовани сигналов | |
| SU1483444A1 (ru) | Устройство дл моделировани функций с помощью частных сумм сигналов Уолша |