JP4370043B2 - スペクトル拡散通信方式 - Google Patents
スペクトル拡散通信方式 Download PDFInfo
- Publication number
- JP4370043B2 JP4370043B2 JP2000146492A JP2000146492A JP4370043B2 JP 4370043 B2 JP4370043 B2 JP 4370043B2 JP 2000146492 A JP2000146492 A JP 2000146492A JP 2000146492 A JP2000146492 A JP 2000146492A JP 4370043 B2 JP4370043 B2 JP 4370043B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- output
- signal
- delay
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直接拡散型のスペクトル拡散通信方式に係り、特に集積回路チップ内の回路ブロック間の配線あるいは集積回路チップ間の配線のような比較的短距離の有線通信に用いられるスペクトル拡散通信方式に関するものである。
【０００２】
【従来の技術】
従来のこの種のスペクトル拡散通信方式については、例えば、2000 IEEE International Solid-State Circuits Conference, Digest of Technical Papers、３７０〜３７１ページに記載されている。
【０００３】
図２０は従来のスペクトル拡散通信方式の構成例を示すブロック図である。図２０において、１０１、１０２、…、１０Nは情報信号入力端子、１５は加算回路、１６は伝送路、１８は乗算回路、１９は積分回路、２０は判定回路、２１は出力端子、２２はＵ／Ｂ変換回路（ユニポーラ／バイポーラ変換回路）、６１１、６１２、…、６１Nは送信部、６２１、６２２、…、６２Nは排他的論理和回路、６３１、６３２、…、６３NはＵ／Ｂ変換回路、６４１、６４２、…、６４ＮはＭ系列発生回路、６５は受信部、６６はＭ系列発生回路である。図２０は、Ｎチャネル多重通信システムを表しており、それゆえ、Ｎ個の送信部６１１、６１２、…、６１Nを有する。受信部６５は代表として１チャネルのみ示しているが、実際には、その他のチャネルに対しても同様の回路が必要になる。
【０００４】
まず、１番目のチャネルを例にとって、送信部６１１の動作を説明する。情報信号入力端子１０１から入力された情報信号は、排他的論理和回路６２１において、M系列発生回路６４１からのM系列と排他的論理和演算を行う。一般に、M系列発生回路６４１からのM系列の周期をLとすると、情報信号の１ビットに対してLビットのM系列と排他的論理和演算が行われるため、情報信号の周波数帯域がL倍に拡散されることになる。更に、Ｕ／B変換回路６３１で、“０”と“１”のユニポーラ信号を“−１”と“＋１”のバイポーラ信号へ変換する。他のチャネルの送信部６１２、６１３、…、６１Nも、同様に動作する。
【０００５】
各送信部６１１、６１２、…、６１Nからの信号は、加算回路１５で加算され、伝送路１６を伝送され、受信部６５へ入力される。加算回路１５は、信号線の結合等により、実現することもあり得る。いま、受信部６５は、１番目のチャネルに対するものであるとすると、M系列発生回路６６では、１番目のチャネルの送信部６１１内のM系列発生回路６４１と同じM系列を発生する。そして、Ｕ／B変換回路２２でバイポーラ信号に変換された後で、乗算回路１８において、伝送路１６からの受信信号と乗算され、積分回路１９でＭ系列の周期Ｌの期間積分される。判定回路２０は、積分回路１９の出力の極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【０００６】
乗算回路１８での乗算と積分回路１９での積分操作は、送信部６１１で用いたＭ系列と受信部６５のＭ系列との相関値を計算していることになる。このため、図１８に示すスペクトル拡散通信方式においては、送受信で用いたＭ系列間の相関特性が重要になるが、特に有線通信においては送受信間の同期をとることが容易であるため、同じＭ系列を異なったビット数だけ巡回シフトしたものを各チャネルで用いることで、良好な相関特性を実現できる。この場合、各Ｍ系列発生回路６４１、６４２、…、６４Ｎは、発生するＭ系列の初期状態が異なるだけで、同じ回路構成で実現することができる。
【０００７】
図２１に、Ｍ系列の自己相関特性を示す。二つのＭ系列の時間差が０でピーク値Ｌとなり、他では−１となる理想的な特性を有する。１番目のチャネルの受信部６５では、送信部６１１内のＭ系列発生回路６４１で発生するＭ系列と全く同じＭ系列で相関値を計算するため、送信部６１１からの信号に対する積分回路１９の出力は、情報信号の極性を無視して、大きさＬとなる。一方、他のチャネルからの信号に対する積分回路１９の出力は、情報信号の極性を無視して、大きさ１となり、Ｌが大きい場合には殆ど無視できる。このため、判定回路２０では、所望のチャネルの情報のみを判定できる。
【０００８】
Ｍ系列の周期Ｌが比較的小さい場合には、図２１に示したＭ系列の自己相関特性におけるサイドローブ値−１を無視することができなくなる。このような場合には、各Ｍ系列発生回路６４１、６４２、…、６４Ｎで発生するＭ系列に対して、同じ時刻に“０”を付加した長さＬ＋１の系列を用いることで、これを改善することができる。この系列の自己相関特性は、ピーク値Ｌ＋１とサイドローブ値０を有する。それゆえ、チャネル間干渉を完全に０にすることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来のスペクトル拡散通信方式においては、例えば集積回路チップ内の回路ブロック間の配線あるいは集積回路チップ間の配線に適用した場合に、集積回路内のグローバルクロック信号を用いて送受信間の同期をとることが考えられるが、各送信部から受信部への信号経路とグローバルクロック信号経路は完全に一致しないため、送受信間で比較的小さな同期ずれを生じる可能性が大きく、それゆえ、積分回路１９の出力が図２１に示す自己相関特性のピークからずれた位置に対応する値になり、通信性能が劣化するという問題があった。
【００１０】
本発明は、以上の点を考慮してなされたものであり、例えば集積回路チップ内の回路ブロック間の配線あるいは集積回路チップ間の配線のような比較的短距離の有線通信において生じる比較的小さな送受信間の同期ずれが存在しても良好な通信性能を有するスペクトル拡散通信方式を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、第１の本発明は、情報信号の周波数帯域幅を拡散して通信路に送信する１つまたは複数の送信手段と、前記通信路から到来した受信信号より所望の情報信号を復元する１つまたは複数の受信手段とを有するスペクトル拡散通信方式において、前記送信手段は、３値以上の値を有する拡散信号を発生する多値拡散信号発生手段と、前記情報信号をバイポーラ信号に変換する情報信号変換手段と、該情報信号変換手段の出力と前記多値拡散信号発生手段の出力とを乗算する多値乗算手段を有し、前記受信手段は、２値拡散信号を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力をバイポーラ信号に変換する拡散信号変換手段と、該拡散信号変換手段の出力を前記受信信号に乗じる２値乗算手段と、該２値乗算手段の出力を前記２値拡散信号の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有するよう構成した。
【００１２】
第２の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を巡回遅延する複数の遅延手段と、前記Ｍ系列変換手段の出力と該複数の遅延手段の出力を加え合わせる加算手段とを有し、前記複数の遅延手段における遅延量は１ビットから始まる連続したビット数に対応する量であるよう構成した。
【００１３】
第３の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの複数の出力をバイポーラ信号に変換してから加算する変換加算手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で連続する複数の出力を前記変換加算手段への入力とするよう構成した。
【００１４】
第４の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を巡回遅延する奇数個の遅延手段と、前記Ｍ系列変換手段の出力と該奇数個の遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記奇数個の遅延手段における遅延量は１ビットから始まる連続したビット数に対応する量とし、前記初期位相設定手段は、前記加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記奇数個の遅延手段と同じ数のビット数の期間だけ零になるように前記送信側Ｍ系列発生手段の初期位相を与えるよう構成した。
【００１５】
第５の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を巡回遅延する偶数個の遅延手段と、前記Ｍ系列変換手段の出力と該偶数個の遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記偶数個の遅延手段における遅延量は１ビットから始まる連続したビット数に対応する量とし、前記初期位相設定手段は、前記加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記偶数個の遅延手段と同じ数のビット数の期間だけ＋１あるいは−１になるように前記送信側Ｍ系列発生手段の初期位相を与えるよう構成した。
【００１６】
第６の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの偶数個の出力をバイポーラ信号に変換してから加算する変換加算手段と、前記送信側Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で連続する偶数個の出力を前記変換加算手段への入力とし、前記初期位相設定手段は、前記変換加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記変換加算手段の入力の数と同じ数のビット数の期間だけ零になるように前記複数の遅延回路の初期値を与えるよう構成した。
【００１７】
第７の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの奇数個の出力をバイポーラ信号に変換してから加算する変換加算手段と、前記送信側Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で連続する奇数個の出力を前記変換加算手段への入力とし、前記初期位相設定手段は、前記変換加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記変換加算手段の入力の数と同じ数のビット数の期間だけ＋１あるいは−１になるように前記複数の遅延回路の初期値を与えるよう構成した。
【００１８】
第８の発明は、第１の発明において、前記送信手段を、正及び負の一定値と零の３値の拡散信号を発生する多値拡散信号発生手段と、情報信号をバイポーラ信号に変換する情報信号変換手段と、前記多値拡散信号が正の一定値、負の一定値、零のときには、それぞれ、前記情報信号変換手段の出力信号、該情報信号変換手段の出力を極性反転した信号、零信号を出力する極性反転手段とを有する送信手段に置換して構成した。
【００１９】
第９の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を１ビットだけ巡回遅延する遅延手段と、前記Ｍ系列変換手段の出力と該遅延手段の出力を加え合わせる加算手段とを有するよう構成した。
【００２０】
第１０の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を１ビットだけ巡回遅延する遅延手段と、前記Ｍ系列変換手段の出力と該遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記初期位相設定手段は、前記遅延手段の入力あるいは出力が“０１”あるいは“１０”で始まり、かつ、他のチャネルの送信手段内の多値拡散信号発生手段の遅延手段の入力あるいは出力と同じにならないように、前記送信側Ｍ系列発生手段の初期位相を与えるよう構成した。
【００２１】
第１１の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの２つの出力をバイポーラ信号に変換してから加算する変換加算手段と、前記送信側Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で後ろから２つの出力を前記変換加算手段への入力とし、前記初期位相設定手段は、前記複数の遅延回路の内で後ろから２つのものの初期値を “０１”あるいは“１０”とし、他の遅延回路の初期値は他のチャネルの送信手段内の多値拡散信号発生手段の複数の遅延回路でＭ系列の次数より１少ない長さの同じパターンを初期値に持たないように前記複数の遅延回路の初期値を与えるよう構成した。
【００２２】
第１２の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、クロックに合せてＭ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列の最後の位置に零信号を付加して出力すると共にこの期間は前記送信側Ｍ系列発生手段へのクロックを止める零付加手段と、該零付加手段の出力をバイポーラ信号に変換する系列変換手段と、該系列変換手段の出力を１ビットだけ巡回遅延する遅延手段と、前記零付加手段の出力と該遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記初期位相設定手段は、前記遅延手段の入力あるいは出力が“０１”で始まり、かつ、他のチャネルの送信手段内の多値拡散信号発生手段の遅延手段の入力あるいは出力と同じにならないように前記送信側Ｍ系列発生手段の初期位相を与えるよう構成した。
【００２３】
第１３の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、クロックに合せてＭ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの２つの出力の最後の位置に零信号を付加して出力すると共にこの期間は前記Ｍ系列発生手段へのクロックを止める零付加手段と、該零付加手段の２つの出力をバイポーラ信号に変換してから加算する変換加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で後ろから２つの出力を前記零付加手段への入力とし、前記初期位相設定手段は、前記複数の遅延回路の内で後ろから２つのものの初期値を “０１”とし、他の遅延回路の初期値は他のチャネルの送信手段内の多値拡散信号発生手段の複数の遅延回路でＭ系列の次数より１少ない長さの同じパターンを初期値に持たないように前記複数の遅延回路の初期値を与えるよう構成した。
【００２４】
第１４の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段の前記２値拡散信号発生手段は、前記送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列を発生する手段であるよう構成した。
【００２５】
第１５の発明は、第１又は第８の発明において、前記受信手段を、２値拡散信号を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力に応じて前記受信信号を極性反転または非反転させて出力する極性反転手段と、該極性反転手段の出力を前記２値拡散信号の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００２６】
第１６の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段を、前記送信手段内の前記送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力に応じて前記受信信号を極性反転または非反転させて出力する極性反転手段と、該極性反転手段の出力を前記Ｍ系列の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００２７】
第１７の発明は、第１乃至第１１の発明のいずれか１つの発明において、前記受信手段を、２値拡散信号を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力を前記受信信号に乗じる２値乗算手段と、該２値乗算手段の出力を前記２値拡散信号の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００２８】
第１８の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段を、前記送信手段内の送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列を発生する２値拡散信号発生手段と、該Ｍ系列が予め定めた値のときのみ受信信号を通過させるゲート手段と、前記２値拡散信号発生手段からのＭ系列の周期で該ゲート手段の出力を積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００２９】
第１９の発明は、第１４，第１６，又は第１８の発明において、前記受信装置内の前記２値拡散信号発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有するよう構成した。
【００３０】
第２０の発明は、第１２又は第１３の発明において、前記受信装置内の前記２値拡散信号発生手段は、クロックに合せてＭ系列を発生する受信側Ｍ系列発生手段と、該受信側Ｍ系列発生手段の出力に零信号を付加して出力すると共にこの期間は前記受信側Ｍ系列発生手段へのクロックを止める零付加手段とを有するよう構成した。
【００３１】
第２１の発明は、第２０の発明において、前記受信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有するよう構成した。
【００３２】
第２２の発明は、第１乃至第２１の発明のいずれか１つにおいて、前記受信手段内の前記積分手段に代えてローパスフィルタを用い、前記受信手段内の前記判定手段では、前記２値拡散信号発生手段の出力信号の１周期当り１回の適切なタイミングで前記ローパスフィルタの出力をサンプリングした値を閾値判定するよう構成した。
【００３３】
第２３の発明は、第１又は第８の発明において、前記受信手段を、２値拡散信号を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００３４】
第２４の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段を、前記送信手段内の前記送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列をバイポーラ化した信号を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００３５】
第２５の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段を、前記送信手段内の前記送信側Ｍ系列発生手段で発生するＭ系列を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００３６】
第２６の発明は、第１２又は第１３の発明において、前記受信手段を、前記送信手段内の前記零付加手段の出力をバイポーラ化した信号を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００３７】
【発明の実施の形態】
図１は、本発明のスペクトル拡散通信方式の実施の形態（請求項１）のブロック図である。図１において、１０１、１０２、…、１０Nは情報信号入力端子、１１１、１１２、…、１１Ｎは送信部、１２１、１２２、…、１２NはＵ／B変換回路、１３１、１３２、…、１３Ｎは乗算回路、１４１、１４２、…、１４Ｎは多値拡散信号発生回路、１５は加算回路、１６は伝送路、１７は受信部、１８は乗算回路、１９は積分回路、２０は判定回路、２１は出力端子、２２はＵ／Ｂ変換回路、２３は２値拡散信号発生回路である。図１は、Ｎチャネル多重通信システムを表しており、それゆえ、Ｎ個の送信部１１１、１１２、…、１１Nを有する。受信部１７は代表として１チャネルのみ示しているが、実際には、その他のチャネルに対しても同様の回路が必要になる。
【００３８】
まず、１番目のチャネルを例にとって、送信部１１１の動作を説明する。情報信号入力端子１０１から入力された情報信号は、Ｕ／B変換回路１２１で、“０”と“１”のユニポーラ信号を“−１”と“＋１”のバイポーラ信号へ変換し、乗算回路１３１において、多値拡散信号発生回路１４１で発生される多値拡散信号と乗算される。一般に、多値拡散信号発生回路１４１からの多値拡散信号の周期をLとすると、Ｕ／Ｂ変換回路１２１の出力信号の周波数帯域幅は、乗算回路１３１での乗算により、L倍に拡散されることになる。他のチャネルの送信部１１２、１１３、…、１１Nも、同様に動作する。
【００３９】
各送信部１１１、１１２、…、１１Nからの信号は、加算回路１５で加算され、伝送路１６を伝送され、受信部１７へ入力される。加算回路１５は、信号線の結合等により、実現することもあり得る。いま、受信部１７は、１番目のチャネルに対するものであるとすると、２値拡散信号発生回路２３では、１番目のチャネルの送信部１１１内の多値拡散信号発生回路１４１で発生される多値拡散信号に対応した２値拡散信号を発生する。この対応関係の詳細は、更に詳しい構成例を用いて、後述する。そして、Ｕ／B変換回路２２でバイポーラ信号に変換された後で、乗算回路１８において、伝送路１６からの受信信号と乗算され、積分回路１９で２値拡散信号の周期Ｌの期間積分される。判定回路２０は、積分回路１９の出力の極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００４０】
図１の実施の形態は、本発明のスペクトル拡散通信方式の基本的な構成を示すものであり、以下に、１番目のチャネルに対する送信部１１１と受信部１７の構成例を用いて、詳細な構成と動作を説明する。以下の説明では、代表として、１番目のチャネルに対する構成を示すが、他のチャネルに対しても同様である。
【００４１】
図２は、送信部１１１の第１の構成例（請求項２，９）を示すブロック図である。図２において、２４は送信出力端子、２５は加算回路、２６はＭ系列発生回路、２７はＵ／Ｂ変換回路、２８１、２８２、…、２８Ｍは遅延回路であり、図１と同じ構成要素には、同じ参照符号を付している。
【００４２】
図２の送信部１１１の構成例では、多値拡散信号発生回路１４１は、初期位相の異なった複数のＭ系列をバイポーラ信号として加算することで多値拡散信号を生成する。すなわち、Ｍ系列発生回路２６からの出力は、Ｕ／Ｂ変換回路２７でバイポーラ信号に変換された後、それぞれ１ビット期間の遅延を与えるＭ個の遅延回路２８１、２８２、…、２８Ｍを通過し、加算回路２５でＵ／Ｂ変換回路２７の出力と各遅延回路２８１、２８２、…、２８Ｍの出力の合計Ｍ＋１個の信号を加え合わせ、多値拡散信号が生成される。この多値拡散信号は、情報信号入力端子１０１からの情報信号をＵ／Ｂ変換回路１２１でバイポーラ信号に変換した信号と、乗算回路１３１において乗算され、送信出力端子２４に出力される。なお、遅延回路を１個とすることにより請求項９の構成を実現できる。
【００４３】
図３は、受信部１７の第１の構成例（請求項１４）を示すブロック図である。図３において、２９は受信信号入力端子、３０はＭ系列発生回路であり、図１と同じ構成要素には、同じ参照符号を付している。
【００４４】
Ｍ系列発生回路３０は、図２に示す送信部１１１のＭ系列発生回路２６で発生するＭ系列と同じＭ系列を発生し、基本的に両者は同じ回路になる。また、Ｍ系列発生回路３０は、図１の２値拡散信号発生回路２３に対応し、２値拡散信号として、送信部１１１で用いた多値拡散信号を生成する源のＭ系列を用いることを意味する。Ｍ系列発生回路３０からのＭ系列は、Ｕ／B変換回路２２でバイポーラ信号に変換された後で、乗算回路１８において、受信信号入力端子２９からの受信信号と乗算され、積分回路１９でＭ系列の周期Ｌの期間積分される。判定回路２０は、積分回路１９の出力の極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００４５】
図４は、図２に示す送信部１１１の第１の構成例における多値拡散信号発生回路１４１からの多値拡散信号と図３に示す受信部１７の第１の構成例におけるＵ／B変換回路２２からのＭ系列をバイポーラ化した信号（以下、バイポーラＭ系列と呼ぶ）との相互相関特性の説明図である。図４は、図２において、遅延回路の数Ｍが２の場合を示している。
【００４６】
図２に示す送信部１１１の第１の構成例で用いた多値拡散信号発生回路１４１での処理と図３に示す受信部１７における乗算回路１８と積分回路１９による相関演算処理は共に線形処理であるため、送信部１１１の加算回路２５へのそれぞれの入力信号、すなわち、Ｕ／Ｂ変換回路２７と各遅延回路２８１、２８２、…、２８Ｍからの出力信号は、独立に考えることができる。Ｕ／Ｂ変換回路２７と各遅延回路２８１、２８２、…、２８Ｍからの出力信号は位相が異なったバイポーラＭ系列であり、それぞれのバイポーラＭ系列信号と受信部１７のＵ／B変換回路２２からのバイポーラＭ系列信号との相互相関特性は、図１９に示すような山形特性を有する。但し、Ｕ／Ｂ変換回路２７と各遅延回路２８１、２８２、…、２８Ｍからの出力信号の位相が１ビットずつ異なっていることから山形の位置がずれ、図４に破線で示すようになるため、送信部１１１の多値拡散信号と受信部１７のバイポーラＭ系列との相互相関特性は、これらの合成特性として、図４の実線で示すような台形特性になる。いま、送受信間で同期が完全に合っている場合の相関値が台形の中央に対応するように受信側のＭ系列の位相を調整しておくと、図２に示す遅延回路の数Ｍが２の場合には、前後に１ビットまでの同期ずれが存在しても相関値の劣化を生じないことが分る。相関値の劣化を生じない同期ずれの範囲は、遅延回路の数Ｍを大きくするほど広くできる。しかし、１つのチャネルの多値拡散信号の生成に用いたと同じ位相のＭ系列を他のチャネルの多値拡散信号の生成のために用いることはできないため、同時に通信できるチャネルの数の最大値はＬ／（Ｍ＋１）となり、遅延回路の数Ｍが大きくなるほど少なくなる。このため、遅延回路の数Ｍは、両者の妥協で決める必要がある。
【００４７】
図５は、受信部１７の第２の構成例（請求項１５，１６）を示すブロック図である。図５において、３１は極性反転回路であり、図１及び３と同じ構成要素には、同じ参照符号を付している。
【００４８】
極性反転回路３１には、受信信号入力端子２９からの受信信号とＭ系列発生回路３０からのＭ系列が入力され、Ｍ系列の値が“１”であれば受信信号をそのまま出力し、一方、Ｍ系列の値が“０”であれば受信信号の極性を反転した信号を出力する。極性反転回路３１からの出力は、積分回路１９でＭ系列の周期Ｌの期間積分され、更に、判定回路２０で極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。図５では、Ｍ系列が“１”と“０”の２値系列であることを利用して、極性反転回路３１を用いることにより、図３よりも簡単な構成にしている。
【００４９】
図４に示すように、図２に示す送信部１１１の第１の構成例と図３または図５に示す受信部１７の第１または２の構成例を用いた場合、台形相関特性のピーク値はＬよりも遅延回路の数Ｍだけ小さくなり、一方、チャネル間干渉の原因になるサイドローブ値はＭ＋１となる。Ｍ系列の周期Ｌが比較的小さな場合、遅延回路の数Ｍに依存する性能劣化は無視できなくなる。
【００５０】
図６は、受信部１７の第３の構成例（請求項１７，１８）を示すブロック図である。図６において、３２はゲート回路であり、図１及び３と同じ構成要素には、同じ参照符号を付している。
【００５１】
ゲート回路３２には、受信信号入力端子２９からの受信信号とＭ系列発生回路３０からのＭ系列が入力され、Ｍ系列の値が“１”であれば受信信号をそのまま出力し、一方、Ｍ系列の値が“０”であれば零信号を出力する。ゲート回路３２からの出力は、積分回路１９でＭ系列の周期Ｌの期間積分され、更に、判定回路２０で極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００５２】
図６に示す受信部１７の第３の構成例は、受信信号に対し、Ｍ系列発生回路３０からのＭ系列を、バイポーラ信号に変換することなく相関を計算することを意味する。図３で、単純にＵ／Ｂ変換回路２２を除いても同じ出力を得ることができるが、図６では、ゲート回路３２を用いることで更に簡単な構成にしている。
【００５３】
図７は、図２に示す送信部１１１の第１の構成例における多値拡散信号発生回路１４１からの多値拡散信号と図６に示す受信部１７の第３の構成例におけるＭ系列との相互相関特性の説明図である。図４の場合と同様に、図２における遅延回路の数Ｍが２の場合を示している。
【００５４】
送信部１１１内の多値拡散信号発生回路１４１で多値拡散信号を発生するために用いるバイポーラＭ系列と受信部１７のＭ系列との相互相関特性は、図７の破線で示すように、ピーク値が（Ｌ＋１）／２でサイドローブが０の山形となる。それゆえ、多値拡散信号とＭ系列との相互相関特性は、位相がずれた山形特性の合成特性として、ピーク値が（Ｌ＋１）／２でサイドローブが０の台形特性となる。このため、遅延回路の数Ｍによる性能劣化を招くことがない。
【００５５】
図８は、送信部１１１の第２の構成例（請求項３）を示すブロック図である。図８において、３３は変換加算回路、３４１、３４２、３４３、３４４は遅延回路、３５は排他的論理和回路であり、図１及び２と同じ構成要素には、同じ参照符号を付している。図８は、例として、図２において、Ｍ系列発生回路２６のＭ系列の次数を４、遅延回路の数Ｍを２とした場合に相当する構成を示している。
【００５６】
図８では、多値拡散信号発生回路１４１をシフトレジスタを用いて構成する。すなわち、１ビット期間の遅延を与える遅延回路３４１、３４２、３４３、３４４と排他的論理和回路３５でＭ系列を生成するシフトレジスタを構成している。排他的論理和回路３５への入出力の位置が、Ｍ系列を生成するための原始多項式に対応する位置になっている。そして、３つの位相が異なったＭ系列を合成するために、遅延回路３４２、３４３及び３４４の出力が変換加算回路３３へ入力され、それぞれバイポーラ信号に変換された後で加算される。変換加算回路３３の出力が多値拡散信号発生回路１４１からの多値拡散信号となり、情報信号入力端子１０１からの情報信号をＵ／Ｂ変換回路１２１でバイポーラ信号に変換した信号と、乗算回路１３１において乗算され、送信出力端子２４に出力される。
【００５７】
図９は、受信部１７の第４の構成例を示すブロック図である。図９において、３６１、３６２、３６３、３６４は遅延回路、３７は排他的論理和回路であり、図１、３及び６と同じ構成要素には、同じ参照符号を付している。図９は、図８と対応して、Ｍ系列発生回路３０のＭ系列の次数を４とした場合に相当する構成を示している。
【００５８】
図９の受信部１７の構成例では、Ｍ系列発生回路３０を、シフトレジスタを用いて構成する。すなわち、１ビット期間の遅延を与える遅延回路３６１、３６２、３６３、３６４と排他的論理和回路３７でＭ系列を生成するシフトレジスタを構成している。Ｍ系列発生回路３０からの出力は、遅延回路３６３からの出力として得られる。これは、図７に示したように、台形の相関特性の中心で同期を合せるために、図８に示した送信部１１１内の多値拡散信号発生回路１４１の変換加算回路３３への３つの入力の中心と時間を合せたためである。
【００５９】
ゲート回路３２には、受信信号入力端子２９からの受信信号とＭ系列発生回路３０からのＭ系列が入力され、Ｍ系列の値が“１”であれば受信信号をそのまま出力し、一方、Ｍ系列の値が“０”であれば零信号を出力する。ゲート回路３２からの出力は、積分回路１９でＭ系列の周期Ｌの期間積分され、更に、判定回路２０で極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００６０】
図１０は、送信部１１１の第３の構成例（請求項４，５，１０）を示すブロック図である。図１０において、３８は初期位相設定回路であり、図１及び２と同じ構成要素には、同じ参照符号を付している。
【００６１】
図１０の構成例は、図２に示す送信部１１１の第１の構成例において、初期位相設定回路３８を加えて、Ｍ系列発生回路２６で発生するＭ系列の初期位相を制御できるようにしたものである。それ以外の構成や動作は、図２と同じである。
【００６２】
図１１は、情報信号を考慮した詳細な動作の説明図である。図１１は、一例として、多値拡散信号の周期Ｌが１５の場合を示している。すなわち、多値拡散信号を生成するためのＭ系列の次数は４である。
【００６３】
まず、図１１の（１）は、Ｍ系列の初期位相を適切に選択しなかったために、送信部１１１の多値拡散信号と受信部１７のＭ系列の間の相互相関特性が劣化する場合の例を示しており、図１０における多値拡散信号発生回路１４１内の遅延回路の数Ｍが１の場合となっている。（ａ１）と（ａ２）は、それぞれ、Ｍ系列発生回路２６からの出力と１ビット遅れた出力を示し、これをバイポーラ信号に変換して加え合わせることで、多値拡散信号発生回路１４１からの多値拡散信号が、（ｂ）のように得られる。図１０では、Ｍ系列発生回路２６からの出力をＵ／Ｂ変換回路２７でバイポーラ信号に変換してから遅延回路２８１に入力しているが、図１１のように、Ｍ系列を遅延してから、それぞれの信号をＵ／Ｂ変換しても同じ結果になる。（ｃ）は、Ｕ／Ｂ変換回路１２１からのバイポーラ化された情報信号を表している。図内の縦の点線は情報信号の区切りを表しており、特に、右の点線の右側で情報信号が変化していることに注意されたい。（ｄ）は、（ｂ）と（ｃ）を乗算した乗算回路１３１の出力を示し、これに対して、（ｅ）に示す受信部１７のＭ系列を乗算して積分することで、図６に示す受信部１７の積分回路１９の出力が得られる。（ｅ）を時間的にずらして、時間差に対して相関値を描いたものが多値拡散信号（この場合は、遅延回路の数Ｍが１なので３値になる）とＭ系列との相互相関特性になり、（ｆ）に示される。（ｆ）より、情報信号に変化が生じていない時間差０より左側では理想的な特性が得られているが、情報信号が変化している時間差０より右側では、相関値が劣化し、台形特性が得られていないことが分る。これは、情報信号の存在により、いわゆる奇相関と呼ばれる特性の影響を受けているためである。この相互相関特性の劣化が、スペクトル拡散通信方式の通信性能を劣化させることになる。
【００６４】
図１１の（２）は、最大１ビットの同期ずれまで考慮した場合の相互相関特性が劣化しない場合の例である。各信号の意味は、図１１の（１）と同様である。（ｂ）の多値拡散信号において、先頭の１ビット期間に対応する値が０であることに注意されたい。このため、この期間は、情報信号の値に無関係に、送信部１４１からの出力は０になる。それゆえ、（ｆ）に示すように、時間差０の右側でも、少なくても１ビットの期間は理想的な相関値となり、台形相関特性の頂上の平坦特性が保たれる。時間差０の右側１ビットを越える部分では相関値が０になるとは限らないが、これは１ビットを越える同期ずれに対応する部分であるため、考慮範囲外であり、問題にならない。なお、図では、（ｂ）の多値拡散信号の先頭を０になるようにし、（ｅ）の受信部１７のＭ系列として（ａ１）と同じ位相のＭ系列を用いたが、（ｂ）の多値拡散信号の後端が０になるようにし、（ｅ）の受信部１７のＭ系列として（ａ２）と同じ位相のＭ系列を用いても、（ｆ）の相関特性がずれるだけで同様の効果が得られる。
【００６５】
図１１の（３）は、最大２ビットの同期ずれまで考慮した場合の相互相関特性が殆ど劣化しない場合の例である。図１０における多値拡散信号発生回路１４１内の遅延回路の数Ｍが２の場合となっている。（ａ１）、（ａ２）及び（ａ３）は、それぞれ、Ｍ系列発生回路２６からの出力、１ビット遅れた出力及び更に１ビット遅れた出力を示し、これをバイポーラ信号に変換して加え合わせることで、送信部１１１の多値拡散信号発生回路１４１からの多値拡散信号が、（ｂ）のように得られる。他の各信号の意味は、図１１の（１）及び（２）と同様である。この場合は、（ｂ）の多値拡散信号は４値になるため、図１１の（２）のように、先頭の２ビット期間に対応する値を０にすることはできないが、最小値である＋１あるいは−１にすることは可能である。そうすることで、（ｆ）に示すように、時間差０の右側の２ビットの対応する期間の平坦特性からのずれを±２に抑えることができる。
【００６６】
図１１には、図１０に示す多値拡散信号発生回路１４１内の遅延回路の数Ｍが小さい場合を示したが、一般的に、遅延回路の数Ｍが奇数の場合には、多値拡散信号の先頭あるいは後端のＭビット期間に対応する値を０にするＭ系列の初期位相が存在する。一方、遅延回路の数Ｍが偶数の場合には、多値拡散信号の先頭あるいは後端のＭビット期間に対応する値を±１（＋１又は−１）にするＭ系列の初期位相が存在する。初期位相設定回路３８には、そのような位相を記憶しておき、Ｍ系列発生回路２６に与えることで、Ｍビットまでの同期ずれがあっても、情報信号に無関係に良好な通信品質を保つスペクトル拡散通信方式を構成できる。なお、図１０において、遅延回路を１個とすることにより請求項１０の構成を実現できる。
【００６７】
図１２は、送信部１１１の第４の構成例（請求項６，７）を示すブロック図である。図１、２、８及び１０と同じ構成要素には、同じ参照符号を付している。図８と同様に、図１０において、Ｍ系列発生回路２６のＭ系列の次数を４、遅延回路の数Ｍを２とした場合に相当する構成を示している。
【００６８】
図１２の構成例は、図８に示す送信部１１１の第２の構成例において、初期位相設定回路３８を加えて、Ｍ系列の初期位相を制御できるようにしたものである。初期位相設定回路３８は、Ｍが奇数の場合には多値拡散信号の先頭あるいは後端のＭビット期間に対応する値を０にするように、一方、Ｍが偶数の場合には多値拡散信号の先頭あるいは後端のＭビット期間に対応する値を±１（＋１又は−１）にするように、Ｍ系列を発生するシフトレジスタを構成する遅延回路３４１、３４２、３４３及び３４４の初期値を与える。それ以外の構成や動作は、図８と同じである。
【００６９】
ここで、図１１の（２）に示す例のように、最大１ビットの同期ずれまで考慮した場合の相互相関特性が劣化しないように、（ｂ）の多値拡散信号（この場合は、３値拡散信号）の先頭を０にする具体的なＭ系列の初期位相設定方法を説明する。図１２に示すシフトレジスタを用いた多値拡散信号発生回路１４１の構成を考えると、この場合、変換加算回路３３への入力信号は遅延回路３４３と３４４の２つの出力信号となり、初期位相として、遅延回路３４３と３４４の値を異なったものにすれば、変換加算回路３３からの多値拡散信号の最初の値は０になることが分る。したがって、便宜上、遅延回路３４４、３４３、３４２及び３４１の値を順に連続した４ビット列で表せば、多値拡散信号の先頭を０にするためには、遅延回路の初期値を、例えば、
０１００、０１０１、０１１０、０１１１、１００＊、１０１＊
とすればよい。ここで、１００＊の＊は、０１００から始まるＭ系列が更に１ビット進んだ状態と同じにならない値とすることを意味する。１０１＊の＊も、同様に、０１０１から始まるＭ系列が更に１ビット進んだ状態と同じにならない値とすることを意味する。また、この他に、
１０００、１００１、１０１０、１０１１、０１０＊、０１１＊
という組み合わせも可能である。いずれにせよ、採り得る遅延回路の初期値の数は６であり、同時に通信できる最大チャネル数は６になる。以上はＭ系列の次数が４（周期Ｌが１５）の場合の例であるが、他の値のときにも同様に考えることができ、同時に通信できる最大チャネル数は、３（Ｌ＋１）／８となる。
【００７０】
図１３は、送信部１１１の第５の構成例（請求項８，１１）を示すブロック図である。図１３において、３９は極性反転回路であり、図１、２、８及び１０と同じ構成要素には、同じ参照符号を付している。図１３は、図１２と同様に、Ｍ系列発生回路２６のＭ系列の次数を４とした場合に相当する構成を示している。
【００７１】
図１３の多値拡散信号発生回路１４１は、変換加算回路３３への入力信号を２つに減らしたこと以外は、図１２の場合と同じである。変換加算回路３３への入力信号を２つに減らし、Ｍを１としたことで、多値拡散信号発生回路１４１からの多値拡散信号は、例えば、＋２、０、−２の３値になっている。極性反転回路３９は、この３値の多値拡散信号の値により、これが正、０及び負であったら、それぞれ、Ｕ／Ｂ変換回路１２１からの出力信号をそのまま、０値及びＵ／Ｂ変換回路１２１からの出力信号を極性反転した信号を出力する。このような極性反転回路３９を用いることで、比較的複雑な乗算回路１３１を用いなくてすむようになる。
【００７２】
図６または９に示すような受信部１７でＭ系列との相関をとる方法は、図７で説明したように、サイドローブが０になるが、ピーク値も（Ｌ＋１）／２となり、図４のピーク値と比べて約１／２に小さくなる。これは、スペクトル拡散通信方式の特長であるプロセスゲインを約１／２に小さくしていることを意味する。すなわち、受信部１７でユニポーラ信号であるＭ系列をそのまま用いることは、振幅が１／２のバイポーラＭ系列と大きさ１／２の直流分の合成信号との相関を求めていることと等価であり、それゆえ、情報伝送に利用されていない直流分がプロセスゲインに寄与しないことから、不利となる。
【００７３】
図１４は、送信部１１１の第６の構成例（請求項１３）を示すブロック図である。図１４において、４０はクロック制御回路、４１は零付加回路であり、図１、２、８、１０及び１３と同じ構成要素には、同じ参照符号を付している。また、１点破線は、クロック制御信号を表している。図１３と同様に、Ｍ系列発生回路２６のＭ系列の次数を４とした場合に相当する構成を示している。
【００７４】
図１４では、クロック制御回路４０は、Ｍ系列の周期Ｌビットの期間、各遅延回路３４１、３４２、３４３及び３４４へクロックを供給したら、次の１ビットの間はクロックを止めて各遅延回路３４１、３４２、３４３及び３４４の動作を停止し、その代わり零付加回路４１を動作させて、遅延回路３４３と３４４の出力に“０”信号を付加する。その他の動作は、図１３と同様である。
【００７５】
図１５は、受信部１７の第５の構成例を示すブロック図である。図１５において、４２はクロック制御回路、４３は零付加回路であり、図１、３、６及び９と同じ構成要素には、同じ参照符号を付している。また、１点破線は、クロック制御信号を表している。図１５は、図１４に対応して、２値拡散信号発生回路２３内で発生するＭ系列の次数を４とした場合に相当する構成を示している。
【００７６】
図１５の受信部１７の構成例では、２値拡散信号発生回路２３は、図１４の多値拡散信号発生回路１４１からの多値拡散信号に対応して、Ｍ系列の最後に“０”を付加した系列を発生する。Ｍ系列の発生は、図９と同様に、シフトレジスタを用いて構成されており、図１４の多値拡散信号発生回路１４１と同様に、クロック制御回路４２と零付加回路４３を用いて、“０”信号を付加する。すなわち、クロック制御回路４２は、Ｍ系列の周期Ｌビットの期間、各遅延回路３６１、３６２、３６３及び３６４へクロックを供給したら、次の１ビットの間はクロックを止めて各遅延回路３６１、３６２、３６３及び３６４の動作を停止し、その代わり零付加回路４３を動作させて、遅延回路３６３の出力に“０”信号を付加する。図１５では、図５と同様に、極性反転回路３１を用いている。極性反転回路３１は、零付加回路４３からの出力が“１”であれば受信信号入力端子２９からの受信信号をそのまま出力し、一方、零付加回路４３からの出力が“０”であれば受信信号の極性を反転した信号を出力する。極性反転回路３１からの出力は、積分回路１９でＭ系列の周期Ｌの期間積分され、更に、判定回路２０で極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００７７】
図１６は、図１１の（２）と同じ最大１ビットまでの同期ずれを考慮した場合の詳細な動作の説明図である。図１１の（２）と比べて、情報信号１ビットに対応する期間がＭ系列の１ビット期間だけ長くなっており、また、（ｅ）の受信側のＭ系列として、バイポーラＭ系列の最後に“−１”（元のＭ系列の“０”）を付加した系列を用いている。図１５では、極性反転回路３１を用いてＭ系列の値により受信信号の極性を制御しているが、動作を分かり易くするため、本来のバイポーラ信号を乗算する形で表している。（ｆ）に示すように、図１４に示す送信部１１１と図１５に示す受信部１７の構成を用いることで、サイドローブが０のままで、ピーク値をＬ＋１に大きくでき、プロセスゲインＬ＋１を実現できる。
【００７８】
ここで、図１４に示す送信部１１１と図１５に示す受信部１７の構成を用いたときの同時に通信できる最大チャネル数を求める。図１１の（２）に示す例で検討した場合と同様に、初期位相として図１４の多値拡散信号発生回路１４１を構成する遅延回路３４３と３４４を異ならせればよいように考えられるが、それだけでは十分ではない。すなわち、便宜上、遅延回路３４４、３４３、３４２及び３４１の値を順に連続した４ビット列で表し、
１０００、１００１、１０１０、１０１１
という位相は、これを１ビット進めた図１６の（ａ１）に対応する信号の後端が“１”になり、“０”を付加するということと矛盾する。このため、
０１００、０１０１、０１１０、０１１１
の４通りが可能となり、同時に通信できる最大チャネルは４となる。また、Ｍ系列の周期を一般化して拡張すると、同時に通信できるチャネル数は、（Ｌ＋１）／４となる。
【００７９】
なお、図１４の送信部１１１の第６の構成例を示すブロック図では、図１３の送信部１１１の第５の構成例を示すブロック図に対して、Ｍ系列の最後に”０”を付加した系列を発生するように変更するため、クロック制御回路４０と零付加回路４１を付加して、多値拡散信号発生回路１４１を構成している。図１０の送信部１１１の第３の構成例を示すブロック図に対しても、同様に、クロック制御回路４０と零付加回路４１を付加して、Ｍ系列の最後に”０”を付加した系列を発生するように変更することができる。但し、この場合、遅延回路２８２から２８Ｍは不要であり、遅延回路２８１のみとなり、初期位相設定回路３８により、遅延回路２８１の入力あるいは出力が”０１”で始まるようにＭ系列発生回路２６の初期位相が設定される（請求項１２）。
【００８０】
図１７は、受信部１７の第６の構成例（請求項２２）を示すブロック図である。図１７において、４４はＬＰＦ（ローパスフィルタ）、４５は判定回路であり、図１、３、６、９及び１５と同じ構成要素には、同じ参照符号を付している。また、１点破線は、クロック制御信号を表している。図１７は、図１５と同様に、２値拡散信号発生回路２３内で発生するＭ系列の次数を４とした場合に相当する構成を示している。
【００８１】
図１７では、極性反転回路３１からの出力を積分する代わりに、ＬＰＦ４４を用いて平滑化し、判定回路４５において、適切なタイミングでサンプリングした値を閾値判定する。ＬＰＦ４４は、理想的には周波数領域で方形の特性を有する理想ＬＰＦにする必要があるが、実用上は、適当に近似構成することができる。図１７は、図１５の構成例に対して、積分回路１９と判定回路２０をそれぞれＬＰＦ４４と判定回路４５で置き換えているが、他の受信部１７の実施例に対しても同様の置き換えを行うことができる。
【００８２】
図１８は、受信部１７の第７の構成例（請求項２３，２４，２６）を示すブロック図である。図１８において、４６１、４６２、…、４６Ｋは遅延回路、４７、４８は加算回路、４９は減算回路、５０はタップ付き遅延回路、５１は判定回路であり、図３と同じ構成要素には、同じ参照符号を付している。
【００８３】
図１８は、図５において、M系列発生回路３０、極性反転回路３１、積分回路１９の代わりにタップ付き遅延回路５０を用いて、同様の機能を実現するものである。遅延回路４６１、４６２、…、４６Ｋの数Ｋは、M系列の長さL−１であり、Ｋ＋１＝Ｌ個のタップ出力が加算回路４７あるいは４８に入力される。そして、減算回路４９において、加算回路４７の出力から加算回路４８の出力が減算される。タップ出力は、図５における極性反転回路３１からのバイポーラＭ系列を時間反転したパターンに対応して、それが＋１であれば加算回路４７に入力され、一方、それが−１であれば加算回路４８へ入力される。減算回路４９の出力は、判定回路５１において、Ｌビットに１回の適切なタイミングで閾値判定を行い、情報信号を復元する。
【００８４】
図１８は、いわゆるマッチドフィルタを構成している。図１８では、遅延回路４６１、４６２、…、４６Ｋ、加算回路４７及び４８、減算回路４９でタップ付き遅延回路５０を構成するようにしたが、電荷結合素子（ＣＣＤ）や弾性表面波素子（ＳＡＷ）を用いて構成することもできる。また、図１５で説明したＭ系列に零を付加した２値拡散信号に対しても、遅延回路を１つ加えるだけで対応することができる。
【００８５】
図１９は、受信部１７の第８の構成例（請求項２５）を示すブロック図である。図１９において、図１８と同じ構成要素には、同じ参照符号を付している。
【００８６】
図１９は、図６において、M系列発生回路３０、ゲート回路３２、積分回路１９の代わりにタップ付き遅延回路５０を用いて、同様の機能を実現するものである。Ｍ系列の１に対応するタップ出力のみを加算回路４７で加えればすむことから、加算回路４８と減算回路４９は不要になっている。その他の動作は、図１８と同様である。
【００８７】
以上、スペクトル拡散通信方式の実施の形態について説明したが、本発明は、上述したような実施の形態に限定されるものではなく、他にも、本発明の主旨を逸脱しない範囲で、様々な変形実施可能であることは勿論である。
【００８８】
【発明の効果】
以上詳細に説明したように、本発明によれば、送信部では位相の異なる複数のＭ系列をバイポーラ信号として加算して生成される多値拡散信号を用いて情報信号の周波数帯域幅を拡散し、受信部では送信部の多値拡散信号の生成に用いたと同じＭ系列をバイポーラ化した２値拡散信号を用いて受信信号との相互相関をとることで復調を行うため、相互相関特性が台形となり、それゆえ、比較的小さな送受信間の同期ずれが存在しても相互相関値が変化せず、良好な通信性能を有するスペクトル拡散通信方式を提供することができる。
【００８９】
また、受信部の２値拡散信号をＭ系列とすることにより、対応できる送受信間の同期ずれの範囲を広くするために送信部の多値拡散信号を生成するためのＭ系列の数が増えても、相互相関特性の劣化を除去でき、更に良好な通信性能を有するスペクトル拡散通信方式を提供することができる。
【００９０】
また、送信部の多値拡散信号の先頭が零になるようにＭ系列の初期位相を設定することにより、情報信号の値に無関係に台形の相互相関特性を得ることができ、情報信号の値に無関係に良好な通信性能を有するスペクトル拡散通信方式を提供することができる。
【００９１】
更に、送信部の多値拡散信号を１ビット位相の異なる２つのＭ系列に“０”を付加した系列をバイポーラ信号として加算して生成し、受信部の２値拡散信号を送信部の多値拡散信号の生成に用いたＭ系列に“０”を付加した系列をバイポーラ化した信号とすることで、プロセスゲインを理想的な多値拡散信号の周期に対応する値にすることができ、１ビットまでの送受信間の同期ずれの範囲で、雑音に強く、更に良好な通信性能を有するスペクトル拡散通信方式を提供することができる。
【図面の簡単な説明】
【図１】 本発明のスペクトル拡散通信方式の送信部と受信部の実施の形態のブロック図である。
【図２】 送信部の第１の構成例を示すブロック図である。
【図３】 受信部の第１の構成例を示すブロック図である。
【図４】 送信部の第１の構成例における多値拡散信号発生回路からの多値拡散信号と受信部の第１の構成例におけるＵ／B変換回路からのバイポーラＭ系列との相互相関特性の説明図である。
【図５】 受信部の第２の構成例を示すブロック図である。
【図６】 受信部の第３の構成例を示すブロック図である。
【図７】 送信部の第１の構成例における多値拡散信号発生回路からの多値拡散信号と受信部の第３の構成例におけるＭ系列との相互相関特性の説明図である。
【図８】 送信部の第２の構成例を示すブロック図である。
【図９】 受信部の第４の構成例を示すブロック図である。
【図１０】 送信部の第３の構成例を示すブロック図である。
【図１１】 情報信号を考慮した詳細な動作の説明図である。
【図１２】 送信部の第４の構成例を示すブロック図である。
【図１３】 送信部の第５の構成例を示すブロック図である。
【図１４】 送信部の第６の構成例を示すブロック図である。
【図１５】 受信部の第５の構成例を示すブロック図である。
【図１６】 最大１ビットまでの同期ずれを考慮した場合の詳細な動作の説明図である。
【図１７】 受信部の第６の構成例を示すブロック図である。
【図１８】 受信部の第７の構成例を示すブロック図である。
【図１９】 受信部の第８の構成例を示すブロック図である。
【図２０】 従来のスペクトル拡散通信方式の送信部と受信部のブロック図である。
【図２１】 Ｍ系列の自己相関特性を示す説明図である。
【符号の説明】
１０１、１０２、…、１０N：情報信号入力端子、１１１、１１２、…、１１Ｎ：送信部、１２１、１２２、…、１２N：ユニポーラ／バイポーラ変換回路、１３１、１３２、…、１３Ｎ：乗算回路、１４１、１４２、…、１４Ｎ：多値拡散信号発生回路、１５：加算回路、１６：伝送路、１７：受信部、１８：乗算回路、１９：積分回路、２０：判定回路、２１：出力端子、２２：ユニポーラ／バイポーラ変換回路、２３：２値拡散信号発生回路、２４：送信出力端子、２５：加算回路、２６：Ｍ系列発生回路、２７：ユニポーラ／バイポーラ変換回路、２８１、２８２、…、２８Ｍ：遅延回路、２９：受信信号入力端子、３０：Ｍ系列発生回路、３１：極性反転回路、３２：ゲート回路、３３：変換加算回路、３４１、３４２、３４３、３４４：遅延回路、３５：排他的論理和回路、３６１、３６２、３６３、３６４：遅延回路、３７：排他的論理和回路、３８：初期位相設定回路、３９：極性反転回路、４０：クロック制御回路、４１：零付加回路、４２：クロック制御回路、４３：零付加回路、４４：ローパスフィルタ、４５：判定回路、４６１，４６２，…、４６Ｋ：遅延回路、４７、４８：加算回路、４９：減算回路、５０：タップ付き遅延回路、５１：判定回路、６１１、６１２、…、６１N：送信部、６２１、６２２、…、６２N：排他的論理和回路、６３１、６３２、…、６３N：ユニポーラ／バイポーラ変換回路、６４１、６４２、…、６４Ｎ：Ｍ系列発生回路、６５：受信部、６６：Ｍ系列発生回路。
【発明の属する技術分野】
本発明は、直接拡散型のスペクトル拡散通信方式に係り、特に集積回路チップ内の回路ブロック間の配線あるいは集積回路チップ間の配線のような比較的短距離の有線通信に用いられるスペクトル拡散通信方式に関するものである。
【０００２】
【従来の技術】
従来のこの種のスペクトル拡散通信方式については、例えば、2000 IEEE International Solid-State Circuits Conference, Digest of Technical Papers、３７０〜３７１ページに記載されている。
【０００３】
図２０は従来のスペクトル拡散通信方式の構成例を示すブロック図である。図２０において、１０１、１０２、…、１０Nは情報信号入力端子、１５は加算回路、１６は伝送路、１８は乗算回路、１９は積分回路、２０は判定回路、２１は出力端子、２２はＵ／Ｂ変換回路（ユニポーラ／バイポーラ変換回路）、６１１、６１２、…、６１Nは送信部、６２１、６２２、…、６２Nは排他的論理和回路、６３１、６３２、…、６３NはＵ／Ｂ変換回路、６４１、６４２、…、６４ＮはＭ系列発生回路、６５は受信部、６６はＭ系列発生回路である。図２０は、Ｎチャネル多重通信システムを表しており、それゆえ、Ｎ個の送信部６１１、６１２、…、６１Nを有する。受信部６５は代表として１チャネルのみ示しているが、実際には、その他のチャネルに対しても同様の回路が必要になる。
【０００４】
まず、１番目のチャネルを例にとって、送信部６１１の動作を説明する。情報信号入力端子１０１から入力された情報信号は、排他的論理和回路６２１において、M系列発生回路６４１からのM系列と排他的論理和演算を行う。一般に、M系列発生回路６４１からのM系列の周期をLとすると、情報信号の１ビットに対してLビットのM系列と排他的論理和演算が行われるため、情報信号の周波数帯域がL倍に拡散されることになる。更に、Ｕ／B変換回路６３１で、“０”と“１”のユニポーラ信号を“−１”と“＋１”のバイポーラ信号へ変換する。他のチャネルの送信部６１２、６１３、…、６１Nも、同様に動作する。
【０００５】
各送信部６１１、６１２、…、６１Nからの信号は、加算回路１５で加算され、伝送路１６を伝送され、受信部６５へ入力される。加算回路１５は、信号線の結合等により、実現することもあり得る。いま、受信部６５は、１番目のチャネルに対するものであるとすると、M系列発生回路６６では、１番目のチャネルの送信部６１１内のM系列発生回路６４１と同じM系列を発生する。そして、Ｕ／B変換回路２２でバイポーラ信号に変換された後で、乗算回路１８において、伝送路１６からの受信信号と乗算され、積分回路１９でＭ系列の周期Ｌの期間積分される。判定回路２０は、積分回路１９の出力の極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【０００６】
乗算回路１８での乗算と積分回路１９での積分操作は、送信部６１１で用いたＭ系列と受信部６５のＭ系列との相関値を計算していることになる。このため、図１８に示すスペクトル拡散通信方式においては、送受信で用いたＭ系列間の相関特性が重要になるが、特に有線通信においては送受信間の同期をとることが容易であるため、同じＭ系列を異なったビット数だけ巡回シフトしたものを各チャネルで用いることで、良好な相関特性を実現できる。この場合、各Ｍ系列発生回路６４１、６４２、…、６４Ｎは、発生するＭ系列の初期状態が異なるだけで、同じ回路構成で実現することができる。
【０００７】
図２１に、Ｍ系列の自己相関特性を示す。二つのＭ系列の時間差が０でピーク値Ｌとなり、他では−１となる理想的な特性を有する。１番目のチャネルの受信部６５では、送信部６１１内のＭ系列発生回路６４１で発生するＭ系列と全く同じＭ系列で相関値を計算するため、送信部６１１からの信号に対する積分回路１９の出力は、情報信号の極性を無視して、大きさＬとなる。一方、他のチャネルからの信号に対する積分回路１９の出力は、情報信号の極性を無視して、大きさ１となり、Ｌが大きい場合には殆ど無視できる。このため、判定回路２０では、所望のチャネルの情報のみを判定できる。
【０００８】
Ｍ系列の周期Ｌが比較的小さい場合には、図２１に示したＭ系列の自己相関特性におけるサイドローブ値−１を無視することができなくなる。このような場合には、各Ｍ系列発生回路６４１、６４２、…、６４Ｎで発生するＭ系列に対して、同じ時刻に“０”を付加した長さＬ＋１の系列を用いることで、これを改善することができる。この系列の自己相関特性は、ピーク値Ｌ＋１とサイドローブ値０を有する。それゆえ、チャネル間干渉を完全に０にすることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来のスペクトル拡散通信方式においては、例えば集積回路チップ内の回路ブロック間の配線あるいは集積回路チップ間の配線に適用した場合に、集積回路内のグローバルクロック信号を用いて送受信間の同期をとることが考えられるが、各送信部から受信部への信号経路とグローバルクロック信号経路は完全に一致しないため、送受信間で比較的小さな同期ずれを生じる可能性が大きく、それゆえ、積分回路１９の出力が図２１に示す自己相関特性のピークからずれた位置に対応する値になり、通信性能が劣化するという問題があった。
【００１０】
本発明は、以上の点を考慮してなされたものであり、例えば集積回路チップ内の回路ブロック間の配線あるいは集積回路チップ間の配線のような比較的短距離の有線通信において生じる比較的小さな送受信間の同期ずれが存在しても良好な通信性能を有するスペクトル拡散通信方式を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、第１の本発明は、情報信号の周波数帯域幅を拡散して通信路に送信する１つまたは複数の送信手段と、前記通信路から到来した受信信号より所望の情報信号を復元する１つまたは複数の受信手段とを有するスペクトル拡散通信方式において、前記送信手段は、３値以上の値を有する拡散信号を発生する多値拡散信号発生手段と、前記情報信号をバイポーラ信号に変換する情報信号変換手段と、該情報信号変換手段の出力と前記多値拡散信号発生手段の出力とを乗算する多値乗算手段を有し、前記受信手段は、２値拡散信号を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力をバイポーラ信号に変換する拡散信号変換手段と、該拡散信号変換手段の出力を前記受信信号に乗じる２値乗算手段と、該２値乗算手段の出力を前記２値拡散信号の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有するよう構成した。
【００１２】
第２の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を巡回遅延する複数の遅延手段と、前記Ｍ系列変換手段の出力と該複数の遅延手段の出力を加え合わせる加算手段とを有し、前記複数の遅延手段における遅延量は１ビットから始まる連続したビット数に対応する量であるよう構成した。
【００１３】
第３の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの複数の出力をバイポーラ信号に変換してから加算する変換加算手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で連続する複数の出力を前記変換加算手段への入力とするよう構成した。
【００１４】
第４の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を巡回遅延する奇数個の遅延手段と、前記Ｍ系列変換手段の出力と該奇数個の遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記奇数個の遅延手段における遅延量は１ビットから始まる連続したビット数に対応する量とし、前記初期位相設定手段は、前記加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記奇数個の遅延手段と同じ数のビット数の期間だけ零になるように前記送信側Ｍ系列発生手段の初期位相を与えるよう構成した。
【００１５】
第５の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を巡回遅延する偶数個の遅延手段と、前記Ｍ系列変換手段の出力と該偶数個の遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記偶数個の遅延手段における遅延量は１ビットから始まる連続したビット数に対応する量とし、前記初期位相設定手段は、前記加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記偶数個の遅延手段と同じ数のビット数の期間だけ＋１あるいは−１になるように前記送信側Ｍ系列発生手段の初期位相を与えるよう構成した。
【００１６】
第６の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの偶数個の出力をバイポーラ信号に変換してから加算する変換加算手段と、前記送信側Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で連続する偶数個の出力を前記変換加算手段への入力とし、前記初期位相設定手段は、前記変換加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記変換加算手段の入力の数と同じ数のビット数の期間だけ零になるように前記複数の遅延回路の初期値を与えるよう構成した。
【００１７】
第７の発明は、第１の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの奇数個の出力をバイポーラ信号に変換してから加算する変換加算手段と、前記送信側Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で連続する奇数個の出力を前記変換加算手段への入力とし、前記初期位相設定手段は、前記変換加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記変換加算手段の入力の数と同じ数のビット数の期間だけ＋１あるいは−１になるように前記複数の遅延回路の初期値を与えるよう構成した。
【００１８】
第８の発明は、第１の発明において、前記送信手段を、正及び負の一定値と零の３値の拡散信号を発生する多値拡散信号発生手段と、情報信号をバイポーラ信号に変換する情報信号変換手段と、前記多値拡散信号が正の一定値、負の一定値、零のときには、それぞれ、前記情報信号変換手段の出力信号、該情報信号変換手段の出力を極性反転した信号、零信号を出力する極性反転手段とを有する送信手段に置換して構成した。
【００１９】
第９の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を１ビットだけ巡回遅延する遅延手段と、前記Ｍ系列変換手段の出力と該遅延手段の出力を加え合わせる加算手段とを有するよう構成した。
【００２０】
第１０の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を１ビットだけ巡回遅延する遅延手段と、前記Ｍ系列変換手段の出力と該遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記初期位相設定手段は、前記遅延手段の入力あるいは出力が“０１”あるいは“１０”で始まり、かつ、他のチャネルの送信手段内の多値拡散信号発生手段の遅延手段の入力あるいは出力と同じにならないように、前記送信側Ｍ系列発生手段の初期位相を与えるよう構成した。
【００２１】
第１１の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの２つの出力をバイポーラ信号に変換してから加算する変換加算手段と、前記送信側Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で後ろから２つの出力を前記変換加算手段への入力とし、前記初期位相設定手段は、前記複数の遅延回路の内で後ろから２つのものの初期値を “０１”あるいは“１０”とし、他の遅延回路の初期値は他のチャネルの送信手段内の多値拡散信号発生手段の複数の遅延回路でＭ系列の次数より１少ない長さの同じパターンを初期値に持たないように前記複数の遅延回路の初期値を与えるよう構成した。
【００２２】
第１２の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、クロックに合せてＭ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列の最後の位置に零信号を付加して出力すると共にこの期間は前記送信側Ｍ系列発生手段へのクロックを止める零付加手段と、該零付加手段の出力をバイポーラ信号に変換する系列変換手段と、該系列変換手段の出力を１ビットだけ巡回遅延する遅延手段と、前記零付加手段の出力と該遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記初期位相設定手段は、前記遅延手段の入力あるいは出力が“０１”で始まり、かつ、他のチャネルの送信手段内の多値拡散信号発生手段の遅延手段の入力あるいは出力と同じにならないように前記送信側Ｍ系列発生手段の初期位相を与えるよう構成した。
【００２３】
第１３の発明は、第１又は第８の発明において、前記送信手段内の前記多値拡散信号発生手段は、クロックに合せてＭ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの２つの出力の最後の位置に零信号を付加して出力すると共にこの期間は前記Ｍ系列発生手段へのクロックを止める零付加手段と、該零付加手段の２つの出力をバイポーラ信号に変換してから加算する変換加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で後ろから２つの出力を前記零付加手段への入力とし、前記初期位相設定手段は、前記複数の遅延回路の内で後ろから２つのものの初期値を “０１”とし、他の遅延回路の初期値は他のチャネルの送信手段内の多値拡散信号発生手段の複数の遅延回路でＭ系列の次数より１少ない長さの同じパターンを初期値に持たないように前記複数の遅延回路の初期値を与えるよう構成した。
【００２４】
第１４の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段の前記２値拡散信号発生手段は、前記送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列を発生する手段であるよう構成した。
【００２５】
第１５の発明は、第１又は第８の発明において、前記受信手段を、２値拡散信号を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力に応じて前記受信信号を極性反転または非反転させて出力する極性反転手段と、該極性反転手段の出力を前記２値拡散信号の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００２６】
第１６の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段を、前記送信手段内の前記送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力に応じて前記受信信号を極性反転または非反転させて出力する極性反転手段と、該極性反転手段の出力を前記Ｍ系列の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００２７】
第１７の発明は、第１乃至第１１の発明のいずれか１つの発明において、前記受信手段を、２値拡散信号を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力を前記受信信号に乗じる２値乗算手段と、該２値乗算手段の出力を前記２値拡散信号の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００２８】
第１８の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段を、前記送信手段内の送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列を発生する２値拡散信号発生手段と、該Ｍ系列が予め定めた値のときのみ受信信号を通過させるゲート手段と、前記２値拡散信号発生手段からのＭ系列の周期で該ゲート手段の出力を積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００２９】
第１９の発明は、第１４，第１６，又は第１８の発明において、前記受信装置内の前記２値拡散信号発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有するよう構成した。
【００３０】
第２０の発明は、第１２又は第１３の発明において、前記受信装置内の前記２値拡散信号発生手段は、クロックに合せてＭ系列を発生する受信側Ｍ系列発生手段と、該受信側Ｍ系列発生手段の出力に零信号を付加して出力すると共にこの期間は前記受信側Ｍ系列発生手段へのクロックを止める零付加手段とを有するよう構成した。
【００３１】
第２１の発明は、第２０の発明において、前記受信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有するよう構成した。
【００３２】
第２２の発明は、第１乃至第２１の発明のいずれか１つにおいて、前記受信手段内の前記積分手段に代えてローパスフィルタを用い、前記受信手段内の前記判定手段では、前記２値拡散信号発生手段の出力信号の１周期当り１回の適切なタイミングで前記ローパスフィルタの出力をサンプリングした値を閾値判定するよう構成した。
【００３３】
第２３の発明は、第１又は第８の発明において、前記受信手段を、２値拡散信号を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００３４】
第２４の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段を、前記送信手段内の前記送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列をバイポーラ化した信号を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００３５】
第２５の発明は、第２乃至第７，第９乃至第１１のいずれか１つの発明において、前記受信手段を、前記送信手段内の前記送信側Ｍ系列発生手段で発生するＭ系列を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００３６】
第２６の発明は、第１２又は第１３の発明において、前記受信手段を、前記送信手段内の前記零付加手段の出力をバイポーラ化した信号を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換して構成した。
【００３７】
【発明の実施の形態】
図１は、本発明のスペクトル拡散通信方式の実施の形態（請求項１）のブロック図である。図１において、１０１、１０２、…、１０Nは情報信号入力端子、１１１、１１２、…、１１Ｎは送信部、１２１、１２２、…、１２NはＵ／B変換回路、１３１、１３２、…、１３Ｎは乗算回路、１４１、１４２、…、１４Ｎは多値拡散信号発生回路、１５は加算回路、１６は伝送路、１７は受信部、１８は乗算回路、１９は積分回路、２０は判定回路、２１は出力端子、２２はＵ／Ｂ変換回路、２３は２値拡散信号発生回路である。図１は、Ｎチャネル多重通信システムを表しており、それゆえ、Ｎ個の送信部１１１、１１２、…、１１Nを有する。受信部１７は代表として１チャネルのみ示しているが、実際には、その他のチャネルに対しても同様の回路が必要になる。
【００３８】
まず、１番目のチャネルを例にとって、送信部１１１の動作を説明する。情報信号入力端子１０１から入力された情報信号は、Ｕ／B変換回路１２１で、“０”と“１”のユニポーラ信号を“−１”と“＋１”のバイポーラ信号へ変換し、乗算回路１３１において、多値拡散信号発生回路１４１で発生される多値拡散信号と乗算される。一般に、多値拡散信号発生回路１４１からの多値拡散信号の周期をLとすると、Ｕ／Ｂ変換回路１２１の出力信号の周波数帯域幅は、乗算回路１３１での乗算により、L倍に拡散されることになる。他のチャネルの送信部１１２、１１３、…、１１Nも、同様に動作する。
【００３９】
各送信部１１１、１１２、…、１１Nからの信号は、加算回路１５で加算され、伝送路１６を伝送され、受信部１７へ入力される。加算回路１５は、信号線の結合等により、実現することもあり得る。いま、受信部１７は、１番目のチャネルに対するものであるとすると、２値拡散信号発生回路２３では、１番目のチャネルの送信部１１１内の多値拡散信号発生回路１４１で発生される多値拡散信号に対応した２値拡散信号を発生する。この対応関係の詳細は、更に詳しい構成例を用いて、後述する。そして、Ｕ／B変換回路２２でバイポーラ信号に変換された後で、乗算回路１８において、伝送路１６からの受信信号と乗算され、積分回路１９で２値拡散信号の周期Ｌの期間積分される。判定回路２０は、積分回路１９の出力の極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００４０】
図１の実施の形態は、本発明のスペクトル拡散通信方式の基本的な構成を示すものであり、以下に、１番目のチャネルに対する送信部１１１と受信部１７の構成例を用いて、詳細な構成と動作を説明する。以下の説明では、代表として、１番目のチャネルに対する構成を示すが、他のチャネルに対しても同様である。
【００４１】
図２は、送信部１１１の第１の構成例（請求項２，９）を示すブロック図である。図２において、２４は送信出力端子、２５は加算回路、２６はＭ系列発生回路、２７はＵ／Ｂ変換回路、２８１、２８２、…、２８Ｍは遅延回路であり、図１と同じ構成要素には、同じ参照符号を付している。
【００４２】
図２の送信部１１１の構成例では、多値拡散信号発生回路１４１は、初期位相の異なった複数のＭ系列をバイポーラ信号として加算することで多値拡散信号を生成する。すなわち、Ｍ系列発生回路２６からの出力は、Ｕ／Ｂ変換回路２７でバイポーラ信号に変換された後、それぞれ１ビット期間の遅延を与えるＭ個の遅延回路２８１、２８２、…、２８Ｍを通過し、加算回路２５でＵ／Ｂ変換回路２７の出力と各遅延回路２８１、２８２、…、２８Ｍの出力の合計Ｍ＋１個の信号を加え合わせ、多値拡散信号が生成される。この多値拡散信号は、情報信号入力端子１０１からの情報信号をＵ／Ｂ変換回路１２１でバイポーラ信号に変換した信号と、乗算回路１３１において乗算され、送信出力端子２４に出力される。なお、遅延回路を１個とすることにより請求項９の構成を実現できる。
【００４３】
図３は、受信部１７の第１の構成例（請求項１４）を示すブロック図である。図３において、２９は受信信号入力端子、３０はＭ系列発生回路であり、図１と同じ構成要素には、同じ参照符号を付している。
【００４４】
Ｍ系列発生回路３０は、図２に示す送信部１１１のＭ系列発生回路２６で発生するＭ系列と同じＭ系列を発生し、基本的に両者は同じ回路になる。また、Ｍ系列発生回路３０は、図１の２値拡散信号発生回路２３に対応し、２値拡散信号として、送信部１１１で用いた多値拡散信号を生成する源のＭ系列を用いることを意味する。Ｍ系列発生回路３０からのＭ系列は、Ｕ／B変換回路２２でバイポーラ信号に変換された後で、乗算回路１８において、受信信号入力端子２９からの受信信号と乗算され、積分回路１９でＭ系列の周期Ｌの期間積分される。判定回路２０は、積分回路１９の出力の極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００４５】
図４は、図２に示す送信部１１１の第１の構成例における多値拡散信号発生回路１４１からの多値拡散信号と図３に示す受信部１７の第１の構成例におけるＵ／B変換回路２２からのＭ系列をバイポーラ化した信号（以下、バイポーラＭ系列と呼ぶ）との相互相関特性の説明図である。図４は、図２において、遅延回路の数Ｍが２の場合を示している。
【００４６】
図２に示す送信部１１１の第１の構成例で用いた多値拡散信号発生回路１４１での処理と図３に示す受信部１７における乗算回路１８と積分回路１９による相関演算処理は共に線形処理であるため、送信部１１１の加算回路２５へのそれぞれの入力信号、すなわち、Ｕ／Ｂ変換回路２７と各遅延回路２８１、２８２、…、２８Ｍからの出力信号は、独立に考えることができる。Ｕ／Ｂ変換回路２７と各遅延回路２８１、２８２、…、２８Ｍからの出力信号は位相が異なったバイポーラＭ系列であり、それぞれのバイポーラＭ系列信号と受信部１７のＵ／B変換回路２２からのバイポーラＭ系列信号との相互相関特性は、図１９に示すような山形特性を有する。但し、Ｕ／Ｂ変換回路２７と各遅延回路２８１、２８２、…、２８Ｍからの出力信号の位相が１ビットずつ異なっていることから山形の位置がずれ、図４に破線で示すようになるため、送信部１１１の多値拡散信号と受信部１７のバイポーラＭ系列との相互相関特性は、これらの合成特性として、図４の実線で示すような台形特性になる。いま、送受信間で同期が完全に合っている場合の相関値が台形の中央に対応するように受信側のＭ系列の位相を調整しておくと、図２に示す遅延回路の数Ｍが２の場合には、前後に１ビットまでの同期ずれが存在しても相関値の劣化を生じないことが分る。相関値の劣化を生じない同期ずれの範囲は、遅延回路の数Ｍを大きくするほど広くできる。しかし、１つのチャネルの多値拡散信号の生成に用いたと同じ位相のＭ系列を他のチャネルの多値拡散信号の生成のために用いることはできないため、同時に通信できるチャネルの数の最大値はＬ／（Ｍ＋１）となり、遅延回路の数Ｍが大きくなるほど少なくなる。このため、遅延回路の数Ｍは、両者の妥協で決める必要がある。
【００４７】
図５は、受信部１７の第２の構成例（請求項１５，１６）を示すブロック図である。図５において、３１は極性反転回路であり、図１及び３と同じ構成要素には、同じ参照符号を付している。
【００４８】
極性反転回路３１には、受信信号入力端子２９からの受信信号とＭ系列発生回路３０からのＭ系列が入力され、Ｍ系列の値が“１”であれば受信信号をそのまま出力し、一方、Ｍ系列の値が“０”であれば受信信号の極性を反転した信号を出力する。極性反転回路３１からの出力は、積分回路１９でＭ系列の周期Ｌの期間積分され、更に、判定回路２０で極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。図５では、Ｍ系列が“１”と“０”の２値系列であることを利用して、極性反転回路３１を用いることにより、図３よりも簡単な構成にしている。
【００４９】
図４に示すように、図２に示す送信部１１１の第１の構成例と図３または図５に示す受信部１７の第１または２の構成例を用いた場合、台形相関特性のピーク値はＬよりも遅延回路の数Ｍだけ小さくなり、一方、チャネル間干渉の原因になるサイドローブ値はＭ＋１となる。Ｍ系列の周期Ｌが比較的小さな場合、遅延回路の数Ｍに依存する性能劣化は無視できなくなる。
【００５０】
図６は、受信部１７の第３の構成例（請求項１７，１８）を示すブロック図である。図６において、３２はゲート回路であり、図１及び３と同じ構成要素には、同じ参照符号を付している。
【００５１】
ゲート回路３２には、受信信号入力端子２９からの受信信号とＭ系列発生回路３０からのＭ系列が入力され、Ｍ系列の値が“１”であれば受信信号をそのまま出力し、一方、Ｍ系列の値が“０”であれば零信号を出力する。ゲート回路３２からの出力は、積分回路１９でＭ系列の周期Ｌの期間積分され、更に、判定回路２０で極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００５２】
図６に示す受信部１７の第３の構成例は、受信信号に対し、Ｍ系列発生回路３０からのＭ系列を、バイポーラ信号に変換することなく相関を計算することを意味する。図３で、単純にＵ／Ｂ変換回路２２を除いても同じ出力を得ることができるが、図６では、ゲート回路３２を用いることで更に簡単な構成にしている。
【００５３】
図７は、図２に示す送信部１１１の第１の構成例における多値拡散信号発生回路１４１からの多値拡散信号と図６に示す受信部１７の第３の構成例におけるＭ系列との相互相関特性の説明図である。図４の場合と同様に、図２における遅延回路の数Ｍが２の場合を示している。
【００５４】
送信部１１１内の多値拡散信号発生回路１４１で多値拡散信号を発生するために用いるバイポーラＭ系列と受信部１７のＭ系列との相互相関特性は、図７の破線で示すように、ピーク値が（Ｌ＋１）／２でサイドローブが０の山形となる。それゆえ、多値拡散信号とＭ系列との相互相関特性は、位相がずれた山形特性の合成特性として、ピーク値が（Ｌ＋１）／２でサイドローブが０の台形特性となる。このため、遅延回路の数Ｍによる性能劣化を招くことがない。
【００５５】
図８は、送信部１１１の第２の構成例（請求項３）を示すブロック図である。図８において、３３は変換加算回路、３４１、３４２、３４３、３４４は遅延回路、３５は排他的論理和回路であり、図１及び２と同じ構成要素には、同じ参照符号を付している。図８は、例として、図２において、Ｍ系列発生回路２６のＭ系列の次数を４、遅延回路の数Ｍを２とした場合に相当する構成を示している。
【００５６】
図８では、多値拡散信号発生回路１４１をシフトレジスタを用いて構成する。すなわち、１ビット期間の遅延を与える遅延回路３４１、３４２、３４３、３４４と排他的論理和回路３５でＭ系列を生成するシフトレジスタを構成している。排他的論理和回路３５への入出力の位置が、Ｍ系列を生成するための原始多項式に対応する位置になっている。そして、３つの位相が異なったＭ系列を合成するために、遅延回路３４２、３４３及び３４４の出力が変換加算回路３３へ入力され、それぞれバイポーラ信号に変換された後で加算される。変換加算回路３３の出力が多値拡散信号発生回路１４１からの多値拡散信号となり、情報信号入力端子１０１からの情報信号をＵ／Ｂ変換回路１２１でバイポーラ信号に変換した信号と、乗算回路１３１において乗算され、送信出力端子２４に出力される。
【００５７】
図９は、受信部１７の第４の構成例を示すブロック図である。図９において、３６１、３６２、３６３、３６４は遅延回路、３７は排他的論理和回路であり、図１、３及び６と同じ構成要素には、同じ参照符号を付している。図９は、図８と対応して、Ｍ系列発生回路３０のＭ系列の次数を４とした場合に相当する構成を示している。
【００５８】
図９の受信部１７の構成例では、Ｍ系列発生回路３０を、シフトレジスタを用いて構成する。すなわち、１ビット期間の遅延を与える遅延回路３６１、３６２、３６３、３６４と排他的論理和回路３７でＭ系列を生成するシフトレジスタを構成している。Ｍ系列発生回路３０からの出力は、遅延回路３６３からの出力として得られる。これは、図７に示したように、台形の相関特性の中心で同期を合せるために、図８に示した送信部１１１内の多値拡散信号発生回路１４１の変換加算回路３３への３つの入力の中心と時間を合せたためである。
【００５９】
ゲート回路３２には、受信信号入力端子２９からの受信信号とＭ系列発生回路３０からのＭ系列が入力され、Ｍ系列の値が“１”であれば受信信号をそのまま出力し、一方、Ｍ系列の値が“０”であれば零信号を出力する。ゲート回路３２からの出力は、積分回路１９でＭ系列の周期Ｌの期間積分され、更に、判定回路２０で極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００６０】
図１０は、送信部１１１の第３の構成例（請求項４，５，１０）を示すブロック図である。図１０において、３８は初期位相設定回路であり、図１及び２と同じ構成要素には、同じ参照符号を付している。
【００６１】
図１０の構成例は、図２に示す送信部１１１の第１の構成例において、初期位相設定回路３８を加えて、Ｍ系列発生回路２６で発生するＭ系列の初期位相を制御できるようにしたものである。それ以外の構成や動作は、図２と同じである。
【００６２】
図１１は、情報信号を考慮した詳細な動作の説明図である。図１１は、一例として、多値拡散信号の周期Ｌが１５の場合を示している。すなわち、多値拡散信号を生成するためのＭ系列の次数は４である。
【００６３】
まず、図１１の（１）は、Ｍ系列の初期位相を適切に選択しなかったために、送信部１１１の多値拡散信号と受信部１７のＭ系列の間の相互相関特性が劣化する場合の例を示しており、図１０における多値拡散信号発生回路１４１内の遅延回路の数Ｍが１の場合となっている。（ａ１）と（ａ２）は、それぞれ、Ｍ系列発生回路２６からの出力と１ビット遅れた出力を示し、これをバイポーラ信号に変換して加え合わせることで、多値拡散信号発生回路１４１からの多値拡散信号が、（ｂ）のように得られる。図１０では、Ｍ系列発生回路２６からの出力をＵ／Ｂ変換回路２７でバイポーラ信号に変換してから遅延回路２８１に入力しているが、図１１のように、Ｍ系列を遅延してから、それぞれの信号をＵ／Ｂ変換しても同じ結果になる。（ｃ）は、Ｕ／Ｂ変換回路１２１からのバイポーラ化された情報信号を表している。図内の縦の点線は情報信号の区切りを表しており、特に、右の点線の右側で情報信号が変化していることに注意されたい。（ｄ）は、（ｂ）と（ｃ）を乗算した乗算回路１３１の出力を示し、これに対して、（ｅ）に示す受信部１７のＭ系列を乗算して積分することで、図６に示す受信部１７の積分回路１９の出力が得られる。（ｅ）を時間的にずらして、時間差に対して相関値を描いたものが多値拡散信号（この場合は、遅延回路の数Ｍが１なので３値になる）とＭ系列との相互相関特性になり、（ｆ）に示される。（ｆ）より、情報信号に変化が生じていない時間差０より左側では理想的な特性が得られているが、情報信号が変化している時間差０より右側では、相関値が劣化し、台形特性が得られていないことが分る。これは、情報信号の存在により、いわゆる奇相関と呼ばれる特性の影響を受けているためである。この相互相関特性の劣化が、スペクトル拡散通信方式の通信性能を劣化させることになる。
【００６４】
図１１の（２）は、最大１ビットの同期ずれまで考慮した場合の相互相関特性が劣化しない場合の例である。各信号の意味は、図１１の（１）と同様である。（ｂ）の多値拡散信号において、先頭の１ビット期間に対応する値が０であることに注意されたい。このため、この期間は、情報信号の値に無関係に、送信部１４１からの出力は０になる。それゆえ、（ｆ）に示すように、時間差０の右側でも、少なくても１ビットの期間は理想的な相関値となり、台形相関特性の頂上の平坦特性が保たれる。時間差０の右側１ビットを越える部分では相関値が０になるとは限らないが、これは１ビットを越える同期ずれに対応する部分であるため、考慮範囲外であり、問題にならない。なお、図では、（ｂ）の多値拡散信号の先頭を０になるようにし、（ｅ）の受信部１７のＭ系列として（ａ１）と同じ位相のＭ系列を用いたが、（ｂ）の多値拡散信号の後端が０になるようにし、（ｅ）の受信部１７のＭ系列として（ａ２）と同じ位相のＭ系列を用いても、（ｆ）の相関特性がずれるだけで同様の効果が得られる。
【００６５】
図１１の（３）は、最大２ビットの同期ずれまで考慮した場合の相互相関特性が殆ど劣化しない場合の例である。図１０における多値拡散信号発生回路１４１内の遅延回路の数Ｍが２の場合となっている。（ａ１）、（ａ２）及び（ａ３）は、それぞれ、Ｍ系列発生回路２６からの出力、１ビット遅れた出力及び更に１ビット遅れた出力を示し、これをバイポーラ信号に変換して加え合わせることで、送信部１１１の多値拡散信号発生回路１４１からの多値拡散信号が、（ｂ）のように得られる。他の各信号の意味は、図１１の（１）及び（２）と同様である。この場合は、（ｂ）の多値拡散信号は４値になるため、図１１の（２）のように、先頭の２ビット期間に対応する値を０にすることはできないが、最小値である＋１あるいは−１にすることは可能である。そうすることで、（ｆ）に示すように、時間差０の右側の２ビットの対応する期間の平坦特性からのずれを±２に抑えることができる。
【００６６】
図１１には、図１０に示す多値拡散信号発生回路１４１内の遅延回路の数Ｍが小さい場合を示したが、一般的に、遅延回路の数Ｍが奇数の場合には、多値拡散信号の先頭あるいは後端のＭビット期間に対応する値を０にするＭ系列の初期位相が存在する。一方、遅延回路の数Ｍが偶数の場合には、多値拡散信号の先頭あるいは後端のＭビット期間に対応する値を±１（＋１又は−１）にするＭ系列の初期位相が存在する。初期位相設定回路３８には、そのような位相を記憶しておき、Ｍ系列発生回路２６に与えることで、Ｍビットまでの同期ずれがあっても、情報信号に無関係に良好な通信品質を保つスペクトル拡散通信方式を構成できる。なお、図１０において、遅延回路を１個とすることにより請求項１０の構成を実現できる。
【００６７】
図１２は、送信部１１１の第４の構成例（請求項６，７）を示すブロック図である。図１、２、８及び１０と同じ構成要素には、同じ参照符号を付している。図８と同様に、図１０において、Ｍ系列発生回路２６のＭ系列の次数を４、遅延回路の数Ｍを２とした場合に相当する構成を示している。
【００６８】
図１２の構成例は、図８に示す送信部１１１の第２の構成例において、初期位相設定回路３８を加えて、Ｍ系列の初期位相を制御できるようにしたものである。初期位相設定回路３８は、Ｍが奇数の場合には多値拡散信号の先頭あるいは後端のＭビット期間に対応する値を０にするように、一方、Ｍが偶数の場合には多値拡散信号の先頭あるいは後端のＭビット期間に対応する値を±１（＋１又は−１）にするように、Ｍ系列を発生するシフトレジスタを構成する遅延回路３４１、３４２、３４３及び３４４の初期値を与える。それ以外の構成や動作は、図８と同じである。
【００６９】
ここで、図１１の（２）に示す例のように、最大１ビットの同期ずれまで考慮した場合の相互相関特性が劣化しないように、（ｂ）の多値拡散信号（この場合は、３値拡散信号）の先頭を０にする具体的なＭ系列の初期位相設定方法を説明する。図１２に示すシフトレジスタを用いた多値拡散信号発生回路１４１の構成を考えると、この場合、変換加算回路３３への入力信号は遅延回路３４３と３４４の２つの出力信号となり、初期位相として、遅延回路３４３と３４４の値を異なったものにすれば、変換加算回路３３からの多値拡散信号の最初の値は０になることが分る。したがって、便宜上、遅延回路３４４、３４３、３４２及び３４１の値を順に連続した４ビット列で表せば、多値拡散信号の先頭を０にするためには、遅延回路の初期値を、例えば、
０１００、０１０１、０１１０、０１１１、１００＊、１０１＊
とすればよい。ここで、１００＊の＊は、０１００から始まるＭ系列が更に１ビット進んだ状態と同じにならない値とすることを意味する。１０１＊の＊も、同様に、０１０１から始まるＭ系列が更に１ビット進んだ状態と同じにならない値とすることを意味する。また、この他に、
１０００、１００１、１０１０、１０１１、０１０＊、０１１＊
という組み合わせも可能である。いずれにせよ、採り得る遅延回路の初期値の数は６であり、同時に通信できる最大チャネル数は６になる。以上はＭ系列の次数が４（周期Ｌが１５）の場合の例であるが、他の値のときにも同様に考えることができ、同時に通信できる最大チャネル数は、３（Ｌ＋１）／８となる。
【００７０】
図１３は、送信部１１１の第５の構成例（請求項８，１１）を示すブロック図である。図１３において、３９は極性反転回路であり、図１、２、８及び１０と同じ構成要素には、同じ参照符号を付している。図１３は、図１２と同様に、Ｍ系列発生回路２６のＭ系列の次数を４とした場合に相当する構成を示している。
【００７１】
図１３の多値拡散信号発生回路１４１は、変換加算回路３３への入力信号を２つに減らしたこと以外は、図１２の場合と同じである。変換加算回路３３への入力信号を２つに減らし、Ｍを１としたことで、多値拡散信号発生回路１４１からの多値拡散信号は、例えば、＋２、０、−２の３値になっている。極性反転回路３９は、この３値の多値拡散信号の値により、これが正、０及び負であったら、それぞれ、Ｕ／Ｂ変換回路１２１からの出力信号をそのまま、０値及びＵ／Ｂ変換回路１２１からの出力信号を極性反転した信号を出力する。このような極性反転回路３９を用いることで、比較的複雑な乗算回路１３１を用いなくてすむようになる。
【００７２】
図６または９に示すような受信部１７でＭ系列との相関をとる方法は、図７で説明したように、サイドローブが０になるが、ピーク値も（Ｌ＋１）／２となり、図４のピーク値と比べて約１／２に小さくなる。これは、スペクトル拡散通信方式の特長であるプロセスゲインを約１／２に小さくしていることを意味する。すなわち、受信部１７でユニポーラ信号であるＭ系列をそのまま用いることは、振幅が１／２のバイポーラＭ系列と大きさ１／２の直流分の合成信号との相関を求めていることと等価であり、それゆえ、情報伝送に利用されていない直流分がプロセスゲインに寄与しないことから、不利となる。
【００７３】
図１４は、送信部１１１の第６の構成例（請求項１３）を示すブロック図である。図１４において、４０はクロック制御回路、４１は零付加回路であり、図１、２、８、１０及び１３と同じ構成要素には、同じ参照符号を付している。また、１点破線は、クロック制御信号を表している。図１３と同様に、Ｍ系列発生回路２６のＭ系列の次数を４とした場合に相当する構成を示している。
【００７４】
図１４では、クロック制御回路４０は、Ｍ系列の周期Ｌビットの期間、各遅延回路３４１、３４２、３４３及び３４４へクロックを供給したら、次の１ビットの間はクロックを止めて各遅延回路３４１、３４２、３４３及び３４４の動作を停止し、その代わり零付加回路４１を動作させて、遅延回路３４３と３４４の出力に“０”信号を付加する。その他の動作は、図１３と同様である。
【００７５】
図１５は、受信部１７の第５の構成例を示すブロック図である。図１５において、４２はクロック制御回路、４３は零付加回路であり、図１、３、６及び９と同じ構成要素には、同じ参照符号を付している。また、１点破線は、クロック制御信号を表している。図１５は、図１４に対応して、２値拡散信号発生回路２３内で発生するＭ系列の次数を４とした場合に相当する構成を示している。
【００７６】
図１５の受信部１７の構成例では、２値拡散信号発生回路２３は、図１４の多値拡散信号発生回路１４１からの多値拡散信号に対応して、Ｍ系列の最後に“０”を付加した系列を発生する。Ｍ系列の発生は、図９と同様に、シフトレジスタを用いて構成されており、図１４の多値拡散信号発生回路１４１と同様に、クロック制御回路４２と零付加回路４３を用いて、“０”信号を付加する。すなわち、クロック制御回路４２は、Ｍ系列の周期Ｌビットの期間、各遅延回路３６１、３６２、３６３及び３６４へクロックを供給したら、次の１ビットの間はクロックを止めて各遅延回路３６１、３６２、３６３及び３６４の動作を停止し、その代わり零付加回路４３を動作させて、遅延回路３６３の出力に“０”信号を付加する。図１５では、図５と同様に、極性反転回路３１を用いている。極性反転回路３１は、零付加回路４３からの出力が“１”であれば受信信号入力端子２９からの受信信号をそのまま出力し、一方、零付加回路４３からの出力が“０”であれば受信信号の極性を反転した信号を出力する。極性反転回路３１からの出力は、積分回路１９でＭ系列の周期Ｌの期間積分され、更に、判定回路２０で極性を調べ、例えば、それが正であれば情報を“１”、負であれば情報を“０”と判定し、出力端子２１へ出力する。
【００７７】
図１６は、図１１の（２）と同じ最大１ビットまでの同期ずれを考慮した場合の詳細な動作の説明図である。図１１の（２）と比べて、情報信号１ビットに対応する期間がＭ系列の１ビット期間だけ長くなっており、また、（ｅ）の受信側のＭ系列として、バイポーラＭ系列の最後に“−１”（元のＭ系列の“０”）を付加した系列を用いている。図１５では、極性反転回路３１を用いてＭ系列の値により受信信号の極性を制御しているが、動作を分かり易くするため、本来のバイポーラ信号を乗算する形で表している。（ｆ）に示すように、図１４に示す送信部１１１と図１５に示す受信部１７の構成を用いることで、サイドローブが０のままで、ピーク値をＬ＋１に大きくでき、プロセスゲインＬ＋１を実現できる。
【００７８】
ここで、図１４に示す送信部１１１と図１５に示す受信部１７の構成を用いたときの同時に通信できる最大チャネル数を求める。図１１の（２）に示す例で検討した場合と同様に、初期位相として図１４の多値拡散信号発生回路１４１を構成する遅延回路３４３と３４４を異ならせればよいように考えられるが、それだけでは十分ではない。すなわち、便宜上、遅延回路３４４、３４３、３４２及び３４１の値を順に連続した４ビット列で表し、
１０００、１００１、１０１０、１０１１
という位相は、これを１ビット進めた図１６の（ａ１）に対応する信号の後端が“１”になり、“０”を付加するということと矛盾する。このため、
０１００、０１０１、０１１０、０１１１
の４通りが可能となり、同時に通信できる最大チャネルは４となる。また、Ｍ系列の周期を一般化して拡張すると、同時に通信できるチャネル数は、（Ｌ＋１）／４となる。
【００７９】
なお、図１４の送信部１１１の第６の構成例を示すブロック図では、図１３の送信部１１１の第５の構成例を示すブロック図に対して、Ｍ系列の最後に”０”を付加した系列を発生するように変更するため、クロック制御回路４０と零付加回路４１を付加して、多値拡散信号発生回路１４１を構成している。図１０の送信部１１１の第３の構成例を示すブロック図に対しても、同様に、クロック制御回路４０と零付加回路４１を付加して、Ｍ系列の最後に”０”を付加した系列を発生するように変更することができる。但し、この場合、遅延回路２８２から２８Ｍは不要であり、遅延回路２８１のみとなり、初期位相設定回路３８により、遅延回路２８１の入力あるいは出力が”０１”で始まるようにＭ系列発生回路２６の初期位相が設定される（請求項１２）。
【００８０】
図１７は、受信部１７の第６の構成例（請求項２２）を示すブロック図である。図１７において、４４はＬＰＦ（ローパスフィルタ）、４５は判定回路であり、図１、３、６、９及び１５と同じ構成要素には、同じ参照符号を付している。また、１点破線は、クロック制御信号を表している。図１７は、図１５と同様に、２値拡散信号発生回路２３内で発生するＭ系列の次数を４とした場合に相当する構成を示している。
【００８１】
図１７では、極性反転回路３１からの出力を積分する代わりに、ＬＰＦ４４を用いて平滑化し、判定回路４５において、適切なタイミングでサンプリングした値を閾値判定する。ＬＰＦ４４は、理想的には周波数領域で方形の特性を有する理想ＬＰＦにする必要があるが、実用上は、適当に近似構成することができる。図１７は、図１５の構成例に対して、積分回路１９と判定回路２０をそれぞれＬＰＦ４４と判定回路４５で置き換えているが、他の受信部１７の実施例に対しても同様の置き換えを行うことができる。
【００８２】
図１８は、受信部１７の第７の構成例（請求項２３，２４，２６）を示すブロック図である。図１８において、４６１、４６２、…、４６Ｋは遅延回路、４７、４８は加算回路、４９は減算回路、５０はタップ付き遅延回路、５１は判定回路であり、図３と同じ構成要素には、同じ参照符号を付している。
【００８３】
図１８は、図５において、M系列発生回路３０、極性反転回路３１、積分回路１９の代わりにタップ付き遅延回路５０を用いて、同様の機能を実現するものである。遅延回路４６１、４６２、…、４６Ｋの数Ｋは、M系列の長さL−１であり、Ｋ＋１＝Ｌ個のタップ出力が加算回路４７あるいは４８に入力される。そして、減算回路４９において、加算回路４７の出力から加算回路４８の出力が減算される。タップ出力は、図５における極性反転回路３１からのバイポーラＭ系列を時間反転したパターンに対応して、それが＋１であれば加算回路４７に入力され、一方、それが−１であれば加算回路４８へ入力される。減算回路４９の出力は、判定回路５１において、Ｌビットに１回の適切なタイミングで閾値判定を行い、情報信号を復元する。
【００８４】
図１８は、いわゆるマッチドフィルタを構成している。図１８では、遅延回路４６１、４６２、…、４６Ｋ、加算回路４７及び４８、減算回路４９でタップ付き遅延回路５０を構成するようにしたが、電荷結合素子（ＣＣＤ）や弾性表面波素子（ＳＡＷ）を用いて構成することもできる。また、図１５で説明したＭ系列に零を付加した２値拡散信号に対しても、遅延回路を１つ加えるだけで対応することができる。
【００８５】
図１９は、受信部１７の第８の構成例（請求項２５）を示すブロック図である。図１９において、図１８と同じ構成要素には、同じ参照符号を付している。
【００８６】
図１９は、図６において、M系列発生回路３０、ゲート回路３２、積分回路１９の代わりにタップ付き遅延回路５０を用いて、同様の機能を実現するものである。Ｍ系列の１に対応するタップ出力のみを加算回路４７で加えればすむことから、加算回路４８と減算回路４９は不要になっている。その他の動作は、図１８と同様である。
【００８７】
以上、スペクトル拡散通信方式の実施の形態について説明したが、本発明は、上述したような実施の形態に限定されるものではなく、他にも、本発明の主旨を逸脱しない範囲で、様々な変形実施可能であることは勿論である。
【００８８】
【発明の効果】
以上詳細に説明したように、本発明によれば、送信部では位相の異なる複数のＭ系列をバイポーラ信号として加算して生成される多値拡散信号を用いて情報信号の周波数帯域幅を拡散し、受信部では送信部の多値拡散信号の生成に用いたと同じＭ系列をバイポーラ化した２値拡散信号を用いて受信信号との相互相関をとることで復調を行うため、相互相関特性が台形となり、それゆえ、比較的小さな送受信間の同期ずれが存在しても相互相関値が変化せず、良好な通信性能を有するスペクトル拡散通信方式を提供することができる。
【００８９】
また、受信部の２値拡散信号をＭ系列とすることにより、対応できる送受信間の同期ずれの範囲を広くするために送信部の多値拡散信号を生成するためのＭ系列の数が増えても、相互相関特性の劣化を除去でき、更に良好な通信性能を有するスペクトル拡散通信方式を提供することができる。
【００９０】
また、送信部の多値拡散信号の先頭が零になるようにＭ系列の初期位相を設定することにより、情報信号の値に無関係に台形の相互相関特性を得ることができ、情報信号の値に無関係に良好な通信性能を有するスペクトル拡散通信方式を提供することができる。
【００９１】
更に、送信部の多値拡散信号を１ビット位相の異なる２つのＭ系列に“０”を付加した系列をバイポーラ信号として加算して生成し、受信部の２値拡散信号を送信部の多値拡散信号の生成に用いたＭ系列に“０”を付加した系列をバイポーラ化した信号とすることで、プロセスゲインを理想的な多値拡散信号の周期に対応する値にすることができ、１ビットまでの送受信間の同期ずれの範囲で、雑音に強く、更に良好な通信性能を有するスペクトル拡散通信方式を提供することができる。
【図面の簡単な説明】
【図１】 本発明のスペクトル拡散通信方式の送信部と受信部の実施の形態のブロック図である。
【図２】 送信部の第１の構成例を示すブロック図である。
【図３】 受信部の第１の構成例を示すブロック図である。
【図４】 送信部の第１の構成例における多値拡散信号発生回路からの多値拡散信号と受信部の第１の構成例におけるＵ／B変換回路からのバイポーラＭ系列との相互相関特性の説明図である。
【図５】 受信部の第２の構成例を示すブロック図である。
【図６】 受信部の第３の構成例を示すブロック図である。
【図７】 送信部の第１の構成例における多値拡散信号発生回路からの多値拡散信号と受信部の第３の構成例におけるＭ系列との相互相関特性の説明図である。
【図８】 送信部の第２の構成例を示すブロック図である。
【図９】 受信部の第４の構成例を示すブロック図である。
【図１０】 送信部の第３の構成例を示すブロック図である。
【図１１】 情報信号を考慮した詳細な動作の説明図である。
【図１２】 送信部の第４の構成例を示すブロック図である。
【図１３】 送信部の第５の構成例を示すブロック図である。
【図１４】 送信部の第６の構成例を示すブロック図である。
【図１５】 受信部の第５の構成例を示すブロック図である。
【図１６】 最大１ビットまでの同期ずれを考慮した場合の詳細な動作の説明図である。
【図１７】 受信部の第６の構成例を示すブロック図である。
【図１８】 受信部の第７の構成例を示すブロック図である。
【図１９】 受信部の第８の構成例を示すブロック図である。
【図２０】 従来のスペクトル拡散通信方式の送信部と受信部のブロック図である。
【図２１】 Ｍ系列の自己相関特性を示す説明図である。
【符号の説明】
１０１、１０２、…、１０N：情報信号入力端子、１１１、１１２、…、１１Ｎ：送信部、１２１、１２２、…、１２N：ユニポーラ／バイポーラ変換回路、１３１、１３２、…、１３Ｎ：乗算回路、１４１、１４２、…、１４Ｎ：多値拡散信号発生回路、１５：加算回路、１６：伝送路、１７：受信部、１８：乗算回路、１９：積分回路、２０：判定回路、２１：出力端子、２２：ユニポーラ／バイポーラ変換回路、２３：２値拡散信号発生回路、２４：送信出力端子、２５：加算回路、２６：Ｍ系列発生回路、２７：ユニポーラ／バイポーラ変換回路、２８１、２８２、…、２８Ｍ：遅延回路、２９：受信信号入力端子、３０：Ｍ系列発生回路、３１：極性反転回路、３２：ゲート回路、３３：変換加算回路、３４１、３４２、３４３、３４４：遅延回路、３５：排他的論理和回路、３６１、３６２、３６３、３６４：遅延回路、３７：排他的論理和回路、３８：初期位相設定回路、３９：極性反転回路、４０：クロック制御回路、４１：零付加回路、４２：クロック制御回路、４３：零付加回路、４４：ローパスフィルタ、４５：判定回路、４６１，４６２，…、４６Ｋ：遅延回路、４７、４８：加算回路、４９：減算回路、５０：タップ付き遅延回路、５１：判定回路、６１１、６１２、…、６１N：送信部、６２１、６２２、…、６２N：排他的論理和回路、６３１、６３２、…、６３N：ユニポーラ／バイポーラ変換回路、６４１、６４２、…、６４Ｎ：Ｍ系列発生回路、６５：受信部、６６：Ｍ系列発生回路。
Claims (26)
- 情報信号の周波数帯域幅を拡散して通信路に送信する１つまたは複数の送信手段と、前記通信路から到来した受信信号より所望の情報信号を復元する１つまたは複数の受信手段とを有するスペクトル拡散通信方式において、
前記送信手段は、３値以上の値を有する拡散信号を発生する多値拡散信号発生手段と、前記情報信号をバイポーラ信号に変換する情報信号変換手段と、該情報信号変換手段の出力と前記多値拡散信号発生手段の出力とを乗算する多値乗算手段を有し、
前記受信手段は、２値拡散信号を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力をバイポーラ信号に変換する拡散信号変換手段と、該拡散信号変換手段の出力を前記受信信号に乗じる２値乗算手段と、該２値乗算手段の出力を前記２値拡散信号の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有することを特徴とするスペクトル拡散通信方式。 - 請求項１において、
前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を巡回遅延する複数の遅延手段と、前記Ｍ系列変換手段の出力と該複数の遅延手段の出力を加え合わせる加算手段とを有し、前記複数の遅延手段における遅延量は１ビットから始まる連続したビット数に対応する量であることを特徴とするスペクトル拡散通信方式。 - 請求項１において、
前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの複数の出力をバイポーラ信号に変換してから加算する変換加算手段とを有し、
前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で連続する複数の出力を前記変換加算手段への入力とすることを特徴とするスペクトル拡散通信方式。 - 請求項１において、
前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を巡回遅延する奇数個の遅延手段と、前記Ｍ系列変換手段の出力と該奇数個の遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、
前記奇数個の遅延手段における遅延量は１ビットから始まる連続したビット数に対応する量とし、
前記初期位相設定手段は、前記加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記奇数個の遅延手段と同じ数のビット数の期間だけ零になるように前記送信側Ｍ系列発生手段の初期位相を与えることを特徴とするスペクトル拡散通信方式。 - 請求項１において、
前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を巡回遅延する偶数個の遅延手段と、前記Ｍ系列変換手段の出力と該偶数個の遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、
前記偶数個の遅延手段における遅延量は１ビットから始まる連続したビット数に対応する量とし、
前記初期位相設定手段は、前記加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記偶数個の遅延手段と同じ数のビット数の期間だけ＋１あるいは−１になるように前記送信側Ｍ系列発生手段の初期位相を与えることを特徴とするスペクトル拡散通信方式。 - 請求項１において、
前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの偶数個の出力をバイポーラ信号に変換してから加算する変換加算手段と、前記送信側Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、
前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で連続する偶数個の出力を前記変換加算手段への入力とし、
前記初期位相設定手段は、前記変換加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記変換加算手段の入力の数と同じ数のビット数の期間だけ零になるように前記複数の遅延回路の初期値を与えることを特徴とするスペクトル拡散通信方式。 - 請求項１において、
前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの奇数個の出力をバイポーラ信号に変換してから加算する変換加算手段と、前記送信側Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、
前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で連続する奇数個の出力を前記変換加算手段への入力とし、
前記初期位相設定手段は、前記変換加算手段の出力である多値拡散信号の連続する先頭あるいは後端の値が前記変換加算手段の入力の数と同じ数のビット数の期間だけ＋１あるいは−１になるように前記複数の遅延回路の初期値を与えることを特徴とするスペクトル拡散通信方式。 - 請求項１において
前記送信手段を、正及び負の一定値と零の３値の拡散信号を発生する多値拡散信号発生手段と、情報信号をバイポーラ信号に変換する情報信号変換手段と、前記多値拡散信号が正の一定値、負の一定値、零のときには、それぞれ、前記情報信号変換手段の出力信号、該情報信号変換手段の出力を極性反転した信号、零信号を出力する極性反転手段とを有する送信手段に置換したことを特徴とするスペクトル拡散通信方式。 - 請求項１又は８において、
前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を１ビットだけ巡回遅延する遅延手段と、前記Ｍ系列変換手段の出力と該遅延手段の出力を加え合わせる加算手段とを有することを特徴とするスペクトル拡散通信方式。 - 請求項１又は８において、
前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列をバイポーラ信号に変換するＭ系列変換手段と、該Ｍ系列変換手段の出力を１ビットだけ巡回遅延する遅延手段と、前記Ｍ系列変換手段の出力と該遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、
前記初期位相設定手段は、前記遅延手段の入力あるいは出力が“０１”あるいは“１０”で始まり、かつ、他のチャネルの送信手段内の多値拡散信号発生手段の遅延手段の入力あるいは出力と同じにならないように、前記送信側Ｍ系列発生手段の初期位相を与えることを特徴とするスペクトル拡散通信方式。 - 請求項１又は８において、
前記送信手段内の前記多値拡散信号発生手段は、Ｍ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの２つの出力をバイポーラ信号に変換してから加算する変換加算手段と、前記送信側Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、
前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で後ろから２つの出力を前記変換加算手段への入力とし、
前記初期位相設定手段は、前記複数の遅延回路の内で後ろから２つのものの初期値を “０１”あるいは“１０”とし、他の遅延回路の初期値は他のチャネルの送信手段内の多値拡散信号発生手段の複数の遅延回路でＭ系列の次数より１少ない長さの同じパターンを初期値に持たないように前記複数の遅延回路の初期値を与えることを特徴とするスペクトル拡散通信方式。 - 請求項１又は８において、
前記送信手段内の前記多値拡散信号発生手段は、クロックに合せてＭ系列を発生する送信側Ｍ系列発生手段と、該Ｍ系列の最後の位置に零信号を付加して出力すると共にこの期間は前記送信側Ｍ系列発生手段へのクロックを止める零付加手段と、該零付加手段の出力をバイポーラ信号に変換する系列変換手段と、該系列変換手段の出力を１ビットだけ巡回遅延する遅延手段と、前記零付加手段の出力と該遅延手段の出力を加え合わせる加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、
前記初期位相設定手段は、前記遅延手段の入力あるいは出力が“０１”で始まり、かつ、他のチャネルの送信手段内の多値拡散信号発生手段の遅延手段の入力あるいは出力と同じにならないように前記送信側Ｍ系列発生手段の初期位相を与えることを特徴とするスペクトル拡散通信方式。 - 請求項１又は８において、
前記送信手段内の前記多値拡散信号発生手段は、クロックに合せてＭ系列を発生する送信側Ｍ系列発生手段と、該送信側Ｍ系列発生手段からの２つの出力の最後の位置に零信号を付加して出力すると共にこの期間は前記Ｍ系列発生手段へのクロックを止める零付加手段と、該零付加手段の２つの出力をバイポーラ信号に変換してから加算する変換加算手段と、前記Ｍ系列発生手段の初期位相を与える初期位相設定手段とを有し、
前記送信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有し、前記複数の遅延回路の各出力の内で後ろから２つの出力を前記零付加手段への入力とし、
前記初期位相設定手段は、前記複数の遅延回路の内で後ろから２つのものの初期値を “０１”とし、他の遅延回路の初期値は他のチャネルの送信手段内の多値拡散信号発生手段の複数の遅延回路でＭ系列の次数より１少ない長さの同じパターンを初期値に持たないように前記複数の遅延回路の初期値を与えることを特徴とするスペクトル拡散通信方式。 - 請求項２乃至７，９乃至１１のいずれ１つにおいて、
前記受信手段の前記２値拡散信号発生手段は、前記送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列を発生する手段であることを特徴とするスペクトル拡散通信方式。 - 請求項１又は８において、
前記受信手段を、２値拡散信号を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力に応じて前記受信信号を極性反転または非反転させて出力する極性反転手段と、該極性反転手段の出力を前記２値拡散信号の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換したことを特徴とするスペクトル拡散通信方式。 - 請求項２乃至７，９乃至１１のいずれ１つにおいて、
前記受信手段を、前記送信手段内の前記送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力に応じて前記受信信号を極性反転または非反転させて出力する極性反転手段と、該極性反転手段の出力を前記Ｍ系列の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換したことを特徴とするスペクトル拡散通信方式。 - 請求項１乃至１１のいずれ１つにおいて、
前記受信手段を、２値拡散信号を発生する２値拡散信号発生手段と、該２値拡散信号発生手段の出力を前記受信信号に乗じる２値乗算手段と、該２値乗算手段の出力を前記２値拡散信号の周期で積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換したことを特徴とするスペクトル拡散通信方式。 - 請求項２乃至７，９乃至１１のいずれ１つにおいて、
前記受信手段を、前記送信手段内の送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列を発生する２値拡散信号発生手段と、該Ｍ系列が予め定めた値のときのみ受信信号を通過させるゲート手段と、前記２値拡散信号発生手段からのＭ系列の周期で該ゲート手段の出力を積分する積分手段と、該積分手段の出力を閾値判定する判定手段とを有する受信手段に置換したことを特徴とするスペクトル拡散通信方式。 - 請求項１４，１６又は１８において、
前記受信装置内の前記２値拡散信号発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有することを特徴とするスペクトル拡散通信方式。 - 請求項１２又は１３において、
前記受信装置内の前記２値拡散信号発生手段は、クロックに合せてＭ系列を発生する受信側Ｍ系列発生手段と、該受信側Ｍ系列発生手段の出力に零信号を付加して出力すると共にこの期間は前記受信側Ｍ系列発生手段へのクロックを止める零付加手段とを有することを特徴とするスペクトル拡散通信方式。 - 請求項２０において、
前記受信側Ｍ系列発生手段は、発生するＭ系列の次数に等しい数の縦続接続された複数の遅延回路と、該複数の遅延回路の各出力の内で該Ｍ系列の生成多項式に対応した出力同士の排他的論理和演算を行い結果を先頭の遅延回路に入力する排他的論理和回路とを有することを特徴とするスペクトル拡散通信方式。 - 請求項１乃至２１のいずれか１つにおいて、
前記受信手段内の前記積分手段に代えてローパスフィルタを用い、
前記受信手段内の前記判定手段では、前記２値拡散信号発生手段の出力信号の１周期当り１回の適切なタイミングで前記ローパスフィルタの出力をサンプリングした値を閾値判定することを特徴とするスペクトル拡散通信方式。 - 請求項１又は８において、
前記受信手段を、２値拡散信号を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換したことを特徴とするスペクトル拡散通信方式。 - 請求項２乃至７，９乃至１１のいずれか１つにおいて、
前記受信手段を、前記送信手段内の前記送信側Ｍ系列発生手段で発生するＭ系列と同じＭ系列をバイポーラ化した信号を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換したことを特徴とするスペクトル拡散通信方式。 - 請求項２乃至７，９乃至１１のいずれか１つにおいて、
前記受信手段を、前記送信手段内の前記送信側Ｍ系列発生手段で発生するＭ系列を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換したことを特徴とするスペクトル拡散通信方式。 - 請求項１２又は１３において、
前記受信手段を、前記送信手段内の前記零付加手段の出力をバイポーラ化した信号を時間反転した形の単位パルス応答を有するタップ付き遅延回路と、該タップ付き遅延回路の長さに対応する時間当り１回の適切なタイミングで該タップ付き遅延回路の出力をサンプリングした値を閾値判定する判定手段とを有する受信手段に置換したことを特徴とするスペクトル拡散通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146492A JP4370043B2 (ja) | 2000-05-18 | 2000-05-18 | スペクトル拡散通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146492A JP4370043B2 (ja) | 2000-05-18 | 2000-05-18 | スペクトル拡散通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326587A JP2001326587A (ja) | 2001-11-22 |
| JP4370043B2 true JP4370043B2 (ja) | 2009-11-25 |
Family
ID=18652839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000146492A Expired - Fee Related JP4370043B2 (ja) | 2000-05-18 | 2000-05-18 | スペクトル拡散通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4370043B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4876602B2 (ja) * | 2006-02-02 | 2012-02-15 | 沖電気工業株式会社 | 光アクセスネットワークシステム |
-
2000
- 2000-05-18 JP JP2000146492A patent/JP4370043B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326587A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8514690B2 (en) | M-ary orthogonal keying system | |
| US7966360B2 (en) | Finite impulse response filter and digital signal receiving apparatus | |
| US4964138A (en) | Differential correlator for spread spectrum communication system | |
| JP4259843B2 (ja) | 遅延ホッピング連続雑音送信参照方式を用いた超広帯域通信システム及び方法 | |
| FR2549663A1 (fr) | Procede et dispositif pour le codage et le decodage d'une emission a large bande | |
| JP2667316B2 (ja) | 狭帯域重畳変調信号発生装置 | |
| JP4370043B2 (ja) | スペクトル拡散通信方式 | |
| JP2914442B2 (ja) | 符号多重化通信装置 | |
| US7688911B2 (en) | Method and apparatus for synchronizing alternating quadratures differential binary phase shift keying modulation and demodulation arrangements | |
| JP2755296B2 (ja) | スペクトラム拡散信号多重化装置 | |
| JP2000278182A (ja) | ディジタルマッチトフィルタ回路 | |
| JP3250139B2 (ja) | キャリアスリップ補償機能を備えた受信機 | |
| US5850414A (en) | Spread spectrum communication receiver with synchronizing circuit | |
| RU2277760C2 (ru) | Способ передачи информации в системах связи с шумоподобными сигналами и программный продукт | |
| US7742516B2 (en) | Modulator | |
| US6819708B1 (en) | OCQPSK modulator and modulating method using 1-bit input FIR filter | |
| RU2696021C1 (ru) | Способ передачи информации в системе связи с широкополосными сигналами | |
| JPH09270735A (ja) | スペクトル拡散通信受信方法 | |
| JP3666623B2 (ja) | 相関器 | |
| JP3179554B2 (ja) | スペクトラム拡散通信システム | |
| EP1207660A2 (en) | Time-sharing of a digital filter | |
| JP2660974B2 (ja) | スペクトラム拡散受信装置 | |
| JP2000269855A (ja) | マッチドフィルタ | |
| JP6562455B2 (ja) | 通信装置及びその拡散符号生成方法 | |
| JP4272593B2 (ja) | 自己相関が低減されるように変形された直交コードを用いるデジタル変調システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4370043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150904 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |