JPH03502837A - デジタルレンジ相関装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタルレンジ相関装置 本発明は、空車との契約、Ｎ　ｏ　Ｆ０８６３５−８６−Ｃ−０２０１の基で、 政府の援助によって作られた。政府はこの発明の権利を所有している。

発明の背景 １、発明の分野 本発明は相関装置に関し、更に詳しくはレンジ相関装置に関する。

本発明はこの出願に図示された実施例によって記述されているが、本発明がそれ らに限定されるものでないことは理解すべきである。その技術分野の通常の技術 を有するものおよびここに与えられた教示を持ったものは、その技術の範囲内お よび本発明が極めて有用な分野における変形例や応用例および実施例を認識する であろう。

２、関連技術の説明 レンジ相関装置は、一般に、送信されたパルスの往復遅延タイミングによってレ ンジの指示を与える。リターンパルスを識別するために、リターンパルスはすで に知られている送信パルスとの相関がとられる。相関を行う分野では、種々の技 術が知られている。これらの技術には、一般にリターンパルスをデジタル化する ことと、デジタル化されたリターンパルスを送信パルスのデジタル化された表示 にビット対ビットに整合させることが含まれている。最適な相関によるレンジに より、所望のレンジが指示される。

時間圧縮は、レンジ相関に適した盲動な相関手段として知られている。時間圧縮 は、パルス送信と例えばＢａｒｋｅｒコード等の相関コードによる位相変調を含 んでいる。リターンパルスは相関コードによって変調され、生成されたコードの それぞれのワードビットは、複数個に時分割されたタイムスロットの各々で加算 される。各タイムスロットは個々のレンジ部に対応している。総合計の最も高い タイムスロットは、目的のレンジ部と対応するように指示される。

ＣＣＤは、しばしば時間圧縮相関に使われている。この種のＣＣＤ相関装置では 、リターンパルスのアナログサンプルは、レジスタによっである時間のサンプル にシフトされる。

レジスタはＮコード長であるところのＮビット長である。各ＰＮコードのチョッ プ幅に対して、同位相または１８０度ずれた位相の信号が生成される。Ｎビット はすべて互いに加算され、１８０度位相のずれたサンプルがｍ位相前の加算値に 反転される。ＣＣＤのそれぞれのレジスタは一つのタイムスロットおよびレンジ 部に対応しているので、最も高い加算値のレジスタは目的のレンジ部に関連され る。

ＣＣＤは高速のサンプル・アンド・ホールドを与え、相関のための低速記憶を提 供する。しかしながら、相関装置に使用されたときには、ＣＣＤに多少の問題が 発見された。ＣＣＤは、反復的な製造が難しい。つまり、ＣＣＤを変えずに作る のが難しい。装置の特性を操作することは、知られているように個々の装置で温 度、電圧１周波数、コード長、オフセット等に左右されて、非常に非予測的で一 定していない。このことは設計仕様書の範囲内で装置を一定に保つのを難しくし 、相関装置において最適な動作のために要求される厳しい整合性を悪化させる。

その結果は、ＣＣＤ相関装置の製造、遂行、実行が結び付いてコスト高になる。

従って、上記したＣＣＤ相関装置の欠点のない時間圧縮動作を可能にする相関シ ステムが必要とされている。

発明の要約 この技術分野では本発明によるデジタルレンジ相関装置が必要とされている。本 発明は、オフセットのために最低限必要とされる機械化及び反復的な製造を可能 とし、かつ鋭敏にパワー供給の低減を図り得る相関方式を提供する。ＣＯＤは取 り除かれ、チャンネルとチャンネルの整合の必要性がなくなる。

本発明のデジタル相関装置は、アナログ入力信号をデジタル信号に変換して、各 ワードがそれぞれのレンジゲートに対応した複数のデジタルワードを供給するに Ａ／Ｄ変換器を有している。累積演算器は、各デジタルワードのビットを加算し て累積された加算値を各レンジゲートに供給するために設けられている。この加 算値は、プロセッサ内で比較される目標のレンジゲートが認識される。詳細な実 施例においては、この発明は相関コードの結合を可能にしている。

ＬＳＩ技術に適用した場合、本発明は、関連する技術の教示に基づいて設計され たものに関して信頼性および生産性が改善され、サイズが小型化され、パワー、 コストの低減を可能にする。

図面の簡単な説明 図面は、本発明によるデジタルレンジ相関装置に係る実施例のブロック図である 。

発明の説明 図面は、本発明によるデジタルレンジ相関装置１０の実施例のブロック図を示し ている。この相関装置ｌＯはＡ／Ｄ変換器１２を有する。Ａ／Ｄ変換器１２は、 従来型のレーダーシステム（不図示）のアナログリターンパルスをデジタル化す る。Ａ／Ｄ変換器１２は、複数のタイムスロット（またはレンジ）の各々にＮｍ ビットのデジタル信号（ワード）を供給する。各ワードまたはサンプルは、レー ダーパルスを送信するＰＮコードのビットに対応し、各タイムスロットは各レン ジ区画に対応する。各ワードは、ｍビット幅でＮ＋（Ｒ−１）長のシフトレジス タ１４に順次記憶される。ｍはＡ／Ｄ変換器１２の分解能に対応し、Ｒはレンジ の番号である。本実施例では、シフトレジスタ１４の出力がインバータ１６へ与 えられ、かつマルチプレクサ１８の最初の入力となる。マルチプレクサ１８の２ 番目の入力は、インバータ１６の出力によって与えられる。シフトレジスタ１４ からの非反転出力および反転出力はそれぞれマルチプレクサ１８の第１および第 ２の入力となる。

マルチプレクサ１８の出力は、第２シフトレジスタ２０の出力によって制御され る。この第２シフトレジスタ２０により、相関コードのための記憶部がなされ、 以後この第２シフトレジスタを“コードレジスタ”と呼ぶ。適当な相関コードで 十分であるが、特に“Ｂａ　ｒｋｅ　ｒコード”は、本願に好適である。“Ｂａ 　ｒｋｅ　ｒコード”はこの技術分野では良く知られている。種々の場合に、送 信レーダ信号は相関コードによって変調されている。例えば、送信レーダパルス の位相は、論理“１”のビットコードによって１８０度ずらされ、論理“Ｏ”の ビットコードによって０度ずらされる。マルチプレクサ１８は、コードレジスタ ２０に記憶されたコードに基づいて、シフトレジスタ１４からの非反転の入力ま たは反転された入力を選択する。マルチプレクサ１８とコードレジスタ２０によ って、デジタル化されたリターンパルスを復調する手段が与えられる。

マルチプレクサ１８の出力は、従来より有る累積演算器２２に第１の入力として 与えられる。累積演算器２２の出力はラッチ２４に記憶される。ラッチ２４の出 力は、累積演算器２２ヘフイードバツクされ、第２の入力として与えられる。

ラッチ２４は、ｍビットのラッチである（コードの長さによっては過剰分がさら に追加される）。各レンジにおいて、ラッチ２４に記憶された各ワードは符号化 デジタルリターンによって累積演算器２２で加算される。この工程はＮ回繰り返 され、その結果はラッチ２４に記憶される。この合計結果は、プロセッサ２６か らアクセスされ、そして記憶される。第１のレジスタ１４に記憶されたデータは 、マスタークロック（不図示）の制御の下で、ルンジだけシフトされ、この工程 が繰り返される。データがシフトレジスタ１４を通ってシフトした後、プロセッ サ２６は最も高い累積演算値のレンジを指示して、そこへ信号を出力する。プロ セッサ２６は、システム入力を受信するために調整されていて、システムやユー ザーによる相関コードの変換を容易にするためにコードレジスター２０に結合さ れている。

この様にデジタル相関装置は、各レンジゲートに対応させた複数のデジタルワー ドを供給するためにアナログ人力信号をデジタル信号に変換するＡ／Ｄ変換器を 有している。各レンジゲートの加算値を供給するために、各デジタルワードを加 算する加算器が設けられている。そのデジタルの合計値は、目標のレンジゲート を識別するためにプロセッサ内で比較される。図示された実施例に於いて、本発 明は、ａ）アナログ入力信号をデジタル信号に変換してそれぞれ少なくとも２ビ ツトのデジタルワードを与えるステップと、ｂ）各デジタルワードのビットを加 算して第１および第２のデジタルワードのそれぞれについて各々の加算された合 計値を与えるステップと、 Ｃ）第１の加算された合計値と第２の加算された合計値とを比較するステップと 、を含んだデジタルレンジ相関方法を実行する。

ＬＳＩ技術に適用した場合、本発明は、関連する技術の教示に基づいて設計され たものに関して信頼性および生産性が改善され、サイズが小型化され、パワー、 コストが低減された相関装置が提供される。

本発明は本出願の実施例を参照して記載されている。当業者あるいはここに与え られた教示を受けたものは、それらの範囲内において他の変形例、応用例、実施 例を認議するであろう。例えば、本発明はＢａ　ｒｋｅ　ｒ相関コードに限定さ れない。また、プロセッサの機能は、多くの構成要素およびまたはプロセッサ以 外の回路によって実行されるであろう。さらに、本発明は上述したリターンパル スの復調や上述した加算値の累積といった技術に限定されない。それ故、添付し た請求の範囲は、発明の範囲内においてすべての応用例、変形例、実施例を含む ものと意図される。

国際調査報告 ｌａ１ｍ＠−１ムｅ−一＋Ｉ啼ＩＩｍ＠ＰＣＴ／４ＪＳ８９１０５００４国際調 査”告　　　８．８．。５゜。４

Claims (10)

【特許請求の範囲】
1. １．アナログ入力信号をデジタル信号に変換して少なくとも２ビットの第１およ び第２のデジタルワードを供給するＡ／Ｄ変換手段と、 それぞれのデジタルワードのビットを加算して前記第１および第２のデジタルワ ードのそれぞれについて第１および第２の累積された加算値を供給する累算手段 と、第１の累積された加算値と第２の累積された加算値とを比較するためのプロ セッサと、 を具備したデジタルレンジ相関装置。
2. ２．前記第１および第２のデジタルワードを予め決められたコード言語によって 復調する手段を具備した請求項第１項記載のデジタルレンジ相関装置。
3. ３．前記Ａ／Ｄ変換手段の出力を記憶する第１の記憶手段を具備した請求項第２ 項記載のデジタルレンジ相関装置。
4. ４．前記予め決められたコード言語を記憶する第２の記憶手段を具備した請求項 第３項記載のデジタルレンジ相関装置。
5. ５．前記第１の記憶手段から出力される第１の出力をそのままの状態で供給し、 前記第２の出力を反転させて供給する手段を具備した請求項第４項記載のデジタ ルレンジ相関装置。
6. ６．前記第１の記憶手段の第１および第２の出力がそれぞれ第１および第２の入 力として与えられ、前記第２の記憶手段の出力に応答して前記第１および第２の 入力が選択的に出力として供給されるように前記第２の記憶手段の出力によって 制御されるマルチプレクサを具備した請求項第５項記載のデジタルレンジ相関装 置。
7. ７．前記累算手段および前記プロセッサによってアクセスするために前記累算手 段によって与えられた個々のビットの加算値を記憶するラッチ手段を具備した請 求項第６項記載のデジタルレンジ相関装置。
8. ８．前記ラッチ手段の出力は前記累算手段にフィードバックされ、そこで前記マ ルチプレクサの出力に加算される請求項第７項記載のデジタルレンジ相関装置。
9. ９．アナログ入力信号をデジタル信号に変換して少なくとも２ビットの第１およ び第２のデジタルワードを供給するＡ／Ｄ変換手段と、 前記Ａ／Ｄ変換手段の出力を記憶する第１の記憶手段であって、前記第１の記憶 手段から出力される第１の出力をそのままの状態で供給し、前記第２の出力を反 転させて供給する第１の記憶手段と、 前記第１および第２のデジタルワードを予め決められたコード言語によって復調 する復調手段であって、かつ前記予め決められたコード言語を記憶する第２の記 憶手段と、前記第１の記憶手段の第１および第２の出力がそれぞれ第１および第 ２の入力として与えられ、前記第２の記憶手段の出力によって制御されて前記第 ２の記憶手段の出力に応答して前記第１および第２の入力を選択的に出力として 供給するマルチプレクサとを有する復調手段と、 それぞれのデジタルワードのビットを加算して前記第１および第２のデジタルワ ードのそれぞれについて第１および第２の累積された加算値を供給する累算手段 と、前記累積手段および前記プロセッサによってアクセスするために前記累算手 段によって与えられた個々のビットの加算値を記憶し、その出力が前記累算手段 にフィードバックされ、そこで前記マルチプレクサの出力に加算されるラッチ手 段と、第１の累積された加算値と第２の累積された加算値とを比較するためのプ ロセッサと、 を具備してなるデジタルレンジ相関装置。
10. １０．ａ）アナログ入力信号をデジタル信号に変換してそれぞれ少なくとも２ビ ットの第１および第２のデジタルワードを与えるステップと、 ｂ）各デジタルワードのビットを加算して前記第１および第２のデジタルワード のそれぞれについて累積された加算値を与えるステップと、 ｃ）第１の加算された合計値と第２の加算された合計値とを比較するステップと 、 を含んだデジタルレンジ相関方法。