JP3818733B2 - 平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機 - Google Patents
平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機 Download PDFInfo
- Publication number
- JP3818733B2 JP3818733B2 JP11312197A JP11312197A JP3818733B2 JP 3818733 B2 JP3818733 B2 JP 3818733B2 JP 11312197 A JP11312197 A JP 11312197A JP 11312197 A JP11312197 A JP 11312197A JP 3818733 B2 JP3818733 B2 JP 3818733B2
- Authority
- JP
- Japan
- Prior art keywords
- matched filter
- capacitors
- circuit
- elements
- matched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0254—Matched filters
Description
【０００１】
【発明の属する技術分野】
本発明は、平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機に関する。
【０００２】
【従来の技術】
図８は、従来のＤＳ方式スペクトラム拡散通信用受信機を示す概略ブロック図である。
アンテナ７で受信された信号は、その一部がバンドパスフィルタ８を通り、検波回路９に供給される。検波回路９は、ＡＳＫ、ＦＳＫ又はＰＳＫで変調された信号を包絡線検波又は同期検波してアナログ又はデジタルの、スペクトラム拡散された信号ＤＩＮに変換する。マッチドフィルタ１０Ｐは、このスペクトラム拡散信号ＤＩＮとＰＮ（Pseudorandom Noise）符号系列との相関値ＤＯＵＴを算出する。判定回路１１は、相関値ＤＯＵＴに基づいて、同期捕捉のためにシンボル区間を判定し且つベースバンドデータを得る。データ量削減のためにこのベースバンドデータが例えば予測符号化等で符号化されている場合には、復号化回路１２で復号化される。音声データの場合には、復号化回路１２の出力がＤ／Ａ変換回路１３でアナログ値に変換され、次いでローパスフィルタ１４を通ってスピーカ１５に供給される。画像やテキスト等のデータの場合には、復号化回路１２の出力が再生データとして用いられる。
【０００３】
このような受信機を用いたスペクトルラム拡散通信は、干渉波排除能力、通信内容の秘匿性及び周波数利用効率の点で、他の通信方式よりも優れている。
図９は、従来のマッチドフィルタ１０Ｐの構成を示す。
デジタル又はアナログのシフトレジスタ２０は、遅延素子ＤＬ１〜ＤＬｎが縦続接続され、その遅延素子ＤＬ１のデータ入力端にスペクトラム拡散信号ＤＩＮが供給されている。クロックＣＬＫに同期して遅延素子ＤＬ１〜ＤＬｎの入力値ＤＩＮ及び遅延信号Ｓ１〜Ｓｎ−１がそれぞれ遅延素子ＤＬ１〜ＤＮｎに保持され、遅延信号Ｓ１〜Ｓｎとして出力される。遅延素子ＤＬ１〜ＤＬｎは、スペクトラム拡散信号ＤＩＮがデジタルの場合にはフリップフロップであり、スペクトラム拡散信号ＤＩＮがアナログである場合にはサンプルホールド回路又はＣＣＤなどである。
【０００４】
遅延信号Ｓ１〜ＳｎのＰＮ符号系列Ｐ１〜Ｐｎに対する一致度Ｄ１〜Ｄｎがそれぞれ一致度演算回路Ｍ１〜Ｍｎで算出される。一致度演算回路Ｍ１〜Ｍｎは例えば、ＰＮ符号が１又は−１の場合には乗算器であり、ＰＮ符号が‘１’又は‘０’のビットの場合にはイクスクルーシブノアゲートである。一致度Ｄ１〜Ｄｎは加算回路２１に供給され、これらの総和が相関値ＤＯＵＴとして求められる。
【０００５】
このようなマッチドフィルタ１０Ｐを用いれば、相関値ＤＯＵＴがクロック周期毎に直ちに求められる。
ＰＮ符号系列は受信機毎に異なり、受信側のＰＮ符号系列が、送信側のスペクトラム拡散用ＰＮ符号系列と異なる場合には、相関値ＤＯＵＴが常に小さくなるので、受信データを解読できない。
【０００６】
【発明が解決しようとする課題】
ｎは例えば２５６であり、この場合、一致度Ｄ１〜Ｄ２５６の総和をクロックＣＬＫの１周期で算出しなければならず、加算回路２１の構成、従って相関値算出回路、マッチドフィルタ及び通信機の構成が複雑になる。
本発明の目的は、このような問題点に鑑み、より簡単な構成の平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機を提供することにある。
【０００７】
【課題を解決するための手段及びその作用効果】
本発明の第１態様の平均値算出回路では、例えば図１において、
第１〜ｎキャパシタＣ１〜Ｃｎと、
デジタル入力信号Ｄ１〜Ｄｎに応じた電荷をそれぞれ該第１〜ｎキャパシタＣ１〜Ｃｎに保持させ、次に該第１〜ｎキャパシタＣ１〜Ｃｎを並列接続させ、並列接続された該第１〜ｎキャパシタＣ１〜Ｃｎの電圧を平均値として出力するスイッチング回路２３とを有する。
【０００８】
入力信号Ｄ１〜Ｄｎに応じた電荷をそれぞれ第１〜ｎキャパシタＣ１〜Ｃｎに保持させたときの第１〜ｎキャパシタＣ１〜Ｃｎの電圧をそれぞれＶ１〜Ｖｎとし、次に第１〜ｎキャパシタＣ１〜Ｃｎを並列接続させたときのキャパシタの電圧をＤＯＵＴとすると、第１〜ｎキャパシタＣ１〜Ｃｎに保持された電荷の総量が並列接続の前後で不変であるので、
Ｃ１・Ｖ１＋Ｃ２・Ｖ２＋・・・＋Ｃｎ・Ｖｎ
＝（Ｃ０＋Ｃ１＋・・・＋Ｃｎ）ＤＯＵＴ
が成立する。ＤＯＵＴは、入力信号Ｄ１〜Ｄｎに応じた電圧Ｖ１〜Ｖｎの重み付き平均値となり、電圧Ｖ１〜Ｖｎの重みはそれぞれＣ０〜Ｃｎである。
【０００９】
この平均値算出回路は、キャパシタＣ１〜Ｃｎとスイッチング回路２３とで構成されているので、構成が従来よりも簡単になるという効果を奏し、平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機の製造コスト低減に寄与するところが大きい。
本発明の第２態様の平均値算出回路では、第１態様において、
上記第１〜ｎキャパシタの一端には第１基準電位ＶＳＳが印加され、
上記スイッチング回路２３は、
上記デジタル入力信号Ｄ１〜Ｄｎの入力端と該第１〜ｎキャパシタＣ１〜Ｃｎの他端とのそれぞれの間に接続された第１1〜１nスイッチング素子ＳＷ１１〜ＳＷ１ｎと、
共通配線ＣＯＭと、
該第１〜ｎキャパシタＣ１〜Ｃｎの他端と該共通配線ＣＯＭとの間に接続された第２ 1 〜２ n スイッチング素子ＳＷ２１〜ＳＷ２ｎと、
一端が該共通配線ＣＯＭに接続され、他端に第２基準電位ＶＴＴが印加されたリセット用スイッチング素子ＳＷｒとを有し、該第１1〜１nスイッチング素子ＳＷ１１〜ＳＷ１ｎ及び該リセット用スイッチング素子ＳＷｒと該第２ 1 〜２ n スイッチング素子ＳＷ２１〜ＳＷ２ｎとの一方がオンのとき他方がオフにされる。
【００１０】
第２基準電位は、第１基準電位と等しくてもよい。
本発明の第３態様の平均値算出回路では、第１又は２態様において、例えば図２に示す如く、
上記第１〜ｎキャパシタは、
一端に上記第１基準電位が印加された第１ 1 〜１ n 容量素子と、
一端に第３基準電位が印加された第１ 1 〜１ n 容量素子と、
該第１ 1 〜１ n 容量素子の他端と該第１ 1 〜１ n 容量素子の他端とのそれぞれの間に接続され、それぞれ該デジタル入力信号Ｄ１〜Ｄｎに対する重み付けに応じて制御される第３ 1 〜３ n スイッチング素子とを有する。
【００１１】
第３基準電位は、第１基準電位と等しくてもよい。
この平均値算出回路によれば、第３ 1 〜３ n スイッチング素子をオン／オフ制御することにより、重み付き平均の重みが可変になるという効果を奏する。
本発明の第４態様の相関値算出回路では、例えば図１に示す如く、
第１乃至３のいずれか１つの態様の平均値算出回路と、
信号Ｓ１〜Ｓｎと信号Ｐ１〜Ｐｎとのそれぞれの一致度を上記デジタル入力信号Ｄ１〜Ｄｎとして算出する一致度演算回路Ｍ１〜Ｍｎとを有する。
【００１２】
本発明の第５態様のマッチドフィルタでは、例えば図１に示す如く、
第４態様の相関値算出回路と、
第１〜ｎ遅延素子ＤＬ１〜ＤＬｎが縦続接続され、第１遅延素子ＤＬ１に入力信号ＤＩＮが供給され、各遅延素子がクロックＣＬＫに同期して入力値を保持するシフトレジスタ２０とを有し、上記信号Ｓ１〜Ｓｎは該第１〜ｎ遅延素子ＤＬ１〜ＤＬｎの出力信号Ｓ１〜Ｓｎであり、上記信号Ｐ１〜ＰｎはＰＮ符号系列である。
【００１３】
本発明の第６態様のマッチドフィルタでは、第５態様において、例えば図２に示す如く、
上記第１〜ｎ遅延素子はいずれもフリップフロップであり、
上記第１〜ｎ一致度演算回路はイクスクルーシブオアゲート又はイクスクルーシブノアゲートである。
【００１４】
本発明の第７態様のマッチドフィルタでは、第５態様において、例えば図５に示す如く、
上記第１〜ｎ遅延素子はいずれもサンプルホールド回路であり、
上記第１〜ｎ一致度演算回路は乗算回路である。
本発明の第８態様のマッチドフィルタでは、例えば図４に示す如く、
本発明の第３態様の平均値算出回路と、
第１〜ｎ遅延素子が縦続接続され、第１遅延素子に入力信号が供給され、各遅延素子がクロックに同期して入力値を保持するシフトレジスタと、
該第１〜ｎ遅延素子の出力信号Ｓ１〜ＳｎとＰＮ符号系列Ｐ１〜Ｐｎとのそれぞれの一致度を上記デジタル入力信号Ｄ１〜Ｄｎとして算出する一致度演算回路と、
を有し、上記第１〜ｎキャパシタは、
一端に上記第１基準電位が印加された互いに同一容量の第１ 1 〜１ n 容量素子と、
一端に第３基準電位が印加された互いに同一容量の第１ 1 〜１ n 容量素子と、
該第１ 1 〜１ n 容量素子の他端と該第１ 1 〜１ n 容量素子の他端とのそれぞれの間に接続された第３ 1 〜３ n スイッチング素子とを有し重み付けを可変にするｎビット符号系列Ｑ１〜Ｑｎでそれぞれ該第３ 1 〜３ n スイッチング素子がオン／オフ制御される。
【００１５】
本発明の第９態様の多ビットマッチドフィルタでは、第５態様のマッチドフィルタをｍ個並列に備え、該ｍ個のマッチドフィルタのそれぞれについて上記第１遅延素子に１ビットの入力信号が供給される。
本発明の第１０態様の多ビットマッチドフィルタでは、第９態様において、上記ｍ個のマッチドフィルタがそれぞれ第１〜ｍマッチドフィルタとして備えられ、ｊ＝２〜ｍの各々について、第ｊマッチドフィルタの上記第１〜ｎキャパシタの容量がそれぞれ第（ｊ−１）マッチドフィルタの該第１〜ｎキャパシタの容量の２倍であり、該ｍ個のマッチドフィルタの各相関値出力端が共通に接続されている。
【００１６】
この多ビットマッチドフィルタによれば、ｍ個のマッチドフィルタの各相関値出力端を共通に接続すればよいので、多ビットマッチドフィルタの構成が簡単になるという効果を奏する。
本発明の第１１態様の多ビットマッチドフィルタでは、第９態様において、上記ｍ個のマッチドフィルタがそれぞれ第１〜ｍマッチドフィルタとして備えられ、
ｊ＝２〜ｍの各々について第ｊマッチドフィルタの相関値出力に対する重みが第（ｊ−１）マッチドフィルタの相関値出力に対する重みの２倍になるようにして該第１〜ｍマッチドフィルタの相関値出力の重み付き平均を算出する重み付き平均演算回路を有する。
【００１７】
この多ビットマッチドフィルタによれば、互いに同一構成のｍ個のマッチドフィルタを用いることができるという効果を奏する。
本発明の第１２態様の多ビットマッチドフィルタでは、第１１態様において、上記重み付き平均演算回路は、
上記第１〜ｍマッチドフィルタの出力端にそれぞれ接続された第１〜ｍＡ／Ｄ変換回路と、
該第２〜ｍＡ／Ｄ変換回路の出力端にそれぞれ接続され、該第２〜ｍＡ／Ｄ変換回路の出力をそれぞれｋ2〜ｋm倍する第２〜ｍ乗算回路と、
該第１Ａ／Ｄ変換回路の出力と該第２〜ｍ乗算回路の出力との総和を算出する加算回路とを有し、ｒ j ＝ｋj ×（第ｊＡ／Ｄ変換回路の分解能）で定義される比ｒjが比ｒj-1の２倍である（但し、ｊ＝２〜ｍ、ｋ1＝１）。
【００１８】
この多ビットマッチドフィルタによれば、第２〜ｍ乗算回路を用いることにより、分解能が比較的低い第２〜ｍＡ／Ｄ変換回路を用いることができるという効果を奏する。
本発明の第１３態様の通信機では、第５乃至１２のいずれか１つの態様のマッチドフィルタを有する。
【００１９】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
［第１実施形態］
図２は、本発明の第１実施形態のマッチドフィルタ１０Ａを示す。
マッチドフィルタ１０Ａは、例えば図８のマッチドフィルタ１０Ｐの替わりに用いられる。このマッチドフィルタ１０Ａは、図１の構成例であって、スペクトラム拡散信号ＤＩＮがビットストリームである場合に用いられる。簡単化のために、図２では図１のｎの値を５としている。
【００２０】
シフトレジスタ２０Ａでは、ＤフリップフロップＤＬ１Ａ〜ＤＬ５Ａが縦続接続されており、これらのクロック入力端ＣＫにクロックＣＬＫが供給され、初段のＤフリップフロップＤＬ１Ａのデータ入力端Ｄに、スペクトラム拡散された信号ＤＩＮが供給される。ＤフリップフロップＤＬ１Ａ〜ＤＬ５Ａの出力Ｓ１〜Ｓ５はそれぞれ、イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの一方の入力端に供給され、イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの他方の入力端にはそれぞれ、ＰＮ符号レジスタ２２ＡからＰＮ符号Ｐ１〜Ｐ５が供給される。例えば、Ｐ１＝Ｓ１のときＤ１＝‘１’となり、Ｐ１≠Ｓ１のときＤ１＝‘０’となる。イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの出力Ｄ１〜Ｄ５はそれぞれ、ＰＮ符号系列Ｐ１〜Ｐ５に対する遅延信号Ｓ１〜Ｓ５の一致度を示している。
【００２１】
キャパシタＣ１〜Ｃ５は互いに同一容量であり、これらの一端はグランド線ＧＮＤに接続され、これらの他端はそれぞれ、一方ではスイッチング素子ＳＷ１１〜ＳＷ１５を介してイクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの出力端に接続され、他方ではスイッチング素子Ｓ２１〜ＳＷ２５を介して共通線ＣＯＭに接続されている。共通線ＣＯＭとグランド線ＧＮＤとの間には、共通線電位リセット用スイッチング素子ＳＷｒが接続されている。スイッチング素子ＳＷ１１〜ＳＷ１５、ＳＷ２１〜ＳＷ２５及びＳＷｒは、キャパシタＣ１〜Ｃ５に対するスイッチング回路２３を構成している。
【００２２】
スイッチング素子ＳＷ１１〜ＳＷ１５及びＳＷｒはいずれも、クロック＊ＣＬＫが高レベルのときオンになり、クロック＊ＣＬＫが低レベルのときオフになる。スイッチング素子ＳＷ２１〜ＳＷ２５はいずれも、クロック＊ＣＬＫと相補的なクロックＣＬＫが高レベルのときにオンになり、クロックＣＬＫが低レベルのときにオフになる。
【００２３】
スイッチング回路２３とキャパシタＣ１〜Ｃ５とで平均値算出回路が構成され、この平均値算出回路とイクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａとで相関値算出回路が構成されている。
次に、上記の如く構成されたマッチドフィルタ１０Ａの動作を、図３を参照して説明する。図３では、ＰＮ符号系列Ｐ１〜Ｐ５が‘０１１０１’であり、時刻ｔ＝ｔ１でスペクトラム拡散信号ＤＩＮが‘０’、遅延信号Ｓ１〜Ｓ４が‘１１０１’である場合を示している。クロックＣＬＫの１サイクルは、チップ区間と称されている。以下において、時刻ｔｉのｉは、奇数であるとする。
【００２４】
（ｔｉ）クロックＣＬＫの立ち上がりのタイミングでスペクトラム拡散信号ＤＩＮ及び遅延信号Ｓ１〜Ｓ４がそれぞれフリップフロップＤＬ１Ａ〜ＤＬ５Ａに保持され、遅延信号Ｓ１〜Ｓ５として出力される。
例えば時刻ｔ＝ｔ１では、遅延信号Ｓ１〜Ｓ５が‘０１１０１’に変化しようとし、イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの出力Ｄ１〜Ｄ５は‘１１１１１’に変化しようとする。時刻ｔ＝ｔ３では、遅延信号Ｓ１〜Ｓ５が‘１０１１０’に変化しようとし、イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの出力Ｄ１〜Ｄ５は‘００１００’に変化しようとする。
【００２５】
クロックＣＬＫの立ち上がりにより、スイッチング素子ＳＷ１１〜ＳＷ１５及びＳＷｒがオフになり、スイッチング素子ＳＷ２１〜ＳＷ２５がオンになる。この直前のキャパシタＣ１〜Ｃ５の電圧をそれぞれＶ１〜Ｖ５で表す。キャパシタＣ１〜Ｃ５及び共通線ＣＯＭに保持されている電荷の総和は、クロックＣＬＫの立ち上がり前後で不変であるので、
Ｃ１・Ｖ１＋Ｃ２・Ｖ２＋Ｃ３・Ｖ３＋Ｃ４・Ｖ４＋Ｃ５・Ｖ５
＝（Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５）ＤＯＵＴ （１）
が成立する。ここにＣ０は、共通線ＣＯＭの容量である。キャパシタの容量Ｃ１〜Ｃ５の総和に対し容量Ｃ０が無視できるとすると、相関値ＤＯＵＴは、一致度Ｄ１〜Ｄ５に対応した電圧Ｖ１〜Ｖ５をそれぞれキャパシタの容量Ｃ１〜Ｃ５で重み付けした平均値となる。キャパシタＣ１〜Ｃ５が互いに等しい場合には、相関値ＤＯＵＴは電圧Ｖ１〜Ｖ５の単なる平均値になる。すなわち、相関値ＤＯＵＴは、１サイクル前の一致度Ｄ１〜Ｄ５の平均をアナログ変換した値となる。
【００２６】
図３では、時刻ｔ＝ｔ３及び時刻ｔ＝ｔ１３で相関値ＤＯＵＴが「最大値」に変化しようとするので、図８の判定回路１１において、この変化後に１サイクル前の区間ｔ１〜ｔ１１が１シンボル区間であると判定される。また、判定回路１１により、相関値ＤＯＵＴが「最大値」のとき、この１シンボル区間でのベースバンドデータは‘１’であると判定され、相関値ＤＯＵＴが「最小値」のとき、この１シンボル区間でのベースバンドデータは‘０’であると判定される。実際には、ノイズの混入や受信電波の干渉を考慮して、「最大値」の替わりに、「最大値より少し小さい設定値以上」が用いられ、「最小値」の替わりに、「最小値より少し大きい設定値以下」が用いられる。
【００２７】
（ｔｉ＋１）クロックＣＬＫの立ち下がりにより、スイッチング素子ＳＷ１１〜ＳＷ１５及びＳＷｒがオンになり、スイッチング素子ＳＷ２１〜Ｓ２Ｗ２５がオフになる。これにより、一致度Ｄ１〜Ｄ５に対応した電圧がそれぞれキャパシタＣ１〜Ｃ５でサンプリングされ、また、共通線ＣＯＭがグランド電位にリセットされる。
【００２８】
本第１実施形態によれば、キャパシタＣ１〜Ｃ５とスイッチング回路２３とにより図９の加算回路２１に対応した平均値算出回路が構成されているので、平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ１０Ａ及び通信機の構成が従来よりも簡単になる。
［第２実施形態］
ＰＮ符号系列の値との関係で、干渉波排除能力をより向上させるために、受信側においてのみＰＮ符号系列の各桁を２ビットにする場合がある。図４は、この場合を考慮した本発明の第２実施形態のマッチドフィルタ１０Ｂを示す。
【００２９】
マッチドフィルタ１０Ｂでは、キャパシタＣ１〜Ｃ５にそれぞれ、キャパシタＣ２１〜Ｃ２５がスイッチング素子ＳＷ３１〜ＳＷ３５を介して並列接続されている。キャパシタＣ１〜Ｃ５及びＣ２１〜Ｃ２５の容量は互いに同一である。
ＰＮ符号レジスタ２２Ａから出力されるＰＮ符号系列の各桁は２ビットであり、２ビットのうち上位ビットの全桁はＰ１〜Ｐ５としてそれぞれイクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの一方の入力端に供給され、下位ビットの全桁はＱ１〜Ｑ５としてそれぞれスイッチング素子ＳＷ３１〜ＳＷ３５の制御入力端に供給されている。
【００３０】
上式（１）から、相関値ＤＯＵＴは、一致度Ｄ１〜Ｄ５の重み付け平均値に比例し、重みはＱ１〜Ｑ５により可変になっている。相関値ＤＯＵＴの最大値と最小値の平均値を０とすると、ｉ＝１〜５の各々について、ＰＮ符号系列の第ｉ桁の２ビットＰｉＱｉが例えば‘１１’、‘１０’、‘００’及び‘０１’のときそれぞれ重みは１、０．５、−０．５、−１となる。
【００３１】
［第３実施形態］
スペクトラム拡散信号ＤＩＮはアナログ電圧であってもよく、図５は、これを考慮した本発明の第３実施形態のマッチドフィルタ１０Ｃを示す。
アナログシフトレジスタ２０Ｂでは、サンプルホールド回路ＤＬ１Ｂ〜ＤＬｎＢが縦続接続されている。一致度演算回路としては、乗算回路Ｍ１Ｂ〜ＭｎＢが用いられている。ＰＮ符号保持回路２２Ｂから出力されているＰＮ符号系列Ｐ１〜Ｐｎはいずれも１又は−１に対応したアナログ電圧である。
【００３２】
他の点は図２と同一である。
なお、サンプルホールド回路ＤＬ１Ｂ〜ＤＬｎＢの替わりにＣＣＤを用いた構成であってもよい。
［第４実施形態］
以上の実施形態では、スペクトラム拡散信号ＤＩＮが１ビットのストリームである場合を説明したが、これは多ビットのストリームであってもよい。図６は、これを考慮した本発明の第４実施形態のマッチドフィルタ１０Ｄを示す。
【００３３】
スペクトラム拡散信号ＤＩＮは、ＤＩＮ０〜ＤＩＮ３の４ビットストリームであり、ＤＩＮ０が最下位ビットであるとする。スペクトラム拡散信号ＤＩＮ０〜ＤＩＮ３はそれぞれマッチドフィルタ１００〜１０３に供給される。マッチドフィルタ１００〜１０３はいずれも、例えば図２に示すマッチドフィルタ１０Ａと同一構成である。但し、図２のキャパシタＣ１〜Ｃ５の容量Ｃは、マッチドフィルタ１００〜１０３で互いに異なり、その容量比は１：２：４：８となっている。
【００３４】
マッチドフィルタ１００〜１０３の相関値出力端は、Ａ／Ｄ変換回路２４の入力端に共通に接続されている。Ａ／Ｄ変換回路２４の入力電圧は、出力端接続前のマッチドフィルタ１００〜１０３の出力電圧の重み付き平均値になる。この重みは、前記容量比である。Ａ／Ｄ変換回路２４からは、デジタルの相関値ＤＯＵＴが取り出される。
【００３５】
［第５実施形態］
図６において、最下位ビット用のマッチドフィルタ１００の、図２に示すキャパシタＣ１〜Ｃ５の容量は、寄生容量のばらつきを考慮して所定値以上にする必要がある。また、上記容量比でキャパシタ容量が定められるので、最上位ビット用のマッチドフィルタ１０３のキャパシタの面積が大きくなる。
【００３６】
そこで、図７に示す第５実施形態のマッチドフィルタ１０Ｅでは、マッチドフィルタ１００Ａ〜１０３Ａの全てについて、図２に示すキャパシタＣ１〜Ｃ５の容量を互いに同一にしている。
マッチドフィルタ１００Ａ〜１０３Ａの出力電圧はそれぞれ、Ａ／Ｄ変換回路２４０〜２４３でデジタル化される。Ａ／Ｄ変換回路２４１〜２４３の出力Ｒ１〜Ｒ３はそれぞれ、乗算回路Ｍ１１〜Ｍ１３でｋ１〜ｋ３倍にされ、Ａ／Ｄ変換回路２４０の出力Ｒ０と共に加算回路２１Ａに供給されて、これらの総和がデジタル相関値ＤＯＵＴとして求められる。
【００３７】
Ａ／Ｄ変換回路２４０〜２４３の分解能をそれぞれＶＤＤ／Ｎ０〜ＶＤＤ／Ｎ３とすると、Ｎ１・ｋ１／Ｎ０＝２、Ｎ２・ｋ２／Ｎ０＝２2 、Ｎ３・ｋ３／Ｎ０＝２3 となるように定められている。
相関値ＤＯＵＴの分解能は、ＶＤＤ・ｎ／（２4 Ｎ０）となる。ここにｎは、図１中のｎである。
【００３８】
なお、本発明には外にも種々の変形例が含まれる。
例えば図７において、乗数ｋ１、ｋ２及びｋ３が２j である場合には、乗算回路Ｍ１１〜Ｍ３を用いずに、Ａ／Ｄ変換回路２４１〜２４３の出力配線を上位側へｊビットシフトさせて加算回路２１Ａの入力端に接続すればよい。また、Ａ／Ｄ変換回路２４０〜２４３としてレファランス電圧入力端を有するものを用い、レファランス電圧を適当に定めることにより、ｋ１＝ｋ２＝ｋ３＝１にして、乗算回路Ｍ１１〜Ｍ１３を省略した構成であってもよい。
【図面の簡単な説明】
【図１】本発明の原理構成を示すマッチドフィルタ回路図である。
【図２】本発明の第１実施形態のマッチドフィルタ回路図である。
【図３】図１の回路の動作を示すタイムチャートである。
【図４】本発明の第２実施形態のマッチドフィルタ回路図である。
【図５】本発明の第３実施形態のマッチドフィルタ回路図である。
【図６】本発明の第４実施形態のマッチドフィルタ回路図である。
【図７】本発明の第５実施形態のマッチドフィルタ回路図である。
【図８】従来のＤＳ方式スペクトラム拡散通信用受信機の概略構成を示すブロック図である。
【図９】従来のマッチドフィルタ回路図である。
【符号の説明】
１０Ｐ、１０、１０Ａ〜１０Ｅ、１００〜１０３、１００Ａ〜１０３Ａ マッチドフィルタ
２０、２０Ａ、２０Ｂ シフトレジスタ
２１Ａ 加算回路
２３ スイッチング回路
２４、２４０〜２４３ Ａ／Ｄ変換回路
ＤＬ１〜ＤＬｎ 遅延素子
ＤＬ１Ａ〜ＤＬ５Ａ フリップフロップ
ＤＬ１Ｂ〜ＤＬ５Ｂ サンプルホールド回路
Ｍ１〜Ｍｎ 一致度演算回路
Ｍ１Ａ〜Ｍ５Ａ イクスクルーシブノアゲート
Ｍ１Ｂ〜Ｍ５Ｂ 乗算回路
ＳＷ１１〜ＳＷ１ｎ、ＳＷ２１〜ＳＷ２ｎ、ＳＷ３１〜ＳＷ３ｎ、ＳＷｒ スイッチング素子
Ｃ１〜Ｃ５、Ｃ２１〜Ｃ２５ キャパシタ
【発明の属する技術分野】
本発明は、平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機に関する。
【０００２】
【従来の技術】
図８は、従来のＤＳ方式スペクトラム拡散通信用受信機を示す概略ブロック図である。
アンテナ７で受信された信号は、その一部がバンドパスフィルタ８を通り、検波回路９に供給される。検波回路９は、ＡＳＫ、ＦＳＫ又はＰＳＫで変調された信号を包絡線検波又は同期検波してアナログ又はデジタルの、スペクトラム拡散された信号ＤＩＮに変換する。マッチドフィルタ１０Ｐは、このスペクトラム拡散信号ＤＩＮとＰＮ（Pseudorandom Noise）符号系列との相関値ＤＯＵＴを算出する。判定回路１１は、相関値ＤＯＵＴに基づいて、同期捕捉のためにシンボル区間を判定し且つベースバンドデータを得る。データ量削減のためにこのベースバンドデータが例えば予測符号化等で符号化されている場合には、復号化回路１２で復号化される。音声データの場合には、復号化回路１２の出力がＤ／Ａ変換回路１３でアナログ値に変換され、次いでローパスフィルタ１４を通ってスピーカ１５に供給される。画像やテキスト等のデータの場合には、復号化回路１２の出力が再生データとして用いられる。
【０００３】
このような受信機を用いたスペクトルラム拡散通信は、干渉波排除能力、通信内容の秘匿性及び周波数利用効率の点で、他の通信方式よりも優れている。
図９は、従来のマッチドフィルタ１０Ｐの構成を示す。
デジタル又はアナログのシフトレジスタ２０は、遅延素子ＤＬ１〜ＤＬｎが縦続接続され、その遅延素子ＤＬ１のデータ入力端にスペクトラム拡散信号ＤＩＮが供給されている。クロックＣＬＫに同期して遅延素子ＤＬ１〜ＤＬｎの入力値ＤＩＮ及び遅延信号Ｓ１〜Ｓｎ−１がそれぞれ遅延素子ＤＬ１〜ＤＮｎに保持され、遅延信号Ｓ１〜Ｓｎとして出力される。遅延素子ＤＬ１〜ＤＬｎは、スペクトラム拡散信号ＤＩＮがデジタルの場合にはフリップフロップであり、スペクトラム拡散信号ＤＩＮがアナログである場合にはサンプルホールド回路又はＣＣＤなどである。
【０００４】
遅延信号Ｓ１〜ＳｎのＰＮ符号系列Ｐ１〜Ｐｎに対する一致度Ｄ１〜Ｄｎがそれぞれ一致度演算回路Ｍ１〜Ｍｎで算出される。一致度演算回路Ｍ１〜Ｍｎは例えば、ＰＮ符号が１又は−１の場合には乗算器であり、ＰＮ符号が‘１’又は‘０’のビットの場合にはイクスクルーシブノアゲートである。一致度Ｄ１〜Ｄｎは加算回路２１に供給され、これらの総和が相関値ＤＯＵＴとして求められる。
【０００５】
このようなマッチドフィルタ１０Ｐを用いれば、相関値ＤＯＵＴがクロック周期毎に直ちに求められる。
ＰＮ符号系列は受信機毎に異なり、受信側のＰＮ符号系列が、送信側のスペクトラム拡散用ＰＮ符号系列と異なる場合には、相関値ＤＯＵＴが常に小さくなるので、受信データを解読できない。
【０００６】
【発明が解決しようとする課題】
ｎは例えば２５６であり、この場合、一致度Ｄ１〜Ｄ２５６の総和をクロックＣＬＫの１周期で算出しなければならず、加算回路２１の構成、従って相関値算出回路、マッチドフィルタ及び通信機の構成が複雑になる。
本発明の目的は、このような問題点に鑑み、より簡単な構成の平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機を提供することにある。
【０００７】
【課題を解決するための手段及びその作用効果】
本発明の第１態様の平均値算出回路では、例えば図１において、
第１〜ｎキャパシタＣ１〜Ｃｎと、
デジタル入力信号Ｄ１〜Ｄｎに応じた電荷をそれぞれ該第１〜ｎキャパシタＣ１〜Ｃｎに保持させ、次に該第１〜ｎキャパシタＣ１〜Ｃｎを並列接続させ、並列接続された該第１〜ｎキャパシタＣ１〜Ｃｎの電圧を平均値として出力するスイッチング回路２３とを有する。
【０００８】
入力信号Ｄ１〜Ｄｎに応じた電荷をそれぞれ第１〜ｎキャパシタＣ１〜Ｃｎに保持させたときの第１〜ｎキャパシタＣ１〜Ｃｎの電圧をそれぞれＶ１〜Ｖｎとし、次に第１〜ｎキャパシタＣ１〜Ｃｎを並列接続させたときのキャパシタの電圧をＤＯＵＴとすると、第１〜ｎキャパシタＣ１〜Ｃｎに保持された電荷の総量が並列接続の前後で不変であるので、
Ｃ１・Ｖ１＋Ｃ２・Ｖ２＋・・・＋Ｃｎ・Ｖｎ
＝（Ｃ０＋Ｃ１＋・・・＋Ｃｎ）ＤＯＵＴ
が成立する。ＤＯＵＴは、入力信号Ｄ１〜Ｄｎに応じた電圧Ｖ１〜Ｖｎの重み付き平均値となり、電圧Ｖ１〜Ｖｎの重みはそれぞれＣ０〜Ｃｎである。
【０００９】
この平均値算出回路は、キャパシタＣ１〜Ｃｎとスイッチング回路２３とで構成されているので、構成が従来よりも簡単になるという効果を奏し、平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機の製造コスト低減に寄与するところが大きい。
本発明の第２態様の平均値算出回路では、第１態様において、
上記第１〜ｎキャパシタの一端には第１基準電位ＶＳＳが印加され、
上記スイッチング回路２３は、
上記デジタル入力信号Ｄ１〜Ｄｎの入力端と該第１〜ｎキャパシタＣ１〜Ｃｎの他端とのそれぞれの間に接続された第１1〜１nスイッチング素子ＳＷ１１〜ＳＷ１ｎと、
共通配線ＣＯＭと、
該第１〜ｎキャパシタＣ１〜Ｃｎの他端と該共通配線ＣＯＭとの間に接続された第２ 1 〜２ n スイッチング素子ＳＷ２１〜ＳＷ２ｎと、
一端が該共通配線ＣＯＭに接続され、他端に第２基準電位ＶＴＴが印加されたリセット用スイッチング素子ＳＷｒとを有し、該第１1〜１nスイッチング素子ＳＷ１１〜ＳＷ１ｎ及び該リセット用スイッチング素子ＳＷｒと該第２ 1 〜２ n スイッチング素子ＳＷ２１〜ＳＷ２ｎとの一方がオンのとき他方がオフにされる。
【００１０】
第２基準電位は、第１基準電位と等しくてもよい。
本発明の第３態様の平均値算出回路では、第１又は２態様において、例えば図２に示す如く、
上記第１〜ｎキャパシタは、
一端に上記第１基準電位が印加された第１ 1 〜１ n 容量素子と、
一端に第３基準電位が印加された第１ 1 〜１ n 容量素子と、
該第１ 1 〜１ n 容量素子の他端と該第１ 1 〜１ n 容量素子の他端とのそれぞれの間に接続され、それぞれ該デジタル入力信号Ｄ１〜Ｄｎに対する重み付けに応じて制御される第３ 1 〜３ n スイッチング素子とを有する。
【００１１】
第３基準電位は、第１基準電位と等しくてもよい。
この平均値算出回路によれば、第３ 1 〜３ n スイッチング素子をオン／オフ制御することにより、重み付き平均の重みが可変になるという効果を奏する。
本発明の第４態様の相関値算出回路では、例えば図１に示す如く、
第１乃至３のいずれか１つの態様の平均値算出回路と、
信号Ｓ１〜Ｓｎと信号Ｐ１〜Ｐｎとのそれぞれの一致度を上記デジタル入力信号Ｄ１〜Ｄｎとして算出する一致度演算回路Ｍ１〜Ｍｎとを有する。
【００１２】
本発明の第５態様のマッチドフィルタでは、例えば図１に示す如く、
第４態様の相関値算出回路と、
第１〜ｎ遅延素子ＤＬ１〜ＤＬｎが縦続接続され、第１遅延素子ＤＬ１に入力信号ＤＩＮが供給され、各遅延素子がクロックＣＬＫに同期して入力値を保持するシフトレジスタ２０とを有し、上記信号Ｓ１〜Ｓｎは該第１〜ｎ遅延素子ＤＬ１〜ＤＬｎの出力信号Ｓ１〜Ｓｎであり、上記信号Ｐ１〜ＰｎはＰＮ符号系列である。
【００１３】
本発明の第６態様のマッチドフィルタでは、第５態様において、例えば図２に示す如く、
上記第１〜ｎ遅延素子はいずれもフリップフロップであり、
上記第１〜ｎ一致度演算回路はイクスクルーシブオアゲート又はイクスクルーシブノアゲートである。
【００１４】
本発明の第７態様のマッチドフィルタでは、第５態様において、例えば図５に示す如く、
上記第１〜ｎ遅延素子はいずれもサンプルホールド回路であり、
上記第１〜ｎ一致度演算回路は乗算回路である。
本発明の第８態様のマッチドフィルタでは、例えば図４に示す如く、
本発明の第３態様の平均値算出回路と、
第１〜ｎ遅延素子が縦続接続され、第１遅延素子に入力信号が供給され、各遅延素子がクロックに同期して入力値を保持するシフトレジスタと、
該第１〜ｎ遅延素子の出力信号Ｓ１〜ＳｎとＰＮ符号系列Ｐ１〜Ｐｎとのそれぞれの一致度を上記デジタル入力信号Ｄ１〜Ｄｎとして算出する一致度演算回路と、
を有し、上記第１〜ｎキャパシタは、
一端に上記第１基準電位が印加された互いに同一容量の第１ 1 〜１ n 容量素子と、
一端に第３基準電位が印加された互いに同一容量の第１ 1 〜１ n 容量素子と、
該第１ 1 〜１ n 容量素子の他端と該第１ 1 〜１ n 容量素子の他端とのそれぞれの間に接続された第３ 1 〜３ n スイッチング素子とを有し重み付けを可変にするｎビット符号系列Ｑ１〜Ｑｎでそれぞれ該第３ 1 〜３ n スイッチング素子がオン／オフ制御される。
【００１５】
本発明の第９態様の多ビットマッチドフィルタでは、第５態様のマッチドフィルタをｍ個並列に備え、該ｍ個のマッチドフィルタのそれぞれについて上記第１遅延素子に１ビットの入力信号が供給される。
本発明の第１０態様の多ビットマッチドフィルタでは、第９態様において、上記ｍ個のマッチドフィルタがそれぞれ第１〜ｍマッチドフィルタとして備えられ、ｊ＝２〜ｍの各々について、第ｊマッチドフィルタの上記第１〜ｎキャパシタの容量がそれぞれ第（ｊ−１）マッチドフィルタの該第１〜ｎキャパシタの容量の２倍であり、該ｍ個のマッチドフィルタの各相関値出力端が共通に接続されている。
【００１６】
この多ビットマッチドフィルタによれば、ｍ個のマッチドフィルタの各相関値出力端を共通に接続すればよいので、多ビットマッチドフィルタの構成が簡単になるという効果を奏する。
本発明の第１１態様の多ビットマッチドフィルタでは、第９態様において、上記ｍ個のマッチドフィルタがそれぞれ第１〜ｍマッチドフィルタとして備えられ、
ｊ＝２〜ｍの各々について第ｊマッチドフィルタの相関値出力に対する重みが第（ｊ−１）マッチドフィルタの相関値出力に対する重みの２倍になるようにして該第１〜ｍマッチドフィルタの相関値出力の重み付き平均を算出する重み付き平均演算回路を有する。
【００１７】
この多ビットマッチドフィルタによれば、互いに同一構成のｍ個のマッチドフィルタを用いることができるという効果を奏する。
本発明の第１２態様の多ビットマッチドフィルタでは、第１１態様において、上記重み付き平均演算回路は、
上記第１〜ｍマッチドフィルタの出力端にそれぞれ接続された第１〜ｍＡ／Ｄ変換回路と、
該第２〜ｍＡ／Ｄ変換回路の出力端にそれぞれ接続され、該第２〜ｍＡ／Ｄ変換回路の出力をそれぞれｋ2〜ｋm倍する第２〜ｍ乗算回路と、
該第１Ａ／Ｄ変換回路の出力と該第２〜ｍ乗算回路の出力との総和を算出する加算回路とを有し、ｒ j ＝ｋj ×（第ｊＡ／Ｄ変換回路の分解能）で定義される比ｒjが比ｒj-1の２倍である（但し、ｊ＝２〜ｍ、ｋ1＝１）。
【００１８】
この多ビットマッチドフィルタによれば、第２〜ｍ乗算回路を用いることにより、分解能が比較的低い第２〜ｍＡ／Ｄ変換回路を用いることができるという効果を奏する。
本発明の第１３態様の通信機では、第５乃至１２のいずれか１つの態様のマッチドフィルタを有する。
【００１９】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
［第１実施形態］
図２は、本発明の第１実施形態のマッチドフィルタ１０Ａを示す。
マッチドフィルタ１０Ａは、例えば図８のマッチドフィルタ１０Ｐの替わりに用いられる。このマッチドフィルタ１０Ａは、図１の構成例であって、スペクトラム拡散信号ＤＩＮがビットストリームである場合に用いられる。簡単化のために、図２では図１のｎの値を５としている。
【００２０】
シフトレジスタ２０Ａでは、ＤフリップフロップＤＬ１Ａ〜ＤＬ５Ａが縦続接続されており、これらのクロック入力端ＣＫにクロックＣＬＫが供給され、初段のＤフリップフロップＤＬ１Ａのデータ入力端Ｄに、スペクトラム拡散された信号ＤＩＮが供給される。ＤフリップフロップＤＬ１Ａ〜ＤＬ５Ａの出力Ｓ１〜Ｓ５はそれぞれ、イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの一方の入力端に供給され、イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの他方の入力端にはそれぞれ、ＰＮ符号レジスタ２２ＡからＰＮ符号Ｐ１〜Ｐ５が供給される。例えば、Ｐ１＝Ｓ１のときＤ１＝‘１’となり、Ｐ１≠Ｓ１のときＤ１＝‘０’となる。イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの出力Ｄ１〜Ｄ５はそれぞれ、ＰＮ符号系列Ｐ１〜Ｐ５に対する遅延信号Ｓ１〜Ｓ５の一致度を示している。
【００２１】
キャパシタＣ１〜Ｃ５は互いに同一容量であり、これらの一端はグランド線ＧＮＤに接続され、これらの他端はそれぞれ、一方ではスイッチング素子ＳＷ１１〜ＳＷ１５を介してイクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの出力端に接続され、他方ではスイッチング素子Ｓ２１〜ＳＷ２５を介して共通線ＣＯＭに接続されている。共通線ＣＯＭとグランド線ＧＮＤとの間には、共通線電位リセット用スイッチング素子ＳＷｒが接続されている。スイッチング素子ＳＷ１１〜ＳＷ１５、ＳＷ２１〜ＳＷ２５及びＳＷｒは、キャパシタＣ１〜Ｃ５に対するスイッチング回路２３を構成している。
【００２２】
スイッチング素子ＳＷ１１〜ＳＷ１５及びＳＷｒはいずれも、クロック＊ＣＬＫが高レベルのときオンになり、クロック＊ＣＬＫが低レベルのときオフになる。スイッチング素子ＳＷ２１〜ＳＷ２５はいずれも、クロック＊ＣＬＫと相補的なクロックＣＬＫが高レベルのときにオンになり、クロックＣＬＫが低レベルのときにオフになる。
【００２３】
スイッチング回路２３とキャパシタＣ１〜Ｃ５とで平均値算出回路が構成され、この平均値算出回路とイクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａとで相関値算出回路が構成されている。
次に、上記の如く構成されたマッチドフィルタ１０Ａの動作を、図３を参照して説明する。図３では、ＰＮ符号系列Ｐ１〜Ｐ５が‘０１１０１’であり、時刻ｔ＝ｔ１でスペクトラム拡散信号ＤＩＮが‘０’、遅延信号Ｓ１〜Ｓ４が‘１１０１’である場合を示している。クロックＣＬＫの１サイクルは、チップ区間と称されている。以下において、時刻ｔｉのｉは、奇数であるとする。
【００２４】
（ｔｉ）クロックＣＬＫの立ち上がりのタイミングでスペクトラム拡散信号ＤＩＮ及び遅延信号Ｓ１〜Ｓ４がそれぞれフリップフロップＤＬ１Ａ〜ＤＬ５Ａに保持され、遅延信号Ｓ１〜Ｓ５として出力される。
例えば時刻ｔ＝ｔ１では、遅延信号Ｓ１〜Ｓ５が‘０１１０１’に変化しようとし、イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの出力Ｄ１〜Ｄ５は‘１１１１１’に変化しようとする。時刻ｔ＝ｔ３では、遅延信号Ｓ１〜Ｓ５が‘１０１１０’に変化しようとし、イクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの出力Ｄ１〜Ｄ５は‘００１００’に変化しようとする。
【００２５】
クロックＣＬＫの立ち上がりにより、スイッチング素子ＳＷ１１〜ＳＷ１５及びＳＷｒがオフになり、スイッチング素子ＳＷ２１〜ＳＷ２５がオンになる。この直前のキャパシタＣ１〜Ｃ５の電圧をそれぞれＶ１〜Ｖ５で表す。キャパシタＣ１〜Ｃ５及び共通線ＣＯＭに保持されている電荷の総和は、クロックＣＬＫの立ち上がり前後で不変であるので、
Ｃ１・Ｖ１＋Ｃ２・Ｖ２＋Ｃ３・Ｖ３＋Ｃ４・Ｖ４＋Ｃ５・Ｖ５
＝（Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５）ＤＯＵＴ （１）
が成立する。ここにＣ０は、共通線ＣＯＭの容量である。キャパシタの容量Ｃ１〜Ｃ５の総和に対し容量Ｃ０が無視できるとすると、相関値ＤＯＵＴは、一致度Ｄ１〜Ｄ５に対応した電圧Ｖ１〜Ｖ５をそれぞれキャパシタの容量Ｃ１〜Ｃ５で重み付けした平均値となる。キャパシタＣ１〜Ｃ５が互いに等しい場合には、相関値ＤＯＵＴは電圧Ｖ１〜Ｖ５の単なる平均値になる。すなわち、相関値ＤＯＵＴは、１サイクル前の一致度Ｄ１〜Ｄ５の平均をアナログ変換した値となる。
【００２６】
図３では、時刻ｔ＝ｔ３及び時刻ｔ＝ｔ１３で相関値ＤＯＵＴが「最大値」に変化しようとするので、図８の判定回路１１において、この変化後に１サイクル前の区間ｔ１〜ｔ１１が１シンボル区間であると判定される。また、判定回路１１により、相関値ＤＯＵＴが「最大値」のとき、この１シンボル区間でのベースバンドデータは‘１’であると判定され、相関値ＤＯＵＴが「最小値」のとき、この１シンボル区間でのベースバンドデータは‘０’であると判定される。実際には、ノイズの混入や受信電波の干渉を考慮して、「最大値」の替わりに、「最大値より少し小さい設定値以上」が用いられ、「最小値」の替わりに、「最小値より少し大きい設定値以下」が用いられる。
【００２７】
（ｔｉ＋１）クロックＣＬＫの立ち下がりにより、スイッチング素子ＳＷ１１〜ＳＷ１５及びＳＷｒがオンになり、スイッチング素子ＳＷ２１〜Ｓ２Ｗ２５がオフになる。これにより、一致度Ｄ１〜Ｄ５に対応した電圧がそれぞれキャパシタＣ１〜Ｃ５でサンプリングされ、また、共通線ＣＯＭがグランド電位にリセットされる。
【００２８】
本第１実施形態によれば、キャパシタＣ１〜Ｃ５とスイッチング回路２３とにより図９の加算回路２１に対応した平均値算出回路が構成されているので、平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ１０Ａ及び通信機の構成が従来よりも簡単になる。
［第２実施形態］
ＰＮ符号系列の値との関係で、干渉波排除能力をより向上させるために、受信側においてのみＰＮ符号系列の各桁を２ビットにする場合がある。図４は、この場合を考慮した本発明の第２実施形態のマッチドフィルタ１０Ｂを示す。
【００２９】
マッチドフィルタ１０Ｂでは、キャパシタＣ１〜Ｃ５にそれぞれ、キャパシタＣ２１〜Ｃ２５がスイッチング素子ＳＷ３１〜ＳＷ３５を介して並列接続されている。キャパシタＣ１〜Ｃ５及びＣ２１〜Ｃ２５の容量は互いに同一である。
ＰＮ符号レジスタ２２Ａから出力されるＰＮ符号系列の各桁は２ビットであり、２ビットのうち上位ビットの全桁はＰ１〜Ｐ５としてそれぞれイクスクルーシブノアゲートＭ１Ａ〜Ｍ５Ａの一方の入力端に供給され、下位ビットの全桁はＱ１〜Ｑ５としてそれぞれスイッチング素子ＳＷ３１〜ＳＷ３５の制御入力端に供給されている。
【００３０】
上式（１）から、相関値ＤＯＵＴは、一致度Ｄ１〜Ｄ５の重み付け平均値に比例し、重みはＱ１〜Ｑ５により可変になっている。相関値ＤＯＵＴの最大値と最小値の平均値を０とすると、ｉ＝１〜５の各々について、ＰＮ符号系列の第ｉ桁の２ビットＰｉＱｉが例えば‘１１’、‘１０’、‘００’及び‘０１’のときそれぞれ重みは１、０．５、−０．５、−１となる。
【００３１】
［第３実施形態］
スペクトラム拡散信号ＤＩＮはアナログ電圧であってもよく、図５は、これを考慮した本発明の第３実施形態のマッチドフィルタ１０Ｃを示す。
アナログシフトレジスタ２０Ｂでは、サンプルホールド回路ＤＬ１Ｂ〜ＤＬｎＢが縦続接続されている。一致度演算回路としては、乗算回路Ｍ１Ｂ〜ＭｎＢが用いられている。ＰＮ符号保持回路２２Ｂから出力されているＰＮ符号系列Ｐ１〜Ｐｎはいずれも１又は−１に対応したアナログ電圧である。
【００３２】
他の点は図２と同一である。
なお、サンプルホールド回路ＤＬ１Ｂ〜ＤＬｎＢの替わりにＣＣＤを用いた構成であってもよい。
［第４実施形態］
以上の実施形態では、スペクトラム拡散信号ＤＩＮが１ビットのストリームである場合を説明したが、これは多ビットのストリームであってもよい。図６は、これを考慮した本発明の第４実施形態のマッチドフィルタ１０Ｄを示す。
【００３３】
スペクトラム拡散信号ＤＩＮは、ＤＩＮ０〜ＤＩＮ３の４ビットストリームであり、ＤＩＮ０が最下位ビットであるとする。スペクトラム拡散信号ＤＩＮ０〜ＤＩＮ３はそれぞれマッチドフィルタ１００〜１０３に供給される。マッチドフィルタ１００〜１０３はいずれも、例えば図２に示すマッチドフィルタ１０Ａと同一構成である。但し、図２のキャパシタＣ１〜Ｃ５の容量Ｃは、マッチドフィルタ１００〜１０３で互いに異なり、その容量比は１：２：４：８となっている。
【００３４】
マッチドフィルタ１００〜１０３の相関値出力端は、Ａ／Ｄ変換回路２４の入力端に共通に接続されている。Ａ／Ｄ変換回路２４の入力電圧は、出力端接続前のマッチドフィルタ１００〜１０３の出力電圧の重み付き平均値になる。この重みは、前記容量比である。Ａ／Ｄ変換回路２４からは、デジタルの相関値ＤＯＵＴが取り出される。
【００３５】
［第５実施形態］
図６において、最下位ビット用のマッチドフィルタ１００の、図２に示すキャパシタＣ１〜Ｃ５の容量は、寄生容量のばらつきを考慮して所定値以上にする必要がある。また、上記容量比でキャパシタ容量が定められるので、最上位ビット用のマッチドフィルタ１０３のキャパシタの面積が大きくなる。
【００３６】
そこで、図７に示す第５実施形態のマッチドフィルタ１０Ｅでは、マッチドフィルタ１００Ａ〜１０３Ａの全てについて、図２に示すキャパシタＣ１〜Ｃ５の容量を互いに同一にしている。
マッチドフィルタ１００Ａ〜１０３Ａの出力電圧はそれぞれ、Ａ／Ｄ変換回路２４０〜２４３でデジタル化される。Ａ／Ｄ変換回路２４１〜２４３の出力Ｒ１〜Ｒ３はそれぞれ、乗算回路Ｍ１１〜Ｍ１３でｋ１〜ｋ３倍にされ、Ａ／Ｄ変換回路２４０の出力Ｒ０と共に加算回路２１Ａに供給されて、これらの総和がデジタル相関値ＤＯＵＴとして求められる。
【００３７】
Ａ／Ｄ変換回路２４０〜２４３の分解能をそれぞれＶＤＤ／Ｎ０〜ＶＤＤ／Ｎ３とすると、Ｎ１・ｋ１／Ｎ０＝２、Ｎ２・ｋ２／Ｎ０＝２2 、Ｎ３・ｋ３／Ｎ０＝２3 となるように定められている。
相関値ＤＯＵＴの分解能は、ＶＤＤ・ｎ／（２4 Ｎ０）となる。ここにｎは、図１中のｎである。
【００３８】
なお、本発明には外にも種々の変形例が含まれる。
例えば図７において、乗数ｋ１、ｋ２及びｋ３が２j である場合には、乗算回路Ｍ１１〜Ｍ３を用いずに、Ａ／Ｄ変換回路２４１〜２４３の出力配線を上位側へｊビットシフトさせて加算回路２１Ａの入力端に接続すればよい。また、Ａ／Ｄ変換回路２４０〜２４３としてレファランス電圧入力端を有するものを用い、レファランス電圧を適当に定めることにより、ｋ１＝ｋ２＝ｋ３＝１にして、乗算回路Ｍ１１〜Ｍ１３を省略した構成であってもよい。
【図面の簡単な説明】
【図１】本発明の原理構成を示すマッチドフィルタ回路図である。
【図２】本発明の第１実施形態のマッチドフィルタ回路図である。
【図３】図１の回路の動作を示すタイムチャートである。
【図４】本発明の第２実施形態のマッチドフィルタ回路図である。
【図５】本発明の第３実施形態のマッチドフィルタ回路図である。
【図６】本発明の第４実施形態のマッチドフィルタ回路図である。
【図７】本発明の第５実施形態のマッチドフィルタ回路図である。
【図８】従来のＤＳ方式スペクトラム拡散通信用受信機の概略構成を示すブロック図である。
【図９】従来のマッチドフィルタ回路図である。
【符号の説明】
１０Ｐ、１０、１０Ａ〜１０Ｅ、１００〜１０３、１００Ａ〜１０３Ａ マッチドフィルタ
２０、２０Ａ、２０Ｂ シフトレジスタ
２１Ａ 加算回路
２３ スイッチング回路
２４、２４０〜２４３ Ａ／Ｄ変換回路
ＤＬ１〜ＤＬｎ 遅延素子
ＤＬ１Ａ〜ＤＬ５Ａ フリップフロップ
ＤＬ１Ｂ〜ＤＬ５Ｂ サンプルホールド回路
Ｍ１〜Ｍｎ 一致度演算回路
Ｍ１Ａ〜Ｍ５Ａ イクスクルーシブノアゲート
Ｍ１Ｂ〜Ｍ５Ｂ 乗算回路
ＳＷ１１〜ＳＷ１ｎ、ＳＷ２１〜ＳＷ２ｎ、ＳＷ３１〜ＳＷ３ｎ、ＳＷｒ スイッチング素子
Ｃ１〜Ｃ５、Ｃ２１〜Ｃ２５ キャパシタ
Claims (11)
- それぞれの一端に第１基準電位が印加された第１〜ｎキャパシタと、
デジタル入力信号Ｄ１〜Ｄｎの入力端と該第１〜ｎキャパシタの他端とのそれぞれの間に接続された第１1〜１nスイッチング素子と、
共通配線と、
該第１〜ｎキャパシタの他端と該共通配線との間に接続された第２ 1 〜２ n スイッチング素子と、
一端が該共通配線に接続され、他端に第２基準電位が印加されたリセット用スイッチング素子と、
を有し、デジタル入力信号Ｄ１〜Ｄｎはそれぞれ１ビットであり、該第１〜ｎキャパシタは、
一端に該第１基準電位が印加された第１1〜１n容量素子と、
一端に第３基準電位が印加された第２1〜２n容量素子と、
該第１1〜１n容量素子の他端と該第２1〜２n容量素子の他端とのそれぞれの間に接続され、それぞれ該デジタル入力信号Ｄ１〜Ｄｎに対する重み付けに応じて制御される第３1〜３nスイッチング素子と、
を有し、該第１1〜１n容量素子の他端はそれぞれ該第１〜ｎキャパシタの他端であり、該第１1〜１n容量素子及び該第２1〜２n容量素子の容量値は互いに同一であり、
該第１1〜１nスイッチング素子及び該リセット用スイッチング素子と該第２ 1 〜２ n スイッチング素子との一方がオンのとき他方がオフにされることにより、該デジタル入力信号Ｄ１〜Ｄｎに応じた電荷をそれぞれ該第１〜ｎキャパシタに保持させ、次に該第１〜ｎキャパシタを並列接続させ、並列接続された該第１〜ｎキャパシタの電圧を重み付き平均値として出力することを特徴とする平均値算出回路。 - 請求項１に記載の平均値算出回路と、
信号Ｓ１〜Ｓｎと信号Ｐ１〜Ｐｎとのそれぞれの一致度を上記デジタル入力信号Ｄ１〜Ｄｎとして算出する一致度演算回路と、
を有することを特徴とする相関値算出回路。 - 請求項２に記載の相関値算出回路と、
第１〜ｎ遅延素子が縦続接続され、第１遅延素子に入力信号が供給され、各遅延素子がクロックに同期して入力値を保持するシフトレジスタと、
を有し、該第１〜ｎ遅延素子の出力信号がそれぞれ該信号Ｓ１〜Ｓｎであることを特徴とするマッチドフィルタ。 - 上記信号Ｐ１〜ＰｎはＰＮ符号系列であることを特徴とする請求項３に記載のマッチドフィルタ。
- 上記第１〜ｎ遅延素子はいずれもフリップフロップであり、
上記第１〜ｎ一致度演算回路はイクスクルーシブオアゲート又はイクスクルーシブノアゲートである、
ことを特徴とする請求項３又は４に記載のマッチドフィルタ。 - 請求項１に記載の平均値算出回路と、
第１〜ｎ遅延素子が縦続接続され、第１遅延素子に入力信号が供給され、各遅延素子がクロックに同期して入力値を保持するシフトレジスタと、
該第１〜ｎ遅延素子の出力信号Ｓ１〜ＳｎとＰＮ符号系列Ｐ１〜Ｐｎとのそれぞれの一致度を上記デジタル入力信号Ｄ１〜Ｄｎとして算出する一致度演算回路と、
を有し、
重み付けを可変にするｎビット符号系列Ｑ１〜Ｑｎでそれぞれ該第３1〜３nスイッチング素子がオン／オフ制御されることを特徴とするマッチドフィルタ。 - 請求項３に記載のマッチドフィルタをｍ個並列に備え、該ｍ個のマッチドフィルタのそれぞれについて上記第１遅延素子に１ビットの入力信号が供給されることを特徴とする多ビットマッチドフィルタ。
- 上記ｍ個のマッチドフィルタがそれぞれ第１〜ｍマッチドフィルタとして備えられ、ｊ＝２〜ｍの各々について、第ｊマッチドフィルタの上記第１〜ｎキャパシタの容量がそれぞれ第（ｊ−１）マッチドフィルタの該第１〜ｎキャパシタの容量の２倍であり、該ｍ個のマッチドフィルタの各相関値出力端が共通に接続されていることを特徴とする請求項７に記載の多ビットマッチドフィルタ。
- 上記ｍ個のマッチドフィルタがそれぞれ第１〜ｍマッチドフィルタとして備えられ、
ｊ＝２〜ｍの各々について第ｊマッチドフィルタの相関値出力に対する重みが第（ｊ−１）マッチドフィルタの相関値出力に対する重みの２倍になるようにして該第１〜ｍマッチドフィルタの相関値出力の重み付き平均を算出する重み付き平均演算回路を有することを特徴とする請求項７に記載の多ビットマッチドフィルタ。 - 上記重み付き平均演算回路は、
上記第１〜ｍマッチドフィルタの出力端にそれぞれ接続された第１〜ｍＡ／Ｄ変換回路と、
該第２〜ｍＡ／Ｄ変換回路の出力端にそれぞれ接続され、該第２〜ｍＡ／Ｄ変換回路の出力をそれぞれｋ2〜ｋm倍する第２〜ｍ乗算回路と、
該第１Ａ／Ｄ変換回路の出力と該第２〜ｍ乗算回路の出力との総和を算出する加算回路と、
を有し、
ｒj＝ｋj×（第ｊＡ／Ｄ変換回路の分解能）で定義される比ｒjが比ｒj-1の２倍である（但し、ｊ＝２〜ｍ、ｋ1＝１）ことを特徴とする請求項９に記載の多ビットマッチドフィルタ。 - 請求項３乃至１０のいずれか１つに記載のマッチドフィルタを有することを特徴とする通信機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11312197A JP3818733B2 (ja) | 1997-04-30 | 1997-04-30 | 平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機 |
| US09/040,418 US6208685B1 (en) | 1997-04-30 | 1998-03-18 | Matched filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11312197A JP3818733B2 (ja) | 1997-04-30 | 1997-04-30 | 平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006158445A Division JP2006319999A (ja) | 2006-06-07 | 2006-06-07 | 平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303702A JPH10303702A (ja) | 1998-11-13 |
| JP3818733B2 true JP3818733B2 (ja) | 2006-09-06 |
Family
ID=14604062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11312197A Expired - Fee Related JP3818733B2 (ja) | 1997-04-30 | 1997-04-30 | 平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6208685B1 (ja) |
| JP (1) | JP3818733B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563373B1 (en) * | 1997-10-02 | 2003-05-13 | Yozan, Inc. | Filter circuit utilizing a plurality of sampling and holding circuits |
| JP3484072B2 (ja) * | 1998-04-14 | 2004-01-06 | 株式会社日立国際電気 | 逆拡散回路 |
| FI111578B (fi) * | 1999-10-13 | 2003-08-15 | U Nav Microelectronics Corp | Korrelaattori |
| US6765973B1 (en) * | 2000-02-09 | 2004-07-20 | Motorola, Inc. | Low power apparatus and algorithm for sub-rate bit acquisition and synchronization of high speed clockless data streams |
| US6445330B1 (en) * | 2001-04-16 | 2002-09-03 | Cirrus Logic, Inc. | Capacitively coupled references for isolated analog-to-digital converter systems |
| JP4641893B2 (ja) * | 2005-07-28 | 2011-03-02 | 三洋電機株式会社 | 減算回路、加算回路、それらを用いたビデオ信号処理装置及び整流回路 |
| KR20130134128A (ko) * | 2012-05-30 | 2013-12-10 | 한국전자통신연구원 | 전하 샘플링을 기반으로 하는 이동 평균 필터 및 이를 이용한 이동 평균 필터링 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4322697A (en) * | 1980-07-08 | 1982-03-30 | Bell Telephone Laboratories, Incorporated | Sampling filter for reducing aliasing distortion |
| US5039879A (en) * | 1990-02-02 | 1991-08-13 | Grumman Aerospace Corp. | Digitally programmable gain normalization circuit |
| SE501604C2 (sv) * | 1993-08-13 | 1995-03-27 | Ericsson Telefon Ab L M | Metod och anordning för sampling av elektriska signaler |
| JP3305877B2 (ja) * | 1994-06-23 | 2002-07-24 | 株式会社東芝 | スペクトラム拡散無線通信システムおよびこのシステムで使用される無線通信装置 |
| JP3483991B2 (ja) * | 1995-07-27 | 2004-01-06 | 沖電気工業株式会社 | 符号分割多重アクセス通信用拡散符号発生器、符号分割多重アクセス通信システム及び符号分割多重アクセス通信用拡散符号発生方法 |
| JP2944492B2 (ja) * | 1995-11-10 | 1999-09-06 | 国際電気株式会社 | マッチドフィルタ装置 |
-
1997
- 1997-04-30 JP JP11312197A patent/JP3818733B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-18 US US09/040,418 patent/US6208685B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10303702A (ja) | 1998-11-13 |
| US6208685B1 (en) | 2001-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8274418B2 (en) | Analogue-to-digital converter | |
| US6177896B1 (en) | Oversampling digital/analog converter | |
| US20060284751A1 (en) | Complex band-pass filter for use in digital radio receiver and complex band-pass delta-sigma AD modulator using the same | |
| US7760121B2 (en) | Dual data weighted average dynamic element matching in analog-to-digital converters | |
| ITRM20010407A1 (it) | Convertitore analogico/digitale ad alta velocita', alta risoluzione ebasso consumo con ingresso single-ended. | |
| US20060244647A1 (en) | Digital-to-analog converter and successive approximation type analog-to-digital converter utilizing the same | |
| EP3567720A1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
| JP3722844B2 (ja) | デジタルマッチトフィルタ | |
| JP3818733B2 (ja) | 平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機 | |
| US20020180629A1 (en) | Delta-sigma modulator | |
| US5844937A (en) | Matched filter system | |
| EP1962428A1 (en) | Method and apparatus for analog-to-digital conversion using switched capacitors | |
| JPH0697743B2 (ja) | オ−バサンプル形ｄ／ａ変換器 | |
| US7793013B1 (en) | High-speed FIR filters in FPGAs | |
| JP2000278182A (ja) | ディジタルマッチトフィルタ回路 | |
| JPS5938769B2 (ja) | Ｄ／ａ変換回路 | |
| JP2006319999A (ja) | 平均値算出回路並びにこれを用いた相関値算出回路、マッチドフィルタ及び通信機 | |
| US6625205B1 (en) | Matched filter circuit | |
| US7579975B2 (en) | DAC architecture for an ADC pipeline | |
| JP3441255B2 (ja) | 信号発生装置およびこれを用いた送信装置 | |
| JP3821819B2 (ja) | 容量結合を利用したａｄ変換回路及びｄａ変換回路 | |
| JP2003143008A (ja) | Ｄａ変換器 | |
| Sherazi et al. | A digital baseband for low power FSK based receiver in 65 nm CMOS | |
| JP2000082938A (ja) | マッチドフィルタ回路 | |
| US20090091483A1 (en) | Flash analog to digital converter (adc) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040420 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060613 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140623 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |